JPH03214655A - リードピン - Google Patents
リードピンInfo
- Publication number
- JPH03214655A JPH03214655A JP1041790A JP1041790A JPH03214655A JP H03214655 A JPH03214655 A JP H03214655A JP 1041790 A JP1041790 A JP 1041790A JP 1041790 A JP1041790 A JP 1041790A JP H03214655 A JPH03214655 A JP H03214655A
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- pin
- lead
- brazing
- physical shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 59
- 238000005219 brazing Methods 0.000 claims abstract description 30
- 229910000679 solder Inorganic materials 0.000 claims description 50
- 238000007747 plating Methods 0.000 claims description 25
- 238000009736 wetting Methods 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000004744 fabric Substances 0.000 claims description 5
- 241000587161 Gomphocarpus Species 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000004381 surface treatment Methods 0.000 description 14
- 239000000919 ceramic Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 244000126211 Hericium coralloides Species 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910003267 Ni-Co Inorganic materials 0.000 description 1
- 229910003262 Ni‐Co Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子デバイス搭載用基板に鑞付けするリード
ピンに関し、特に、電子計算機用マルチチップモジュー
ルのセラミック配線基板に、金鑞を鑞材として鑞付けす
るリードピンに用いて好適な技術に関するものである。
ピンに関し、特に、電子計算機用マルチチップモジュー
ルのセラミック配線基板に、金鑞を鑞材として鑞付けす
るリードピンに用いて好適な技術に関するものである。
従来、ICセラミックパッケージの外部端子として用い
るリードピンは、リードピンをパッケージの電極に鑞付
けするため、例えば、特開昭63−136552号公報
に記載されているように、鑞材として銀鑞を用い、銀鑞
が予めリードピン本体の一端に接合されている。
るリードピンは、リードピンをパッケージの電極に鑞付
けするため、例えば、特開昭63−136552号公報
に記載されているように、鑞材として銀鑞を用い、銀鑞
が予めリードピン本体の一端に接合されている。
電子計算機に用いられる電子デバイス搭載用基板のマル
チチップモジュールのリードピンは、接続部の残留応力
を低減し、接続の信頼性を向上させるため、ピングリッ
ドアレイのリードピン接合に用いられている銀鑞材より
もはるかに低い融点である金鑞材が用いられ、鑞付けに
より接合される。例えば、特開昭64−23599号公
報には、比較的脆弱なムライト系セラミック基板に金ゲ
ルマニウム鑞材を用いて、外部接続用ピンを接合した半
導体モジュールの例が開示されている。
チチップモジュールのリードピンは、接続部の残留応力
を低減し、接続の信頼性を向上させるため、ピングリッ
ドアレイのリードピン接合に用いられている銀鑞材より
もはるかに低い融点である金鑞材が用いられ、鑞付けに
より接合される。例えば、特開昭64−23599号公
報には、比較的脆弱なムライト系セラミック基板に金ゲ
ルマニウム鑞材を用いて、外部接続用ピンを接合した半
導体モジュールの例が開示されている。
また、マルチチップモジュールは、コネクタを取付けし
たプリント基板を用いて、このコネクタにリードピンを
差し込み接触させることにより、相互接続される。その
ため、リードピンには、対コネクタ接触性能を保証する
ため厳密に管理された表面処理が施されている。リード
ピンをマルチチップモジュール基板に鑞付けする時の鑞
材供給法には、リードピンと鑞材をマルチチップモジュ
ール基板に同時に供給してビン立てする方法,リードピ
ンに予め鑞材を迎え鑞した後にピン立てする方法などが
あるが、いずれの方法においても、鑞付け材の量が多く
なり、また、鑞付けする場合に加熱温度が高くなってし
まうと、鑞材の種類にかかわらずリードピンの鑞付け部
分以外の所望せざる部分、例えば、対コネクタ接触部に
、鑞材が濡れ拡がるという問題がある。
たプリント基板を用いて、このコネクタにリードピンを
差し込み接触させることにより、相互接続される。その
ため、リードピンには、対コネクタ接触性能を保証する
ため厳密に管理された表面処理が施されている。リード
ピンをマルチチップモジュール基板に鑞付けする時の鑞
材供給法には、リードピンと鑞材をマルチチップモジュ
ール基板に同時に供給してビン立てする方法,リードピ
ンに予め鑞材を迎え鑞した後にピン立てする方法などが
あるが、いずれの方法においても、鑞付け材の量が多く
なり、また、鑞付けする場合に加熱温度が高くなってし
まうと、鑞材の種類にかかわらずリードピンの鑞付け部
分以外の所望せざる部分、例えば、対コネクタ接触部に
、鑞材が濡れ拡がるという問題がある。
このような問題がおきると、厳密に管理されたリードピ
ンの表面処理が台なしになり、また、リー1《ピン径が
増大する等の不具合を生し、対コネクタ接触性能が損な
われる。
ンの表面処理が台なしになり、また、リー1《ピン径が
増大する等の不具合を生し、対コネクタ接触性能が損な
われる。
これに対して、特開昭63−136552号公報では、
迎え鑞とする銀鑞材の量が多くならないように、リード
ピンの一端に拡散接合により、迎−3ー え鑞を施す技術が開示されている。
迎え鑞とする銀鑞材の量が多くならないように、リード
ピンの一端に拡散接合により、迎−3ー え鑞を施す技術が開示されている。
ところで、上述のような迎え鑞を拡散接合で施す技術に
よれば、迎え鑞の施す時に鑞材が、不必要部分に濡れ拡
がることは防止できるが、迎え鑞の施したリードピンを
用いてマルチチップモジュール基板にピン立てし、最終
的な製品のマルチチップモジュール基板を製造する時に
、リードピンに対し不必要な部分に鑞材が濡れ拡がらな
いことを保証するものではない。このため、リードピン
の鑞付け部分以外の所望せざる部分、例えば、対コネク
タ接触部に、鑞材が濡れ拡がるという場合があり、厳密
に管理されたりードピンの表面処理が台なしになり、ま
た、リードピン径が増大する等の不具合を生じ、対コネ
クタ接触性能が損なわれるという問題がある。
よれば、迎え鑞の施す時に鑞材が、不必要部分に濡れ拡
がることは防止できるが、迎え鑞の施したリードピンを
用いてマルチチップモジュール基板にピン立てし、最終
的な製品のマルチチップモジュール基板を製造する時に
、リードピンに対し不必要な部分に鑞材が濡れ拡がらな
いことを保証するものではない。このため、リードピン
の鑞付け部分以外の所望せざる部分、例えば、対コネク
タ接触部に、鑞材が濡れ拡がるという場合があり、厳密
に管理されたりードピンの表面処理が台なしになり、ま
た、リードピン径が増大する等の不具合を生じ、対コネ
クタ接触性能が損なわれるという問題がある。
本発明は、上記問題点を解決するためになされたもので
ある。
ある。
本発明の目的は、リードピンにおいて、迎え鑞を施す時
にも、ピン立て時にも、不必要な部分に4− 鑞材が濡れ拡がらないようにしたり−1<ビンを提供す
ることにある。
にも、ピン立て時にも、不必要な部分に4− 鑞材が濡れ拡がらないようにしたり−1<ビンを提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
上記目的を達成するため、本発明のリードピンは、電子
デバイス搭載用基板に鑞付けするリードピンであって、
ヘッド部および端子部を有し、ヘッド部を鑞付け部とし
、鑞イ」け部から端子部に至る境界近傍に、鑞材の鑞濡
れ拡がりを防止するピン生地表面とは異なる物理形状部
を設けたことを特徴とする。
デバイス搭載用基板に鑞付けするリードピンであって、
ヘッド部および端子部を有し、ヘッド部を鑞付け部とし
、鑞イ」け部から端子部に至る境界近傍に、鑞材の鑞濡
れ拡がりを防止するピン生地表面とは異なる物理形状部
を設けたことを特徴とする。
前記手段によれば、ヘッド部および端子部を有し、ヘッ
ド部を鑞付け部としたリードピンにおいて、鑞付け部か
ら端子部に至る境界近傍に、鑞材の鑞濡れ拡がりを防止
するピン生地表面とは異なる物理形状部が設けられる。
ド部を鑞付け部としたリードピンにおいて、鑞付け部か
ら端子部に至る境界近傍に、鑞材の鑞濡れ拡がりを防止
するピン生地表面とは異なる物理形状部が設けられる。
具体的には、リードピンの鑞付け部近傍に設けるピン生
地表面とは異なる物理形状部は、リードピンの端子部上
部またはヘッド部下部の周状の突起、周状のへこみ、周
状に塗布されたレジスト、表面処理の周状の欠如部、表
面処理の周状の変質化部などである。
地表面とは異なる物理形状部は、リードピンの端子部上
部またはヘッド部下部の周状の突起、周状のへこみ、周
状に塗布されたレジスト、表面処理の周状の欠如部、表
面処理の周状の変質化部などである。
リードピンの基体に対する鑞材の濡れ拡がりは一種の輸
送問題であり、鑞材の輸送では、リードピンの基体の生
地表面の何らか物理形状の状態変化に大いに左右される
。したがって、ビン生地表面とは異なる物理形状部とな
る端子部の周状の突起は、鑞材輸送の物理的障壁となる
上に、リードピンの表面状態の変化となって、鑞濡れ拡
がりを抑制する。また、ヘッド部下部または端子部上部
の周状のへこみは、鑞材だまりとして作用する外に、同
じくリードピンの表面状態の変化となって、鑞濡れ拡が
りを抑制する。
送問題であり、鑞材の輸送では、リードピンの基体の生
地表面の何らか物理形状の状態変化に大いに左右される
。したがって、ビン生地表面とは異なる物理形状部とな
る端子部の周状の突起は、鑞材輸送の物理的障壁となる
上に、リードピンの表面状態の変化となって、鑞濡れ拡
がりを抑制する。また、ヘッド部下部または端子部上部
の周状のへこみは、鑞材だまりとして作用する外に、同
じくリードピンの表面状態の変化となって、鑞濡れ拡が
りを抑制する。
ヘッド部下部または端子部上部の周状のレジスト、表面
処理めっきの周状の欠如部は、鑞材が濡れないことで、
鑞濡れ拡がりを禁止する。また、周状にリードピンのめ
っきの組織を鑞材が濡れ難い状態に変質させることで、
鑞濡れ拡がりを抑制する。
処理めっきの周状の欠如部は、鑞材が濡れないことで、
鑞濡れ拡がりを禁止する。また、周状にリードピンのめ
っきの組織を鑞材が濡れ難い状態に変質させることで、
鑞濡れ拡がりを抑制する。
これにより、電子デバイス搭載用基板にリードピンを鑞
付けする場合において、鑞材がリードピンの端子部の所
望せざる部分に濡れ拡がらないようにすることができる
。
付けする場合において、鑞材がリードピンの端子部の所
望せざる部分に濡れ拡がらないようにすることができる
。
以下、本発明の一実施例を図面により具体的に説明する
。
。
第1図,第2図,第3図,第4図,第5図,および第6
図は、それぞれ本発明の一実施例にかかるリードピンを
示す断面図および正面図である。
図は、それぞれ本発明の一実施例にかかるリードピンを
示す断面図および正面図である。
これらの各図において、Fe−Ni−Co系合金から成
るリードピン3は、端子部31およびヘッド部32を持
つネイルヘッドピンである。このリードピン3は、鑞付
け性と対コネクタ接触性能を保証するため、適切な厚さ
の下地にニッケルめっき,仕上げ金めっき,および、適
切な熱処理を施して、表面処理が行なわれている。ヘッ
ド部32の端面には、金一ゲルマニウム鑞材(共品組成
].2tit% Ge−Au融点356°C)33が、
適当量だけ迎え鑞として、鑞付けされている。このよう
に、仕上げ金めっき上に金−ゲルマニウム線材33を迎
え蝋として、鑞付けし、更にマルチチップモジュール基
板にピン立てするため,金一ゲルマニウム鑞材33は濡
れ拡がり易く、金一ゲルマニウム鑞材33がヘッド部3
2の裏面に廻り、更に、対コネクタ接触部となる端子部
31にまで濡れ拡がる。この所望せざる端子部31の部
位への鑞材の濡れ拡がりを防止するため、鑞付け部とな
っているヘッド部32から端子部31に至る境・界近傍
に、具体的にはヘッド部32の下部または端子部31の
上部に鑞材の鑞濡れ拡がりを防止するピン生地表面とは
異なる物理形状部を設ける。
るリードピン3は、端子部31およびヘッド部32を持
つネイルヘッドピンである。このリードピン3は、鑞付
け性と対コネクタ接触性能を保証するため、適切な厚さ
の下地にニッケルめっき,仕上げ金めっき,および、適
切な熱処理を施して、表面処理が行なわれている。ヘッ
ド部32の端面には、金一ゲルマニウム鑞材(共品組成
].2tit% Ge−Au融点356°C)33が、
適当量だけ迎え鑞として、鑞付けされている。このよう
に、仕上げ金めっき上に金−ゲルマニウム線材33を迎
え蝋として、鑞付けし、更にマルチチップモジュール基
板にピン立てするため,金一ゲルマニウム鑞材33は濡
れ拡がり易く、金一ゲルマニウム鑞材33がヘッド部3
2の裏面に廻り、更に、対コネクタ接触部となる端子部
31にまで濡れ拡がる。この所望せざる端子部31の部
位への鑞材の濡れ拡がりを防止するため、鑞付け部とな
っているヘッド部32から端子部31に至る境・界近傍
に、具体的にはヘッド部32の下部または端子部31の
上部に鑞材の鑞濡れ拡がりを防止するピン生地表面とは
異なる物理形状部を設ける。
これは、例えば、第1図に示すように、ヘッド部32の
裏面に、周状の突起41を設け、また、第2図に示すよ
うに、端子部31の軸部根元の近傍に周状の突起42を
設けることにより、ピン生地表面とは異なる物理形状部
を設けて、鑞材の鑞濡れ拡がりを防止する。
裏面に、周状の突起41を設け、また、第2図に示すよ
うに、端子部31の軸部根元の近傍に周状の突起42を
設けることにより、ピン生地表面とは異なる物理形状部
を設けて、鑞材の鑞濡れ拡がりを防止する。
これらの周状の突起41,突起42をリードピン3に設
けておけば、周状の突起41,突起42が、リードピン
3を鑞付けする際に鑞椙輸送の物理的障壁となる上に、
リードピン3の表面状態の変化となって、鑞濡れ拡がり
を防止する。
けておけば、周状の突起41,突起42が、リードピン
3を鑞付けする際に鑞椙輸送の物理的障壁となる上に、
リードピン3の表面状態の変化となって、鑞濡れ拡がり
を防止する。
また、第1図の突起41または第2図の突起42に替え
て、例えば、第3図に示すように、ヘッド部32の裏面
に、周状の凹み43を設け、また、第4図に示すように
、端子部31の軸部根元の近傍に周状の凹み44を設け
ることにより、ピン生地表面とは異なる物理形状部とし
て、鑞材の鑞濡れ拡がりを防止するようにしても良い。
て、例えば、第3図に示すように、ヘッド部32の裏面
に、周状の凹み43を設け、また、第4図に示すように
、端子部31の軸部根元の近傍に周状の凹み44を設け
ることにより、ピン生地表面とは異なる物理形状部とし
て、鑞材の鑞濡れ拡がりを防止するようにしても良い。
この第3図および第4図の実施例のリードピンの形状の
相異は、周状の突起41,突起42の替わりに設けた周
状の凹み43,凹み44である。このような凹み43,
凹み44は、鑞付けする際に鑞材だまりとして作用して
鑞材輪送の物理的障壁となると共に、リードピン3の表
面状態の変化となって、鑞濡れ拡がりを防止する。
相異は、周状の突起41,突起42の替わりに設けた周
状の凹み43,凹み44である。このような凹み43,
凹み44は、鑞付けする際に鑞材だまりとして作用して
鑞材輪送の物理的障壁となると共に、リードピン3の表
面状態の変化となって、鑞濡れ拡がりを防止する。
更に、本発明の別の実施例を第5図および第6図により
説明する。
説明する。
第5図および第6図の実施例では、第1図の突起41ま
たは第2図の突起42に替えて、例えば、第5図に示す
ように、ヘッド部32の裏面に、周状の表面処理めっき
の欠如部45を設け、また、第4図に示すように、端子
部31の軸部根元の近傍に周状の表面処理めっきの欠如
部46を設けることにより、ピン生地表面とは異なる物
理形状部として、鑞材の鑞濡れ拡がりを防止するように
している。
たは第2図の突起42に替えて、例えば、第5図に示す
ように、ヘッド部32の裏面に、周状の表面処理めっき
の欠如部45を設け、また、第4図に示すように、端子
部31の軸部根元の近傍に周状の表面処理めっきの欠如
部46を設けることにより、ピン生地表面とは異なる物
理形状部として、鑞材の鑞濡れ拡がりを防止するように
している。
このような表面処理めっきの欠如部45,欠如部46は
、次にようにして形成する。表面処理めっきは、めっき
が仕上げ金めっきのみの場合と、下地ニッケルめっきと
仕上げ金めっきの双方である場合とがあるが、周状にめ
っきが欠如した欠如部を形成する方法としては、例えば
、通常のマスキングにより欠如部を除いて、めっきする
方法,全ての部分をめっきした後、機械的に表面処理め
っきを削り落とす方法などがある。このような表面処理
めっきの周状の欠如部45,欠如部46は、鑞材が濡れ
ないことで、鑞濡れ拡がりを防止する。
、次にようにして形成する。表面処理めっきは、めっき
が仕上げ金めっきのみの場合と、下地ニッケルめっきと
仕上げ金めっきの双方である場合とがあるが、周状にめ
っきが欠如した欠如部を形成する方法としては、例えば
、通常のマスキングにより欠如部を除いて、めっきする
方法,全ての部分をめっきした後、機械的に表面処理め
っきを削り落とす方法などがある。このような表面処理
めっきの周状の欠如部45,欠如部46は、鑞材が濡れ
ないことで、鑞濡れ拡がりを防止する。
また、第5図に示すような表面処理めっきの周状の欠如
部45,第6図に示すような表面処理めっきの周状の欠
如部46に替えて、表面処理めっきのめっき層の一部の
周状領域を変質させた変質領域を設けるようにしてよい
。このリードピンに設ける変質領域の形成は、例えば、
レーザ光にて、該当する変質領域を局所的に加熱するこ
とにより、仕上げ金めっきの粒径を変化させ、または、
仕上げ金めっきと下地ニッケルめっきを相互拡散させて
、変質領域を形成するようにする。
部45,第6図に示すような表面処理めっきの周状の欠
如部46に替えて、表面処理めっきのめっき層の一部の
周状領域を変質させた変質領域を設けるようにしてよい
。このリードピンに設ける変質領域の形成は、例えば、
レーザ光にて、該当する変質領域を局所的に加熱するこ
とにより、仕上げ金めっきの粒径を変化させ、または、
仕上げ金めっきと下地ニッケルめっきを相互拡散させて
、変質領域を形成するようにする。
このような変質領域を設けることによっても、めっきの
組織が一部の周状領域で鑞材の濡れ拡がり難い形態の材
質に改質され、鑞濡れ拡がりが抑制される。
組織が一部の周状領域で鑞材の濡れ拡がり難い形態の材
質に改質され、鑞濡れ拡がりが抑制される。
以上に説明した実施例において、リードピン3は、Fe
−Nj−Co系合金の材質のネイルヘッドピンとしたが
、これに限らず、ストレートピン形状を用いてもよく、
また、表面処理めっきも、ニッケル金めっきに限らず、
鑞材も金一ゲールマニウムに限らず、他のものを用いて
もよい。例えば、金スズ系の鑞材(共晶組成20wt%
Su−Au融点温度280℃)を用いてもよい。
−Nj−Co系合金の材質のネイルヘッドピンとしたが
、これに限らず、ストレートピン形状を用いてもよく、
また、表面処理めっきも、ニッケル金めっきに限らず、
鑞材も金一ゲールマニウムに限らず、他のものを用いて
もよい。例えば、金スズ系の鑞材(共晶組成20wt%
Su−Au融点温度280℃)を用いてもよい。
第7図は、本実施例にかかるリードピンを用いた一例の
マルチチップモジュールの側面図である。
マルチチップモジュールの側面図である。
このマルチチップモジュールは、ピングリッドアレイ型
セラミック配線基板を用いる。第7図において、1はセ
ラミック配線基板、2は半導体デバイス、3はリードピ
ン、4はキャップ板、5はフレーム、6aおよび6bは
放熱用のクシ歯、7は冷却水を通すヒートシンク、また
、8は熱伝導グリースである。このマルチチップモジュ
ールでは、セラミック配線基板1に複数個の半導体デバ
イス2が搭載される。それぞれの半導体デバイス2には
、放熱のためのクシ歯6bが接着されており、このクシ
歯6bに対応するクシ歯6aが設けられたキャップ板4
がフレーム5により固定されて、マルチチップモジュー
ルが構成される。このようなマルチチップモジュールは
熱伝導グリース8により熱伝導性を良好にしてヒートシ
ンク7と接触させて、装置に組み込まれる。なお、ヒー
トシンク7には冷却水が通され、マルチチップモジュ−
ルを冷却する。このようなマルチチップモジュールに用
いられるリードピン3は、セラミック配線基板1に鑞付
けにより固定され、入出力ピンとなる。その入出力ピン
が、図示しないマザーボードに半田付けされたコネクタ
ソケットに差し込まれ、当該マルチチップモジュールが
装置に組込まれる。
セラミック配線基板を用いる。第7図において、1はセ
ラミック配線基板、2は半導体デバイス、3はリードピ
ン、4はキャップ板、5はフレーム、6aおよび6bは
放熱用のクシ歯、7は冷却水を通すヒートシンク、また
、8は熱伝導グリースである。このマルチチップモジュ
ールでは、セラミック配線基板1に複数個の半導体デバ
イス2が搭載される。それぞれの半導体デバイス2には
、放熱のためのクシ歯6bが接着されており、このクシ
歯6bに対応するクシ歯6aが設けられたキャップ板4
がフレーム5により固定されて、マルチチップモジュー
ルが構成される。このようなマルチチップモジュールは
熱伝導グリース8により熱伝導性を良好にしてヒートシ
ンク7と接触させて、装置に組み込まれる。なお、ヒー
トシンク7には冷却水が通され、マルチチップモジュ−
ルを冷却する。このようなマルチチップモジュールに用
いられるリードピン3は、セラミック配線基板1に鑞付
けにより固定され、入出力ピンとなる。その入出力ピン
が、図示しないマザーボードに半田付けされたコネクタ
ソケットに差し込まれ、当該マルチチップモジュールが
装置に組込まれる。
また、このようなリードピンは、ピングリッドアレイ型
パッケージのリードピンとしても用いられる。
パッケージのリードピンとしても用いられる。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
以上、説明したように、本発明のリードピンによれば、
入出力ピンとなるリードピンの所望せざる部分に、鑞材
が濡れ拡がらないので、対コネクタのリードピンの場合
対コネクタ接触部の厳密に管理された表面状態が保持さ
れ、所定の対コネクタ接触性能の信頼性が保持される効
果がある。また、対プリント基板に半田付けするリード
ピンに用いた場合、半田部分と鑞材の好ましからざる合
金化反応が防止できるので、接続信頼性を向上させる効
果がある。
入出力ピンとなるリードピンの所望せざる部分に、鑞材
が濡れ拡がらないので、対コネクタのリードピンの場合
対コネクタ接触部の厳密に管理された表面状態が保持さ
れ、所定の対コネクタ接触性能の信頼性が保持される効
果がある。また、対プリント基板に半田付けするリード
ピンに用いた場合、半田部分と鑞材の好ましからざる合
金化反応が防止できるので、接続信頼性を向上させる効
果がある。
第1図,第2図,第3図,第4図,第5図,および第6
図は、それぞれ本発明の一実施例にかかる各リードピン
を示す断面図および正面図、第7図は、本発明の実施例
にかかるリードピンを用いた一例のマルチチップモジュ
ールの側面図である。 図中、3・・・リードピン、31・・・端子部、32・
・ヘッド部、33・・・鑞材、41.42・・・突起、
43. 44・・・凹み、45. 46・・・表面処理
めっきの欠如部。
図は、それぞれ本発明の一実施例にかかる各リードピン
を示す断面図および正面図、第7図は、本発明の実施例
にかかるリードピンを用いた一例のマルチチップモジュ
ールの側面図である。 図中、3・・・リードピン、31・・・端子部、32・
・ヘッド部、33・・・鑞材、41.42・・・突起、
43. 44・・・凹み、45. 46・・・表面処理
めっきの欠如部。
Claims (1)
- 【特許請求の範囲】 1、電子デバイス搭載用基板に鑞付けするリードピンで
あって、ヘッド部および端子部を有し、ヘッド部を鑞付
け部とし、鑞付け部から端子部に至る境界近傍に、鑞材
の鑞濡れ拡がりを防止するピン生地表面とは異なる物理
形状部を設けたことを特徴とするリードピン。 2、ピン生地表面とは異なる物理形状部は、リードピン
に周状に設けられた突起であることを特徴とする請求項
1に記載のリードピン。 3、ピン生地表面とは異なる物理形状部は、リードピン
に周状に設けられた凹みであることを特徴とする請求項
1に記載のリードピン。 4、ピン生地表面とは異なる物理形状部は、リードピン
に周状に塗布されたレジストであることを特徴とする請
求項1に記載のリードピン。 5、ピン生地表面は、単層もしくは複数層のめっき処理
が施されており、ピン生地表面とは異なる物理形状部は
、リードピンに周状にめっきの全層もしくは一部の層が
欠如させた部分であることを特徴とする請求項1に記載
のリードピン。 6、ピン生地表面とは異なる物理形状部は、周状にめっ
きの組成を変質させた部分であることを特徴とする請求
項5に記載のリードピン。 7、ヘッド部は、ネイルヘッドである請求項1に記載の
リードピン。 8、鑞材は、金鑞材であることを特徴とする請求項1に
記載のリードピン。 9、鑞付け部には、予め迎え鑞を施したことを特徴とす
る請求項1に記載のリードピン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1041790A JPH03214655A (ja) | 1990-01-18 | 1990-01-18 | リードピン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1041790A JPH03214655A (ja) | 1990-01-18 | 1990-01-18 | リードピン |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03214655A true JPH03214655A (ja) | 1991-09-19 |
Family
ID=11749573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1041790A Pending JPH03214655A (ja) | 1990-01-18 | 1990-01-18 | リードピン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03214655A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009081705A1 (ja) * | 2007-12-26 | 2009-07-02 | Nec Corporation | ピン付き基板及びピン |
JP2009272417A (ja) * | 2008-05-07 | 2009-11-19 | Nec Toppan Circuit Solutions Inc | 植立用ピンおよびピン付き印刷配線板 |
JP2009290056A (ja) * | 2008-05-30 | 2009-12-10 | Nec Toppan Circuit Solutions Inc | 植立用ピンおよびピン付き印刷配線板の製造方法 |
-
1990
- 1990-01-18 JP JP1041790A patent/JPH03214655A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009081705A1 (ja) * | 2007-12-26 | 2009-07-02 | Nec Corporation | ピン付き基板及びピン |
JP5532926B2 (ja) * | 2007-12-26 | 2014-06-25 | 日本電気株式会社 | ピン付き基板及びピン |
JP2009272417A (ja) * | 2008-05-07 | 2009-11-19 | Nec Toppan Circuit Solutions Inc | 植立用ピンおよびピン付き印刷配線板 |
JP2009290056A (ja) * | 2008-05-30 | 2009-12-10 | Nec Toppan Circuit Solutions Inc | 植立用ピンおよびピン付き印刷配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI549204B (zh) | Manufacturing method of semiconductor device | |
EP0712158B1 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
JP2000031204A (ja) | 半導体パッケージの製造方法 | |
TW201237976A (en) | Bump-on-lead flip chip interconnection | |
KR20040055734A (ko) | 플립 칩 방법 | |
JP2000068403A (ja) | 半導体装置およびその基板接続構造 | |
JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
JPH03214655A (ja) | リードピン | |
JP3232872B2 (ja) | はんだバンプの形成方法 | |
JPH10112515A (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
JPH08236666A (ja) | 放熱用金属板付半導体装置 | |
JP3527162B2 (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
JP3360778B2 (ja) | 半導体装置の半田付け方法 | |
JPH09102497A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 | |
JPS60130132A (ja) | 半導体装置の製造方法 | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
KR100233862B1 (ko) | 반도체 패키지 | |
JPH0945807A (ja) | 半導体装置 | |
KR100220153B1 (ko) | 반도체 패키지 | |
JP2002184791A (ja) | 半導体デバイス | |
JP2595881B2 (ja) | 表面実装型集積回路パッケージのリード端子の固着方法 | |
JP2004056065A (ja) | 電子基板の製造方法 |