JPH0618218B2 - 半導体素子の固着方法 - Google Patents
半導体素子の固着方法Info
- Publication number
- JPH0618218B2 JPH0618218B2 JP63315032A JP31503288A JPH0618218B2 JP H0618218 B2 JPH0618218 B2 JP H0618218B2 JP 63315032 A JP63315032 A JP 63315032A JP 31503288 A JP31503288 A JP 31503288A JP H0618218 B2 JPH0618218 B2 JP H0618218B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- support plate
- bubbles
- solder
- fixing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体素子の固着方法に関し、詳細には放熱板
を兼ねる支持板に半導体素子をろう付けする方法に関す
る。
を兼ねる支持板に半導体素子をろう付けする方法に関す
る。
従来技術及び解決すべき課題 多くの半導体装置では、半導体素子が放熱板を兼ねる支
持板に対して半田付けされている。この場合、半導体素
子と支持板との間に形成された半田層に気泡が含まれて
いることが多い。半田層内の気泡は半田層の熱抵抗を増
大するから、半導体装置の放熱性を低下させる原因とな
る。このような問題を解決するため、例えば、特開昭６
１−２５０１４５号公報には傾斜状態の支持板に半導体
チップを固着することにより、半田層内の気泡を取り除
く方法が開示されている。この方法によれば半田より軽
い気泡が上方に脱気しやすく、比較的気泡の少ない半田
層を形成できる。もっとも、半田の表面張力のため、こ
の方法では気泡を十分に除去することはできなかった。
持板に対して半田付けされている。この場合、半導体素
子と支持板との間に形成された半田層に気泡が含まれて
いることが多い。半田層内の気泡は半田層の熱抵抗を増
大するから、半導体装置の放熱性を低下させる原因とな
る。このような問題を解決するため、例えば、特開昭６
１−２５０１４５号公報には傾斜状態の支持板に半導体
チップを固着することにより、半田層内の気泡を取り除
く方法が開示されている。この方法によれば半田より軽
い気泡が上方に脱気しやすく、比較的気泡の少ない半田
層を形成できる。もっとも、半田の表面張力のため、こ
の方法では気泡を十分に除去することはできなかった。
また、実公昭４５−２８０９６号公報には支持板に溝を
形成した構造が開示されている。この構造によれば、気
泡が溝に入り込むために、比較的良好な放熱性が得られ
るが、半田層内に相当量の気泡が残存するため十分な問
題解決には至らなかった。
形成した構造が開示されている。この構造によれば、気
泡が溝に入り込むために、比較的良好な放熱性が得られ
るが、半田層内に相当量の気泡が残存するため十分な問
題解決には至らなかった。
そこで、本発明は上記の問題を解決して、気泡の少ない
半田層で半導体素子を固着できる半導体素子の固着方法
を提供することを目的とする。
半田層で半導体素子を固着できる半導体素子の固着方法
を提供することを目的とする。
課題を解決するための手段 本発明による半導体素子の固着方法は、放熱板を兼ねる
支持板上に半導体素子を固着する方法において、一方向
にのみ延在する複数本の溝を並行に形成して成る凹凸領
域を設けた一方の主面を有する支持板と、一方及び他方
の主面の各々に金属電極を形成した半導体素子とを用意
し、凹凸領域に溶融したろう材を供給し、ろう材を介し
て半導体素子の他方の主面を凹凸領域に当接させるとと
もに、半導体素子を支持板上で一方向に沿って往復して
摺動させた後、半導体素子を凹凸領域に固着する。半導
体素子は凹凸領域の内側で往復して摺動させる。
支持板上に半導体素子を固着する方法において、一方向
にのみ延在する複数本の溝を並行に形成して成る凹凸領
域を設けた一方の主面を有する支持板と、一方及び他方
の主面の各々に金属電極を形成した半導体素子とを用意
し、凹凸領域に溶融したろう材を供給し、ろう材を介し
て半導体素子の他方の主面を凹凸領域に当接させるとと
もに、半導体素子を支持板上で一方向に沿って往復して
摺動させた後、半導体素子を凹凸領域に固着する。半導
体素子は凹凸領域の内側で往復して摺動させる。
作 用 本発明によれば、ろう材の中に含まれる気泡は半導体素
子の固着時に支持板に形成された溝内にに入り込む。ま
た、半導体素子を溝の長さ方向に往復して移動させるの
で、溝に入り込んだ気泡が半導体素子の下部から外部に
移動して、効率よく脱気される。したがって、半導体素
子と支持板との間に設けられるろう材層に含まれる気泡
を減少させることができる。
子の固着時に支持板に形成された溝内にに入り込む。ま
た、半導体素子を溝の長さ方向に往復して移動させるの
で、溝に入り込んだ気泡が半導体素子の下部から外部に
移動して、効率よく脱気される。したがって、半導体素
子と支持板との間に設けられるろう材層に含まれる気泡
を減少させることができる。
実施例 第１図〜第３図について本発明の一実施例を以下に説明
する。
する。
まず、第１図に示すようなリードフレーム（１）を用意
する。リードフレーム（１）は支持板（２）と、支持板
（２）の一端側に配置された外部リード（３）を有す
る。外部リード（３）はタイバー（４）及び細条（５）
によって並行に連結されている。支持板（２）の一方の
主面には複数本の溝（６）が外部リード（３）の配列方
向とほぼ並行に形成されている。第２図に示すように、
溝（６）は約６０゜の角度を有するＶ字断面の溝であ
る。溝（６）は所定の間隔をおいて形成されており、隣
り合う溝（６）の間には支持板（２）の一方の主面とほ
ぼ同じ高さに平坦部（７）が形成されている。平坦部
（７）と溝（６）との境界は支持板（２）の一方の主面
から上方に大きく突出しないように、一定範囲の曲率で
丸く形成されている。溝（６）と平坦部（７）とが交互
に形成された凹凸領域（８）は半導体素子（９）を固着
する後述のボンディング領域（１０）を含む。（１０
ａ）は後述の半導体素子（９）を移動する領域を示す。
する。リードフレーム（１）は支持板（２）と、支持板
（２）の一端側に配置された外部リード（３）を有す
る。外部リード（３）はタイバー（４）及び細条（５）
によって並行に連結されている。支持板（２）の一方の
主面には複数本の溝（６）が外部リード（３）の配列方
向とほぼ並行に形成されている。第２図に示すように、
溝（６）は約６０゜の角度を有するＶ字断面の溝であ
る。溝（６）は所定の間隔をおいて形成されており、隣
り合う溝（６）の間には支持板（２）の一方の主面とほ
ぼ同じ高さに平坦部（７）が形成されている。平坦部
（７）と溝（６）との境界は支持板（２）の一方の主面
から上方に大きく突出しないように、一定範囲の曲率で
丸く形成されている。溝（６）と平坦部（７）とが交互
に形成された凹凸領域（８）は半導体素子（９）を固着
する後述のボンディング領域（１０）を含む。（１０
ａ）は後述の半導体素子（９）を移動する領域を示す。
次に、第３図に示すように、リードフレーム（１）をヒ
ーターブロック（加熱型）（１１）上に載置し、支持板
（２）の凹凸領域（８）上に溶融したろう材としての半
田（１２）を塗布する。半田（１２）は凹凸領域（８）
のボンディング領域（１０）に塗布されるが、このと
き、半田（１２）はボンディング領域（１０）の全体に
は広がらない。塗布した後、半田（１２）を若干攪拌し
て、ボンディング領域（１０）のほぼ全体に展延する。
ボンディング領域（１０）にある半田（１２）上に固着
すべき半導体素子（９）をコレット（半導体素子を吸着
保持する治具）（１３）で載置する。なお、半導体素子
（９）に半田（１２）が固着される面（他方の主面）に
は全面にわたって、Ｎｉ（ニッケル）から成る電極（１
４）が形成されている。実際には半導体素子（９）の上
面（一方の主面）にも電極が形成されているが、図示を
省略する。
ーターブロック（加熱型）（１１）上に載置し、支持板
（２）の凹凸領域（８）上に溶融したろう材としての半
田（１２）を塗布する。半田（１２）は凹凸領域（８）
のボンディング領域（１０）に塗布されるが、このと
き、半田（１２）はボンディング領域（１０）の全体に
は広がらない。塗布した後、半田（１２）を若干攪拌し
て、ボンディング領域（１０）のほぼ全体に展延する。
ボンディング領域（１０）にある半田（１２）上に固着
すべき半導体素子（９）をコレット（半導体素子を吸着
保持する治具）（１３）で載置する。なお、半導体素子
（９）に半田（１２）が固着される面（他方の主面）に
は全面にわたって、Ｎｉ（ニッケル）から成る電極（１
４）が形成されている。実際には半導体素子（９）の上
面（一方の主面）にも電極が形成されているが、図示を
省略する。
半導体素子（９）にはコレット（１３）から下方（支持
板方向）に向かう荷重が加えられるので、半田（１２）
は押圧されてその一部は半導体素子（９）の下方から外
側に押し出される。このため、半田（１２）内に含まれ
た気泡の一部は半導体素子（９）の外側に押し出され
る。しかしながら、気泡の多くは半導体素子（９）と支
持板（２）の間に残存する。凹凸領域（８）には溝
（６）が形成されているので、半導体素子（９）と支持
板（２）の間に残存する気泡の一部は溝（６）の中に入
り込む。溝（６）は支持板（２）の厚みの１／１０程度
の深さで形成されているから、溝（６）に侵入した気泡
の多くは、その上方または下方に半田（１２）が残存す
る。気泡が溝（６）に侵入することによって、大きな放
熱性の低下は防止できる。しかしながら、半導体素子
（９）の下方の半田（１２）には溝（６）に入り込まな
い多くの気泡があり、これらの気泡は半導体素子の下面
から支持板（２）の上面に達して、放熱性低下の原因と
なる。また、溝（６）内に存在しても、少なからず熱抵
抗を増大して放熱性を低下する原因となるから、極力気
泡を除去すべきである。
板方向）に向かう荷重が加えられるので、半田（１２）
は押圧されてその一部は半導体素子（９）の下方から外
側に押し出される。このため、半田（１２）内に含まれ
た気泡の一部は半導体素子（９）の外側に押し出され
る。しかしながら、気泡の多くは半導体素子（９）と支
持板（２）の間に残存する。凹凸領域（８）には溝
（６）が形成されているので、半導体素子（９）と支持
板（２）の間に残存する気泡の一部は溝（６）の中に入
り込む。溝（６）は支持板（２）の厚みの１／１０程度
の深さで形成されているから、溝（６）に侵入した気泡
の多くは、その上方または下方に半田（１２）が残存す
る。気泡が溝（６）に侵入することによって、大きな放
熱性の低下は防止できる。しかしながら、半導体素子
（９）の下方の半田（１２）には溝（６）に入り込まな
い多くの気泡があり、これらの気泡は半導体素子の下面
から支持板（２）の上面に達して、放熱性低下の原因と
なる。また、溝（６）内に存在しても、少なからず熱抵
抗を増大して放熱性を低下する原因となるから、極力気
泡を除去すべきである。
本実施例は次の工程によって、溝（６）内の気泡も含め
て半導体素子（９）と支持板（２）の間に介在する半田
内に含まれる多くの気泡を除去することができる。即
ち、第１図（ｃ）（ｄ）に示すように、コレット（１
３）により半導体素子（９）を把持し、支持板（２）の
上方でボンディング領域（１０）を中心にしてコレット
（１３）を左右に往復して移動させて、半導体素子
（９）を溝（６）に沿って往復して移動させる。コレッ
ト（１３）には下に向かう荷重が加えられているので、
半導体素子（９）は支持板（２）の一方の主面を摺動
（スクラブ）する。凹凸領域（８）の溝（６）の長さは
ボンディング領域（１０）の長さよりも十分に長い。し
たがって、半導体素子（９）は第１図（ｃ）（ｄ）に示
すように、凹凸領域（８）の内側で移動される。溝
（６）に沿って半導体素子（９）を一方向に複数回往復
移動させてスクラブした後に、半導体素子（９）をボン
ディング領域（１０）に配置して半田（１２）を固化す
る。これにより、第１図（ｅ）に示すように、固化した
半田層（１５）を介して半導体素子（９）がボンディン
グ領域（１０）に固着される。
て半導体素子（９）と支持板（２）の間に介在する半田
内に含まれる多くの気泡を除去することができる。即
ち、第１図（ｃ）（ｄ）に示すように、コレット（１
３）により半導体素子（９）を把持し、支持板（２）の
上方でボンディング領域（１０）を中心にしてコレット
（１３）を左右に往復して移動させて、半導体素子
（９）を溝（６）に沿って往復して移動させる。コレッ
ト（１３）には下に向かう荷重が加えられているので、
半導体素子（９）は支持板（２）の一方の主面を摺動
（スクラブ）する。凹凸領域（８）の溝（６）の長さは
ボンディング領域（１０）の長さよりも十分に長い。し
たがって、半導体素子（９）は第１図（ｃ）（ｄ）に示
すように、凹凸領域（８）の内側で移動される。溝
（６）に沿って半導体素子（９）を一方向に複数回往復
移動させてスクラブした後に、半導体素子（９）をボン
ディング領域（１０）に配置して半田（１２）を固化す
る。これにより、第１図（ｅ）に示すように、固化した
半田層（１５）を介して半導体素子（９）がボンディン
グ領域（１０）に固着される。
本実施例によれば、半導体素子（９）を摺動させると溝
（６）に侵入した気泡が半導体素子（９）の下部から外
側に効率よく押しされる。したがって、半導体素子
（９）と支持板（２）の間に介在する半田（１２）内の
気泡を減少することができ、放熱性を向上させることが
できる。溝（６）を形成せずにスクラブさせても気泡は
ある程度減少する。しかし、本実施例のように気泡が同
一方向に向って押し出されないので、本実施例ほど顕著
な脱気効果は得られない。また、放射状または格子状に
設けた溝では、気泡を溝に沿って押し出し難くくなり、
脱気効果は低い。
（６）に侵入した気泡が半導体素子（９）の下部から外
側に効率よく押しされる。したがって、半導体素子
（９）と支持板（２）の間に介在する半田（１２）内の
気泡を減少することができ、放熱性を向上させることが
できる。溝（６）を形成せずにスクラブさせても気泡は
ある程度減少する。しかし、本実施例のように気泡が同
一方向に向って押し出されないので、本実施例ほど顕著
な脱気効果は得られない。また、放射状または格子状に
設けた溝では、気泡を溝に沿って押し出し難くくなり、
脱気効果は低い。
また、凹凸領域（８）の半導体素子（９）の摺動方向で
の長さ及び摺動方向に垂直な方向での幅を小さくして、
半導体素子（９）を凹凸領域（８）の外側までスクラブ
させてもよい。しかしながら、気泡を効率良く押し出す
には、半導体素子（９）が凹凸領域（８）の内側でスク
ラブされるように、凹凸領域（８）の長さと幅を設定す
るのが望ましい。
の長さ及び摺動方向に垂直な方向での幅を小さくして、
半導体素子（９）を凹凸領域（８）の外側までスクラブ
させてもよい。しかしながら、気泡を効率良く押し出す
には、半導体素子（９）が凹凸領域（８）の内側でスク
ラブされるように、凹凸領域（８）の長さと幅を設定す
るのが望ましい。
変形例 本発明の上記実施例は種々の変更が可能である。例え
ば、平坦部（７）を形成しなくてもよいが、本発明を実
施した結果、平坦部（７）と溝（６）を交互に設けた方
が、半導体素子（９）を固着した場合に、比較的良好な
安定性及び放熱性が得られることが判明した。
ば、平坦部（７）を形成しなくてもよいが、本発明を実
施した結果、平坦部（７）と溝（６）を交互に設けた方
が、半導体素子（９）を固着した場合に、比較的良好な
安定性及び放熱性が得られることが判明した。
更に、本発明は固着面に半田濡れの比較的悪いＮｉ電極
を形成した半導体素子の固着に特に有効であるが、Ａｇ
（銀）電極等を形成した半導体素子にも有効である。前
記の実施例では溶融した半田を塗布したが、半田箔等を
使用してもよい。この場合、半田箔は半導体素子（９）
を載置してから溶融してもよいし、半田箔を溶融してか
ら半導体素子（９）を載置してもよい。
を形成した半導体素子の固着に特に有効であるが、Ａｇ
（銀）電極等を形成した半導体素子にも有効である。前
記の実施例では溶融した半田を塗布したが、半田箔等を
使用してもよい。この場合、半田箔は半導体素子（９）
を載置してから溶融してもよいし、半田箔を溶融してか
ら半導体素子（９）を載置してもよい。
効 果 以上のように、本発明によれば、放熱性を向上させた半
導体素子の固着方法を提供できる。
導体素子の固着方法を提供できる。
第１図は半導体素子を固着する支持板を有するリードフ
レームの平面図、第２図は第１図のII−II線に沿う部分
断面図、第３図は第１図のＩ−Ｉ断面に沿う部分断面図
によって本発明による支持板への半導体素子の固着方法
を示す工程図である。 （２）……支持板、（６）……溝、（８）……凹凸領
域、９……半導体素子、（１２）……半田（ろう材）、
レームの平面図、第２図は第１図のII−II線に沿う部分
断面図、第３図は第１図のＩ−Ｉ断面に沿う部分断面図
によって本発明による支持板への半導体素子の固着方法
を示す工程図である。 （２）……支持板、（６）……溝、（８）……凹凸領
域、９……半導体素子、（１２）……半田（ろう材）、
Claims (2)
- 【請求項１】放熱板を兼ねる支持板上に半導体素子を固
着する方法において、一方向にのみ延在する複数本の溝
を並行に形成して成る凹凸領域を設けた一方の主面を有
する支持板と、一方及び他方の主面の各々に金属電極を
形成した半導体素子とを用意し、前記凹凸領域に溶融し
たろう材を供給し、該ろう材を介して前記半導体素子の
他方の主面を前記凹凸領域に当接させるとともに、前記
半導体素子を前記支持板上で前記一方向に沿って往復し
て摺動させた後、前記半導体素子を前記凹凸領域に固着
することを特徴とする半導体素子の固着方法。 - 【請求項２】前記半導体素子を前記凹凸領域の内側で往
復して摺動させる請求項(1)に記載の半導体素子の固着
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315032A JPH0618218B2 (ja) | 1988-12-15 | 1988-12-15 | 半導体素子の固着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315032A JPH0618218B2 (ja) | 1988-12-15 | 1988-12-15 | 半導体素子の固着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161736A JPH02161736A (ja) | 1990-06-21 |
| JPH0618218B2 true JPH0618218B2 (ja) | 1994-03-09 |
Family
ID=18060605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63315032A Expired - Fee Related JPH0618218B2 (ja) | 1988-12-15 | 1988-12-15 | 半導体素子の固着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618218B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045903A (ja) | 2001-08-01 | 2003-02-14 | Fujitsu Ten Ltd | ダイボンド装置 |
| JP4927163B2 (ja) * | 2007-12-28 | 2012-05-09 | オーナンバ株式会社 | 端子板回路 |
| CN114203645A (zh) * | 2020-09-18 | 2022-03-18 | 力特半导体（无锡）有限公司 | 用于低容量tvs的封装结构 |
-
1988
- 1988-12-15 JP JP63315032A patent/JPH0618218B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02161736A (ja) | 1990-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981586B2 (ja) | ヒートシンク | |
| JP5241177B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6610590B2 (ja) | 半導体装置とその製造方法 | |
| JP4730181B2 (ja) | 半導体装置 | |
| JP5525024B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH07221265A (ja) | パワー半導体モジュール | |
| JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP6054345B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0618218B2 (ja) | 半導体素子の固着方法 | |
| JP5826234B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0682767B2 (ja) | ヒートシンクの製造方法 | |
| JPH03222464A (ja) | 半導体装置及びその製造方法 | |
| JP3039488B2 (ja) | 半導体装置 | |
| JP7400293B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007027183A (ja) | 半導体装置及びその製造方法 | |
| JPH10284516A (ja) | 半導体装置およびその製造方法 | |
| JP4254487B2 (ja) | 半導体装置 | |
| JP7386408B2 (ja) | 半導体レーザ装置 | |
| JPH0234457B2 (ja) | ||
| JP2004281646A (ja) | 電子部品の固着方法および固着装置 | |
| JPH06216551A (ja) | ヒートシンク及びその製造方法 | |
| JPH02102565A (ja) | 半導体装置 | |
| JPH0870087A (ja) | リードフレーム | |
| JPS63235031A (ja) | ヒ−トシンクの製造方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |