JPH02161736A - 半導体素子の固着方法 - Google Patents
半導体素子の固着方法Info
- Publication number
- JPH02161736A JPH02161736A JP63315032A JP31503288A JPH02161736A JP H02161736 A JPH02161736 A JP H02161736A JP 63315032 A JP63315032 A JP 63315032A JP 31503288 A JP31503288 A JP 31503288A JP H02161736 A JPH02161736 A JP H02161736A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- solder
- region
- support plate
- uneven
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000005219 brazing Methods 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000011888 foil Substances 0.000 description 3
- 238000007872 degassing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000005201 scrubbing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産 土のＪ
本発明は半導体素子の固着方法に関し、詳細には放熱板
を兼ねる支持板に半導体素子をろう付けする方法に関す
る。
を兼ねる支持板に半導体素子をろう付けする方法に関す
る。
来 び すべき課
多くの半導体装置では、半導体素子が放熱板を兼ねる支
持板に対して半田付けされている。この場合、半導体素
子と支持板との間に形成された半田層に気泡が含まれて
いることが多い、半田層内の気泡は半田層の熱抵抗を増
大するから、半導体装置の放熱性を低下させる原因とな
る。このような問題を解決するため１例えば、特開昭６
１−２５０１４５号公報には傾斜状態の支持板に半導体
チップを固着することにより、半田層内の気泡を取り除
く方法が開示されている。この方法によれば半田より軽
い気泡が上方に脱気しやすく、比較的気泡の少ない半田
層を形成できる。もっとも、半田の表面張力のため、こ
の方法では気泡を十分に除去することはできなかった。
持板に対して半田付けされている。この場合、半導体素
子と支持板との間に形成された半田層に気泡が含まれて
いることが多い、半田層内の気泡は半田層の熱抵抗を増
大するから、半導体装置の放熱性を低下させる原因とな
る。このような問題を解決するため１例えば、特開昭６
１−２５０１４５号公報には傾斜状態の支持板に半導体
チップを固着することにより、半田層内の気泡を取り除
く方法が開示されている。この方法によれば半田より軽
い気泡が上方に脱気しやすく、比較的気泡の少ない半田
層を形成できる。もっとも、半田の表面張力のため、こ
の方法では気泡を十分に除去することはできなかった。
また、実公昭４５−２８０９６号公報には支持板に溝を
形成した構造が開示されている。この構造によれば、気
泡が溝に入り込むために、比較的良好な放熱性が得られ
るが、半田層内に相当量の気泡が残存するため十分な問
題解決には至らなかった。
形成した構造が開示されている。この構造によれば、気
泡が溝に入り込むために、比較的良好な放熱性が得られ
るが、半田層内に相当量の気泡が残存するため十分な問
題解決には至らなかった。
そこで、本発明は上記の問題祭解決して、気泡の少ない
半田層で半導体素子を固着できる半導体素子の固着方法
シ提供することを目的とする。
半田層で半導体素子を固着できる半導体素子の固着方法
シ提供することを目的とする。
豊題１邂迭工。４射１ｔｉ−
本発明による半導体素子の固着方法は、放熱板を兼ねる
支持板上に半導体素子を固着する方法において、一方向
にのみ延在する複数本の溝を並行に形成して成る凹凸領
域を設けた一方の主面を有する支持板と、一方及び他方
の主面の各々に金属電極を形成した半導体素子とを用意
し、凹凸領域に溶融したろう材を供給し、ろう材を介し
て半導体素子の他方の主面を凹凸領域に当接させるとと
もに、半導体素子を支持板上で一方向に沿って往復して
摺動させた後、半導体素子を凹凸領域に固着する。半導
体素子は凹凸領域の内側で往復して摺動させる。
支持板上に半導体素子を固着する方法において、一方向
にのみ延在する複数本の溝を並行に形成して成る凹凸領
域を設けた一方の主面を有する支持板と、一方及び他方
の主面の各々に金属電極を形成した半導体素子とを用意
し、凹凸領域に溶融したろう材を供給し、ろう材を介し
て半導体素子の他方の主面を凹凸領域に当接させるとと
もに、半導体素子を支持板上で一方向に沿って往復して
摺動させた後、半導体素子を凹凸領域に固着する。半導
体素子は凹凸領域の内側で往復して摺動させる。
務−１用−
本発明によれば、ろう材の中に含まれる気泡は半導体素
子の固着時に支持板に形成された溝内にに入り込む。ま
た、半導体素子を溝の長さ方向に往復し、て移動させる
ので、溝に入り込んだ気泡が半導体素子の下部から外部
に移動して、効率よく脱気される。したがって、半導体
素子と支持板との間に設けら九るろう材層に含まれる気
泡を減少させることができる。
子の固着時に支持板に形成された溝内にに入り込む。ま
た、半導体素子を溝の長さ方向に往復し、て移動させる
ので、溝に入り込んだ気泡が半導体素子の下部から外部
に移動して、効率よく脱気される。したがって、半導体
素子と支持板との間に設けら九るろう材層に含まれる気
泡を減少させることができる。
大−１−舅一
第１図〜第３図について本発明の一実施例を以下に説明
する。
する。
まず、第１図に示すようなリードフレーム（］）を用意
する。リードフレーム（１）は支持板（２）と、支持板
（２）の一端側に配置された外部リード（３）を有する
。外部リード（３）はタイバー（４）友び細条（５）に
よって並行に連結されている。支持板（２）の一方の主
面には複数本の溝（６）が外部リード（３）の配列方向
とほぼ並行に形成されている。第２図に示すように、溝
（６）は約６０’の角度を有するＶ字面面の溝である。
する。リードフレーム（１）は支持板（２）と、支持板
（２）の一端側に配置された外部リード（３）を有する
。外部リード（３）はタイバー（４）友び細条（５）に
よって並行に連結されている。支持板（２）の一方の主
面には複数本の溝（６）が外部リード（３）の配列方向
とほぼ並行に形成されている。第２図に示すように、溝
（６）は約６０’の角度を有するＶ字面面の溝である。
溝（６）は所定の間隔をおいて形成されており。
隣り合うｍ （６）の間には支持板（２）の一方の主面
とほぼ同じ高さに平坦部（７）が形成されている。平坦
部（７）と溝（６）との境界は支持板（２）の一方の主
面から上方に大きく突出しないように、一定範囲の曲率
で丸く形成されている、溝（６）と平坦部（７）とが交
互に形成された凹凸領域（８）は半導体素子（９）を固
着する後述のボンディング領＠（１，０）を含む。（］
、Ｏａ）は後述の半導体素子（９）を移動する領域を示
す。
とほぼ同じ高さに平坦部（７）が形成されている。平坦
部（７）と溝（６）との境界は支持板（２）の一方の主
面から上方に大きく突出しないように、一定範囲の曲率
で丸く形成されている、溝（６）と平坦部（７）とが交
互に形成された凹凸領域（８）は半導体素子（９）を固
着する後述のボンディング領＠（１，０）を含む。（］
、Ｏａ）は後述の半導体素子（９）を移動する領域を示
す。
次に、第３図１．、’：示ずよう１．こ６リードフレー
ム（１）をヒーターブロック（加熱型）（］、り上に載
置し、支持板（２）の凹凸領域（８）ヒに溶融したろう
材としての半１ｎ（１，，２）を塗布−Ｖる。
ム（１）をヒーターブロック（加熱型）（］、り上に載
置し、支持板（２）の凹凸領域（８）ヒに溶融したろう
材としての半１ｎ（１，，２）を塗布−Ｖる。
半田（１２）は凹凸領域（８）のボンデ仁ンブ領域（１
０）に倹布、１九？１が、このとき、ｆ川（１２）はボ
ンディング領域（、ＬＯ）の全体には広がらない９塗布
した後、半１７π（１２）を若Ｐ遺拌し・て、ボンディ
ング領域（ＪＯ）のほぼ全体に展延する。ボンディング
領域（１０）にある半田（１２）上に固着すべき半導体
素子（９）をコレット（半導体素子を吸着保持する治具
）（１３）で載置する。なお、半導体素子（９）の半田
（１，２）が固着される面（他力の主面）には全面にわ
たって、 Ｎｉ にッケル）から成る電極（Ｊ４）が形
成されている。実際１７は半導体素子（９）の」二面（
一方の主面）にも電極が形成されているが、図示を省略
する。
０）に倹布、１九？１が、このとき、ｆ川（１２）はボ
ンディング領域（、ＬＯ）の全体には広がらない９塗布
した後、半１７π（１２）を若Ｐ遺拌し・て、ボンディ
ング領域（ＪＯ）のほぼ全体に展延する。ボンディング
領域（１０）にある半田（１２）上に固着すべき半導体
素子（９）をコレット（半導体素子を吸着保持する治具
）（１３）で載置する。なお、半導体素子（９）の半田
（１，２）が固着される面（他力の主面）には全面にわ
たって、 Ｎｉ にッケル）から成る電極（Ｊ４）が形
成されている。実際１７は半導体素子（９）の」二面（
一方の主面）にも電極が形成されているが、図示を省略
する。
半導体素子（９）にはコレット（１３）から下方（支持
板方向）に向かう荷重が加えられるので、半田（１２）
は押圧されてその一部は半導体素子（９）の下方から外
側に押し出されろ。このため、半田（］２）内に含まれ
た気泡の一部は半導体素子（９）の外側ｔ６−押し出さ
れる。１，５かしなかり。
板方向）に向かう荷重が加えられるので、半田（１２）
は押圧されてその一部は半導体素子（９）の下方から外
側に押し出されろ。このため、半田（］２）内に含まれ
た気泡の一部は半導体素子（９）の外側ｔ６−押し出さ
れる。１，５かしなかり。
気泡の多くは半導体素子（９）と支持板（２）の間に残
存する。凹凸領域（８）＆：ば１ｆｌ（６）が形成され
ているので、半導体素−７−（９）と支持板（２）の間
に残存づる気泡の一部は溝（６）の中に入り込む。溝（
６）は支持板（２）の厚みの１／１０程度の深さで形成
されているから、溝（６）に侵入した気泡の多くは、そ
の上方または下方に半田（１２）が残存する。気泡が溝
（６）に侵入することによっ２、大きな放熱性の低下は
防止できる。しかしながら、半導体素子（９）の下方の
半田（１２）には溝（６）に入り込まない多くの気泡が
あり、これらの気泡は半導体素子の下面から支持板（２
）の上面に達して、放熱性低下の原因となる。また、溝
（６）内に存在しても、少なからず熱抵抗を増大して放
熱性を低下する原因となるから、極力気泡を除去すべき
である。
存する。凹凸領域（８）＆：ば１ｆｌ（６）が形成され
ているので、半導体素−７−（９）と支持板（２）の間
に残存づる気泡の一部は溝（６）の中に入り込む。溝（
６）は支持板（２）の厚みの１／１０程度の深さで形成
されているから、溝（６）に侵入した気泡の多くは、そ
の上方または下方に半田（１２）が残存する。気泡が溝
（６）に侵入することによっ２、大きな放熱性の低下は
防止できる。しかしながら、半導体素子（９）の下方の
半田（１２）には溝（６）に入り込まない多くの気泡が
あり、これらの気泡は半導体素子の下面から支持板（２
）の上面に達して、放熱性低下の原因となる。また、溝
（６）内に存在しても、少なからず熱抵抗を増大して放
熱性を低下する原因となるから、極力気泡を除去すべき
である。
本実施例は次の工程によって、溝（６）内の気泡も含め
て半導体素子（９）と支持板（２）の間に介在する半田
内に含まれる多くの気泡を除去することができる。即ち
、第１図（Ｑ）（ｄ）に示すように、コレット（１３）
により半導体素子（９）を把持し、支持板（２）の上方
でボンディング領域（１０）を中心にしてコレット（１
３）を左右に往復して移動させて、半導体素子（９）を
溝（６）に沿って往復して移動させる。コレット（１３
）には下に向かう荷重が加えられているので、半導体素
子（９）は支持板（２）の一方の主面を摺動（スクラブ
）する、凹凸領域（８）の溝（６）の長さはボンディン
グ領域（１０）の長さよりも十分に長い、したがって、
半導体素子（９）は第１図（ｃ）（ｄ）に示すように、
凹凸領域（８）の内側で移動される。溝（６）に沿って
半導体素子（９）を一方向に複数回往復移動させてスク
ラブした後に、半導体素子（９）をボンディング領域（
１０）に配置して半田（１２）を固化する。これにより
、第１図（ｓ）に示すように、固化した半田層（１５）
を介して半導体素子（９）がボンディング領域（１０）
に固着される。
て半導体素子（９）と支持板（２）の間に介在する半田
内に含まれる多くの気泡を除去することができる。即ち
、第１図（Ｑ）（ｄ）に示すように、コレット（１３）
により半導体素子（９）を把持し、支持板（２）の上方
でボンディング領域（１０）を中心にしてコレット（１
３）を左右に往復して移動させて、半導体素子（９）を
溝（６）に沿って往復して移動させる。コレット（１３
）には下に向かう荷重が加えられているので、半導体素
子（９）は支持板（２）の一方の主面を摺動（スクラブ
）する、凹凸領域（８）の溝（６）の長さはボンディン
グ領域（１０）の長さよりも十分に長い、したがって、
半導体素子（９）は第１図（ｃ）（ｄ）に示すように、
凹凸領域（８）の内側で移動される。溝（６）に沿って
半導体素子（９）を一方向に複数回往復移動させてスク
ラブした後に、半導体素子（９）をボンディング領域（
１０）に配置して半田（１２）を固化する。これにより
、第１図（ｓ）に示すように、固化した半田層（１５）
を介して半導体素子（９）がボンディング領域（１０）
に固着される。
本実施例によれば、半導体素子（９）を摺動させると溝
（６）に侵入した気泡が半導体素子（９）の下部から外
側に効率よく押し出される。したがって、半導体素子（
９）と支持板（２）の間に介在する半田（１２）内の気
泡を減少することができ、放熱性を向上することができ
る。溝（６）を形成せずにスクラブさせても気泡はある
程度減少する。しかし、本実施例のように気泡が同一方
向に向って押し出されないので、本実施例はど顕著な脱
気効果は得られない、また、放射状または格子状に設け
た溝では、気泡を溝に沿って押し出し難くくなり、脱気
効果は低い。
（６）に侵入した気泡が半導体素子（９）の下部から外
側に効率よく押し出される。したがって、半導体素子（
９）と支持板（２）の間に介在する半田（１２）内の気
泡を減少することができ、放熱性を向上することができ
る。溝（６）を形成せずにスクラブさせても気泡はある
程度減少する。しかし、本実施例のように気泡が同一方
向に向って押し出されないので、本実施例はど顕著な脱
気効果は得られない、また、放射状または格子状に設け
た溝では、気泡を溝に沿って押し出し難くくなり、脱気
効果は低い。
また、凹凸領域（８）の半導体素子（９）の摺動方向で
の長さ及び摺動方向に垂直な方向での幅を小さくして、
半導体素子（９）を凹凸領域（８）の外側までスクラブ
させてもよい。しかしながら、気泡を効率良く押し出す
には、半導体素子（９）が凹凸領域（８）の内側でスク
ラブされるように、凹凸領域（８）の長さと幅を設定す
るのが望ましい。
の長さ及び摺動方向に垂直な方向での幅を小さくして、
半導体素子（９）を凹凸領域（８）の外側までスクラブ
させてもよい。しかしながら、気泡を効率良く押し出す
には、半導体素子（９）が凹凸領域（８）の内側でスク
ラブされるように、凹凸領域（８）の長さと幅を設定す
るのが望ましい。
１５−展一」η
本発明の上記実施例は種々の変更が可能である。
例えば、平坦部（７）を形成しなくてもよいが、本発明
を実施した結果、平坦部（７）と溝（６）を交互に設け
た方が、半導体素子（９）を固着した場合に、比較的良
好な安定性及び放熱性が得られることか判明した。
を実施した結果、平坦部（７）と溝（６）を交互に設け
た方が、半導体素子（９）を固着した場合に、比較的良
好な安定性及び放熱性が得られることか判明した。
更に、本発明は固着面に半田濡れの比較的悪いＮｉ［Ｅ
極を形成した半導体素子の固着に特に有効であるが、Ａ
ｇ（銀）電極等を形成した半導体素子にも有効である。
極を形成した半導体素子の固着に特に有効であるが、Ａ
ｇ（銀）電極等を形成した半導体素子にも有効である。
前記の実施例では溶融した半田を塗布したが、半田箔等
を使用してもよい、この場合、半田箔は半導体素子（９
）を載置してから溶融してもよいし、半田箔を溶融して
から半導体素子（９）を載置してもよい。
を使用してもよい、この場合、半田箔は半導体素子（９
）を載置してから溶融してもよいし、半田箔を溶融して
から半導体素子（９）を載置してもよい。
肱−果
以上のように、本発明によれば、放熱性を向上させた半
導体素子の固着方法を提供できる。
導体素子の固着方法を提供できる。
第１図は半導体素子を固着する支持板を有するリードフ
レームの平面図、第２図は第１図の■−■線に沿う部分
断面図、第３図は第１図のＩ−Ｉ断面に沿う部分断面図
によって本発明による支持板への半導体素子の固着方法
を示す工程図である。 （２）、、支持板、 （６）、、溝、 （８）。 、凹凸領域、（９）、、半導体素子、 （１２）。 半田 （ろう材）
レームの平面図、第２図は第１図の■−■線に沿う部分
断面図、第３図は第１図のＩ−Ｉ断面に沿う部分断面図
によって本発明による支持板への半導体素子の固着方法
を示す工程図である。 （２）、、支持板、 （６）、、溝、 （８）。 、凹凸領域、（９）、、半導体素子、 （１２）。 半田 （ろう材）
Claims (2)
- （１）放熱板を兼ねる支持板上に半導体素子を固着する
方法において、一方向にのみ延在する複数本の溝を並行
に形成して成る凹凸領域を設けた一方の主面を有する支
持板と、一方及び他方の主面の各々に金属電極を形成し
た半導体素子とを用意し、前記凹凸領域に溶融したろう
材を供給し、該ろう材を介して前記半導体素子の他方の
主面を前記凹凸領域に当接させるとともに、前記半導体
素子を前記支持板上で前記一方向に沿って往復して摺動
させた後、前記半導体素子を前記凹凸領域に固着するこ
とを特徴とする半導体素子の固着方法。 - （２）前記半導体素子を前記凹凸領域の内側で往復して
摺動させる請求項（１）に記載の半導体素子の固着方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315032A JPH0618218B2 (ja) | 1988-12-15 | 1988-12-15 | 半導体素子の固着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63315032A JPH0618218B2 (ja) | 1988-12-15 | 1988-12-15 | 半導体素子の固着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02161736A true JPH02161736A (ja) | 1990-06-21 |
| JPH0618218B2 JPH0618218B2 (ja) | 1994-03-09 |
Family
ID=18060605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63315032A Expired - Fee Related JPH0618218B2 (ja) | 1988-12-15 | 1988-12-15 | 半導体素子の固着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618218B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708862B2 (en) | 2001-08-01 | 2004-03-23 | Fujitsu Ten Limited | Die bonding apparatus |
| WO2009084127A1 (ja) * | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
| EP3971959A1 (en) * | 2020-09-18 | 2022-03-23 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Package structure for low-capacity tvs |
-
1988
- 1988-12-15 JP JP63315032A patent/JPH0618218B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6708862B2 (en) | 2001-08-01 | 2004-03-23 | Fujitsu Ten Limited | Die bonding apparatus |
| US7308999B2 (en) | 2001-08-01 | 2007-12-18 | Fujitsu Ten Limited | Die bonding apparatus |
| WO2009084127A1 (ja) * | 2007-12-28 | 2009-07-09 | Onamba Co., Ltd. | 端子板回路 |
| JP4927163B2 (ja) * | 2007-12-28 | 2012-05-09 | オーナンバ株式会社 | 端子板回路 |
| US9197155B2 (en) | 2007-12-28 | 2015-11-24 | Onamba Co., Ltd. | Terminal plate circuit |
| EP3971959A1 (en) * | 2020-09-18 | 2022-03-23 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Package structure for low-capacity tvs |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0618218B2 (ja) | 1994-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981586B2 (ja) | ヒートシンク | |
| JP2006517744A (ja) | 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法 | |
| JPS61125062A (ja) | ピン取付け方法およびピン取付け装置 | |
| DE102019216778A1 (de) | Halbleitermodul, Fahrzeug und Fertigungsverfahren | |
| JPH02161736A (ja) | 半導体素子の固着方法 | |
| JPH07221265A (ja) | パワー半導体モジュール | |
| JPH04361552A (ja) | テープキャリアのアウタボンディングツール | |
| DE3323246A1 (de) | Leistungshalbleitermodul | |
| JPH0682767B2 (ja) | ヒートシンクの製造方法 | |
| JP2004296837A (ja) | 半導体装置 | |
| JP2587582B2 (ja) | ヒートシンク及びその製造方法 | |
| JPH02102565A (ja) | 半導体装置 | |
| JPH10229223A (ja) | 熱電素子 | |
| JPS63235031A (ja) | ヒ−トシンクの製造方法 | |
| DE112019005059T5 (de) | Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils | |
| JPH0831701B2 (ja) | ヒートシンク及びその製造方法 | |
| JPH06177289A (ja) | プレートフィン型放熱器 | |
| EP0718883A2 (de) | Vorrichtung zum Abführen von Wärme von einem elektronischen Bauelement | |
| JP4254487B2 (ja) | 半導体装置 | |
| JPH04180668A (ja) | 半導体装置用リードフレーム | |
| JP2002324880A (ja) | ヒートシンク | |
| JP3160633B2 (ja) | プレートフィン型放熱器の製造方法 | |
| JPH0234457B2 (ja) | ||
| JP3493390B2 (ja) | 熱電モジュールの製造方法 | |
| JPH02244731A (ja) | 電子素子の固着方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |