JPS6347266B2 - - Google Patents
Info
- Publication number
- JPS6347266B2 JPS6347266B2 JP21046281A JP21046281A JPS6347266B2 JP S6347266 B2 JPS6347266 B2 JP S6347266B2 JP 21046281 A JP21046281 A JP 21046281A JP 21046281 A JP21046281 A JP 21046281A JP S6347266 B2 JPS6347266 B2 JP S6347266B2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- conductor
- terminal
- thyristor
- electrode terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 16
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 9
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は同一基板上に配置された複数の半導体
素子の基板と間隔を置いた平面上にある各端子を
接続して回路を構成するとともに外部導出端子を
形成する半導体装置用接続導体に関する。
素子の基板と間隔を置いた平面上にある各端子を
接続して回路を構成するとともに外部導出端子を
形成する半導体装置用接続導体に関する。
半導体装置として、例えば第１図に示すような
サイリスタを用いた三相整流回路を構成する場
合、６個のサイリスタ個別素子を個個の冷却体に
取り付け、各素子を絶縁しながら、各端子の接続
を行うのは実装および保守に手数を要する。そこ
でこの回路の全体または一部分を一つの容器内に
おさめた複合製品を使用すれば、装置全体が小形
になり、実装および保守が容易になる。これに対
して従来は素子相互間の接続あるいは外部導出端
子の形成のために複数の接続導体を使用してい
た。第２図はその一例を示し、サイリスタ素子は
そのアノード側が出力側端子１を有する出力側接
続導体２の基部３およびそれぞれ入力側端子４を
有する３個の入力側接続導体５の基部６の上に載
置され、カソード側は出力側接続導体２の突出片
７および入力側接続導体の突出片８にそれぞれ接
続される。この結果出力側端子１が第１図のＤ端
子、入力側端子４が第１図のＵ，Ｖ，Ｗ端子とな
る。この場合にはサイリスタ素子は第３図に示す
ように導電性基板１１の上に半導体片１２を固定
し、アノードは基板１１から、カソードはカソー
ド電極１３から引出される。別に引出されるゲー
トリード線１４、補助カソード線１５は外部で制
御回路に接続する。しかしこの場合は接続導体が
４個必要であり、部品点数が多くまた各接続導体
２，５の位置合せも面倒であるため作業性が劣
る。
サイリスタを用いた三相整流回路を構成する場
合、６個のサイリスタ個別素子を個個の冷却体に
取り付け、各素子を絶縁しながら、各端子の接続
を行うのは実装および保守に手数を要する。そこ
でこの回路の全体または一部分を一つの容器内に
おさめた複合製品を使用すれば、装置全体が小形
になり、実装および保守が容易になる。これに対
して従来は素子相互間の接続あるいは外部導出端
子の形成のために複数の接続導体を使用してい
た。第２図はその一例を示し、サイリスタ素子は
そのアノード側が出力側端子１を有する出力側接
続導体２の基部３およびそれぞれ入力側端子４を
有する３個の入力側接続導体５の基部６の上に載
置され、カソード側は出力側接続導体２の突出片
７および入力側接続導体の突出片８にそれぞれ接
続される。この結果出力側端子１が第１図のＤ端
子、入力側端子４が第１図のＵ，Ｖ，Ｗ端子とな
る。この場合にはサイリスタ素子は第３図に示す
ように導電性基板１１の上に半導体片１２を固定
し、アノードは基板１１から、カソードはカソー
ド電極１３から引出される。別に引出されるゲー
トリード線１４、補助カソード線１５は外部で制
御回路に接続する。しかしこの場合は接続導体が
４個必要であり、部品点数が多くまた各接続導体
２，５の位置合せも面倒であるため作業性が劣
る。
本発明はこれに対し、単体で半導体装置の内部
接続と外部端子導出とが可能で作業性も良好な接
続導体を提供することを目的とする。
接続と外部端子導出とが可能で作業性も良好な接
続導体を提供することを目的とする。
この目的は、サイリスタ用接続導体が、サイリ
スタチツプとゲートリード線、カソード、アノー
ド各電極端子とがそれぞれ前記チツプの所定の領
域から導出されるように接続され固着された金属
基板の６個が、これら６個の金属基板を収容する
容器の一部である良熱伝導性基板上に絶縁板を介
して配置されると共に、前記金属基板上にこの基
板面からそれぞれ同じ高さに導出された各電極端
子の先端とそれぞれ接続されて三相制御整流回路
を構成するパターンを持つ導体の各内部接続端部
を備えるような接続導体であつて、この接続導体
は１枚の電気良導体板から成形され、方形の周辺
枠とその枠の一対の対辺からそれぞれ内方へ同一
平面上に伸びる複数の突出部を有し、この突出部
の先端は前記内部接続端部を形成し、周辺枠の前
記対辺の一方の側は突出部の伸びる平面に対して
垂直に曲げられると共に各突出部間で切断されて
入出力側外部導出端子を形成することによつて達
成される。
スタチツプとゲートリード線、カソード、アノー
ド各電極端子とがそれぞれ前記チツプの所定の領
域から導出されるように接続され固着された金属
基板の６個が、これら６個の金属基板を収容する
容器の一部である良熱伝導性基板上に絶縁板を介
して配置されると共に、前記金属基板上にこの基
板面からそれぞれ同じ高さに導出された各電極端
子の先端とそれぞれ接続されて三相制御整流回路
を構成するパターンを持つ導体の各内部接続端部
を備えるような接続導体であつて、この接続導体
は１枚の電気良導体板から成形され、方形の周辺
枠とその枠の一対の対辺からそれぞれ内方へ同一
平面上に伸びる複数の突出部を有し、この突出部
の先端は前記内部接続端部を形成し、周辺枠の前
記対辺の一方の側は突出部の伸びる平面に対して
垂直に曲げられると共に各突出部間で切断されて
入出力側外部導出端子を形成することによつて達
成される。
以下図を引用して本発明の実施例について説明
する。第４図に示す接続導体は、例えば銅板の打
抜き、折り曲げでつくられるものであり、周辺枠
の対辺２１，２２の一方の辺２１からは３本の突
出部２３が設けられており、それぞれ先端が二つ
に分れて端子２４，２５を形成している。他の対
方の辺２２からはやはり３本の突出部２６が設け
られているが、そのうちの２本の先端には直列に
二つの端子２７，２８が、１本の先端には一つの
端子２９が形成されている。また別の対辺の一つ
３０にも突出部３１が設けられ、その先端が端子
３２を形成している。周辺枠の対辺２１および２
２の側は折り曲げられ、突出部２３，２６の基部
とともに各端子２４，２５，２７，２８，２９，
３２の位置する平面に対して垂直面に形成する。
端子２４は周辺枠の他方の辺２２に連結された端
子２８あるいは３２と対向し、端子２５は同様に
他方の辺２２に連結された端子２７あるいは２９
と対向している。この対向している端子の一方、
すなわち、端子２４，２９に例えば各サイリスタ
のアノードを、他方、すなわち端子２５，３２に
カソードを接続し、辺２１側の各突出部２３の間
を切断すれば、突出部２３の両端が第１図のＤ端
子を、内側の三つが第１図のＵ，Ｖ，Ｗ端子の役
をする。従つてこの場合サイリスタのアノードお
よびカソード端子の先端は接続導体の同一平面上
にある各端子に接続されるため同一平面状にある
ことが望ましい。第５図はそのような素子の一例
で、第３図に示した素子のアノード側の基板１１
にアノード電極１６を設けたものであり、カソー
ド電極１３およびアノード電極１６の先端はほぼ
同一平面にあるので、第６図に示すように本発明
による接続導体の端子２４，２５，２７，２８，
２９，３２の穴に先端を挿入してろう付すること
ができる。サイリスタ素子の基板１１は絶縁板４
１を介して容器の底板４２の上に固着され、底板
４２および側壁４３よりなる容器の内部にはサイ
リスタ素子を埋めるように樹脂４４が注入され
る。樹脂４４より上に出た突出部（外部導出端
子）２３はさらに容器の蓋体４５に沿つて再び直
角に折り曲げられ、蓋体４５のくぼみに落し込ま
れたナツト４６と共に外部導体との接続に用いら
れる。
する。第４図に示す接続導体は、例えば銅板の打
抜き、折り曲げでつくられるものであり、周辺枠
の対辺２１，２２の一方の辺２１からは３本の突
出部２３が設けられており、それぞれ先端が二つ
に分れて端子２４，２５を形成している。他の対
方の辺２２からはやはり３本の突出部２６が設け
られているが、そのうちの２本の先端には直列に
二つの端子２７，２８が、１本の先端には一つの
端子２９が形成されている。また別の対辺の一つ
３０にも突出部３１が設けられ、その先端が端子
３２を形成している。周辺枠の対辺２１および２
２の側は折り曲げられ、突出部２３，２６の基部
とともに各端子２４，２５，２７，２８，２９，
３２の位置する平面に対して垂直面に形成する。
端子２４は周辺枠の他方の辺２２に連結された端
子２８あるいは３２と対向し、端子２５は同様に
他方の辺２２に連結された端子２７あるいは２９
と対向している。この対向している端子の一方、
すなわち、端子２４，２９に例えば各サイリスタ
のアノードを、他方、すなわち端子２５，３２に
カソードを接続し、辺２１側の各突出部２３の間
を切断すれば、突出部２３の両端が第１図のＤ端
子を、内側の三つが第１図のＵ，Ｖ，Ｗ端子の役
をする。従つてこの場合サイリスタのアノードお
よびカソード端子の先端は接続導体の同一平面上
にある各端子に接続されるため同一平面状にある
ことが望ましい。第５図はそのような素子の一例
で、第３図に示した素子のアノード側の基板１１
にアノード電極１６を設けたものであり、カソー
ド電極１３およびアノード電極１６の先端はほぼ
同一平面にあるので、第６図に示すように本発明
による接続導体の端子２４，２５，２７，２８，
２９，３２の穴に先端を挿入してろう付すること
ができる。サイリスタ素子の基板１１は絶縁板４
１を介して容器の底板４２の上に固着され、底板
４２および側壁４３よりなる容器の内部にはサイ
リスタ素子を埋めるように樹脂４４が注入され
る。樹脂４４より上に出た突出部（外部導出端
子）２３はさらに容器の蓋体４５に沿つて再び直
角に折り曲げられ、蓋体４５のくぼみに落し込ま
れたナツト４６と共に外部導体との接続に用いら
れる。
外部導出端子２３には第７図に示すように横方
向に切り込み部３３を設けることが効果的であ
る。切り込み部３３に外部応力による圧縮、引張
り応力に対し効果を示す。切り込み部３３に注型
樹脂４４が入り込んで硬化した場合には、外部導
出端子２３を引抜こうとする力に対し大きな抵抗
を示す。また樹脂４４が入り込まない時には横方
向に働く力に対して強くなる。
向に切り込み部３３を設けることが効果的であ
る。切り込み部３３に外部応力による圧縮、引張
り応力に対し効果を示す。切り込み部３３に注型
樹脂４４が入り込んで硬化した場合には、外部導
出端子２３を引抜こうとする力に対し大きな抵抗
を示す。また樹脂４４が入り込まない時には横方
向に働く力に対して強くなる。
第８図に示すように外部導出端子２３の第４図
に示す折り曲げ部３４、第６図に示す折り曲げ部
３５に、端子の強度を損なわない程度に溝３６を
形成するこれにより、折り曲げが容易になる。勿
論、この溝は第４図に示す周辺枠の他の辺２２側
の折り曲げ部３７に設けてもよい。
に示す折り曲げ部３４、第６図に示す折り曲げ部
３５に、端子の強度を損なわない程度に溝３６を
形成するこれにより、折り曲げが容易になる。勿
論、この溝は第４図に示す周辺枠の他の辺２２側
の折り曲げ部３７に設けてもよい。
以上述べたように本発明による接続導体は１枚
の電気良導体板から一体に成形されて内部接続端
子と外部導出端子とを有し、特に逆並列接続サイ
リスタから構成される三相整流回路を一つの容器
内に収納した半導体装置に有効に適用できるばか
りでなく、他の半導体素子からの回路構成に際し
ても組立容易で経済的な半導体装置を製作できる
のでその効果はすこぶる大である。
の電気良導体板から一体に成形されて内部接続端
子と外部導出端子とを有し、特に逆並列接続サイ
リスタから構成される三相整流回路を一つの容器
内に収納した半導体装置に有効に適用できるばか
りでなく、他の半導体素子からの回路構成に際し
ても組立容易で経済的な半導体装置を製作できる
のでその効果はすこぶる大である。
第１図は本発明による接続導体の使用される回
路の一例としての三相整流回路の回路図、第２図
は第１図の回路に用いられる接続導体の従来例の
斜視図、第３図はそれにより接続されるサイリス
タ素子の斜視図、第４図は本発明による接続導体
の一実施例の斜視図、第５図はそれにより接続さ
れるサイリスタ素子の一例の斜視図、第６図は第
４図の接続導体を使用して組立てた半導体装置の
正面断面図、第７図は同じ装置の一部の側面断面
図、第８図は本発明による接続導体の一部の拡大
正面図である。 ２１，２２：周辺枠、２３：突出部（外部導出
端子）、２４，２５，２７，２８，２９：内部接
続端子、２６：突出部、３３：切り込み部、３
６：溝。
路の一例としての三相整流回路の回路図、第２図
は第１図の回路に用いられる接続導体の従来例の
斜視図、第３図はそれにより接続されるサイリス
タ素子の斜視図、第４図は本発明による接続導体
の一実施例の斜視図、第５図はそれにより接続さ
れるサイリスタ素子の一例の斜視図、第６図は第
４図の接続導体を使用して組立てた半導体装置の
正面断面図、第７図は同じ装置の一部の側面断面
図、第８図は本発明による接続導体の一部の拡大
正面図である。 ２１，２２：周辺枠、２３：突出部（外部導出
端子）、２４，２５，２７，２８，２９：内部接
続端子、２６：突出部、３３：切り込み部、３
６：溝。
Claims (1)
- １ サイリスタチツプとゲートリード線、カソー
ド、アノード各電極端子とがそれぞれ前記チツプ
の所定の領域から導出されるように接続され固着
された金属基板の６個が、これら６個の金属基板
を収容する容器の一部である良熱伝導性基板上に
絶縁板を介して配置されると共に、前記金属基板
上にこの基板面からそれぞれ同じ高さに導出され
た各電極端子の先端とそれぞれ接続されて三相制
御整流回路を構成するパターンを持つ導体の各内
部接続端部を備えるような接続導体であつて、こ
の接続導体は１枚の電気良導体板から成形され、
方形の周辺枠とその枠の一対の対辺からそれぞれ
内方へ同一平面上に伸びる複数の突出部を有し、
この突出部の先端は前記内部接続端部を形成し、
周辺枠の前記対辺の一方の側は突出部の伸びる平
面に対して垂直に曲げられると共に各突出部間で
切断されて入出力側外部導出端子を形成すること
を特徴とするサイリスタ用接続導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21046281A JPS58112354A (ja) | 1981-12-25 | 1981-12-25 | サイリスタ用接続導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21046281A JPS58112354A (ja) | 1981-12-25 | 1981-12-25 | サイリスタ用接続導体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112354A JPS58112354A (ja) | 1983-07-04 |
| JPS6347266B2 true JPS6347266B2 (ja) | 1988-09-21 |
Family
ID=16589728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21046281A Granted JPS58112354A (ja) | 1981-12-25 | 1981-12-25 | サイリスタ用接続導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112354A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59110146A (ja) * | 1982-12-16 | 1984-06-26 | Toshiba Corp | パツケ−ジ形モジユ−ルの外部引出し端子 |
| JP2513079B2 (ja) * | 1990-11-02 | 1996-07-03 | 三菱電機株式会社 | インテリジェントパワ―モジュ―ルの製造方法 |
| JP3168901B2 (ja) * | 1996-02-22 | 2001-05-21 | 株式会社日立製作所 | パワー半導体モジュール |
| JP3006585B2 (ja) | 1998-06-01 | 2000-02-07 | 富士電機株式会社 | 半導体装置 |
| EP1336990A1 (de) * | 2002-02-14 | 2003-08-20 | Abb Research Ltd. | Gehäuse für ein hochspannungsfestes Leistungshalbleitermodul |
-
1981
- 1981-12-25 JP JP21046281A patent/JPS58112354A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58112354A (ja) | 1983-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10149580B4 (de) | Halbleitervorrichtung | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US4047197A (en) | Housing and lead structure for a series connected semiconductor rectifier arrangement | |
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| EP0585578A1 (en) | Semiconductor device with reduced floating inductance and method of fabricating same | |
| US5206188A (en) | Method of manufacturing a high lead count circuit board | |
| US4106052A (en) | Semiconductor rectifier unit having a base plate with means for maintaining insulating wafers in a desired position | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| US4510677A (en) | Cases with flat terminal lugs for medium power semi-conductor components and a process for manufacturing same | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| JPS59165441A (ja) | 電力用半導体装置 | |
| US4926547A (en) | Method for manufacturing a modular semiconductor power device | |
| KR100612165B1 (ko) | 전원 회로 장치 | |
| JPS6347266B2 (ja) | ||
| JP2000058372A (ja) | セラミックコンデンサ実装構造 | |
| DE102019135373B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| US4984051A (en) | Semiconductor device having directly connected source terminal | |
| JPH089904Y2 (ja) | 端子台 | |
| JP2567661B2 (ja) | 混成集積回路 | |
| JPS6332269B2 (ja) | ||
| US3365619A (en) | Component mounting apparatus with improved terminal strip means | |
| JPS61216454A (ja) | 樹脂封止型半導体装置 | |
| JPS5935001Y2 (ja) | 光双方向性サイリスタ | |
| JPH077111A (ja) | 半導体装置用表面実装型パッケージ | |
| JPS59195857A (ja) | 半導体装置 |