JPS59195857A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59195857A
JPS59195857A JP58070512A JP7051283A JPS59195857A JP S59195857 A JPS59195857 A JP S59195857A JP 58070512 A JP58070512 A JP 58070512A JP 7051283 A JP7051283 A JP 7051283A JP S59195857 A JPS59195857 A JP S59195857A
Authority
JP
Japan
Prior art keywords
lead frame
terminal
emitter
branch
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58070512A
Other languages
English (en)
Inventor
Toshio Shigekane
重兼　寿夫
Shoichi Furuhata
古畑　昌一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP58070512A priority Critical patent/JPS59195857A/ja
Publication of JPS59195857A publication Critical patent/JPS59195857A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する分野〕 本発明は同一パッケージ内に収容される複数のトランジ
スタが並列接続されてなる半導体装置に関する。
〔従来技術とその問題点〕
大容量の電、力用トランジスタ装置を構成する際、複数
のパワートランジスタチップを並列接続することはよく
知られている。この場合一枚の絶縁板上に複数のトラン
ジスタチップを支持し、一つのパッケージに収容するこ
とは支持絶縁板が大きくなり、ヒートシンクとの接合面
積が大きくなるのでパワーサイクルの問題から支持絶縁
板をトランジスタチップと同数に分割する方法も知られ
ている。第１図はそのような半導体装置を示し、ヒート
シンク１の上に固着された二つのセラミック板２にそれ
ぞれトランジスタチップ３および４が固定されている。
両トランジスタチップ３，４のエミッタはセラミック絶
縁体５、金属板６とアルミニウムワイヤ７により接続さ
れ、リードフレーム８がこの金属板６と結合されている
。この場合リードフレーム８の持つ抵抗は無視すること
ができない。すなわち第２図の等価回路が示すようにリ
ードフレーム８には自己インピーダンスがあるので、抵
抗１１．１２の値が大幅に異なると、コレクタ電流の平
衡がくずれてしまう。従って第１図および第３図に示す
ようにリードフレーム８は左右対称的になっている。し
かしこのようにエミツ夕に接続されるリードフレーム８
を左右対称形にした場合、第４図の平面図に示すように
パッケージ１３の上面から引き出される端子において、
エミッタ端子１４はコレクタ端子１５およびベース端子
１６にはさまれた中央に位置することになる。
これはエミッタ電極部のリードフレームの抵抗値の不均
衡が最もコレクタ電流不均衡の原因となりやすいことに
基づく。しかし出力端子であるエミッタ端子は、パッケ
ージの端部にあることが外部回路との接続が容易になる
ので望まれている。
〔発明の目的〕
本発明は上述の要望を満たし、エミッタの引出し端子を
中央部以外の位置に配置した半導体装置を供給すること
を目的とする。
〔発明の要点〕
本発明による半導体装置は、一端が外部接続のための端
子部として形成され、他端が分割されてそれぞれ複数の
トランジスタチップのエミッタ電極との接続部として形
成されるリードフレーム烏分割された各部分が異なる断
面積を有し、端子部から各接続部に至る間にほぼ等しい
抵抗値を示すことによりエミッタ端子をパッケージの偏
った位置に引き出すことを可能にして上記の目的を達成
した。
〔発明の実施例〕
第５図は二つのトランジスタの並列接続の場合い位置に
あるトランジスタチップへの接続部２１を端部にもつリ
ードフレーム分枝２２は、遠い位置にあるトランジスタ
チップへの接続部２３を端部にもつ分枝２４にくらべて
幅を狭くし、外部端子となるねじ孔２５から接続部２１
．２３までの抵抗値が同一になるように形成されている
。第６図に示す三つのトランジスタの並列接続用の実施
例では、エミッタ用リードフレーム８２は抵抗値ρ・Ｌ
／Ｓ　（たゾしρは体積抵抗率、Ｌは長さ、Ｓは断面積
）が等しくなるように、各分枝２６，２７゜２８が形成
されている。
これらのリードフレームは、材料として一般的な銅ばか
りでなく、例えばステンレス鋼のように比較的抵抗率の
高い金属を用いてエミッタバランス抵抗としてリードフ
レームを利用すれば、さらにコレクタ電流の平衡につい
て有効である。
もちろん本発明はトランジスタの４並列接続以上の場合
にも適用でき、またダーリントン接続トランジスタにも
適用可能である。
〔発明の効果〕
本発明は一つのパッケージ内に複数のトランジスタチッ
プを収容する際に用いるエミッタ端子引き出し用のリー
ドフレームを左右対称形でなく、端子部から各チップと
の接続部才での抵抗が同一であるように形成するもので
、これにより引き出されたエミッタ端子の位置を任意に
選ぶことができ、外部回路との接続容易な大容量のパワ
ートランジスタとして極めて有効に使用できる。
【図面の簡単な説明】
第１図は従来の大容量パワートランジスタ装置の一例の
内部の斜視図、第２図はその等価回路図、第３図はその
エミッタ用リードフレームの平面図、第４図はそのパッ
ケージの端子の位置を示す平面におけるエミッタ用リー
ドフレームの平面図である。

Claims (1)

    【特許請求の範囲】
  1. １）一つのパッケージ内に並列接続されるり数のトラン
    ジスタチップが収容され、一端が外部接続のための端子
    部として形成され他端が分割されてそれぞＶ各トランジ
    スタチップのエミッタＭｗｔとの接続部さして形成され
    るリードフレームを備えたものにおいて、該リードフレ
    ームの分割された各部分が異なる断面積を有し、端子部
    から各接続部に至る間にほぼ等しい抵抗値を示すことを
    特徴きする半導体装置。
JP58070512A 1983-04-21 1983-04-21 半導体装置 Pending JPS59195857A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58070512A JPS59195857A (ja) 1983-04-21 1983-04-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58070512A JPS59195857A (ja) 1983-04-21 1983-04-21 半導体装置

Publications (1)

Publication Number Publication Date
JPS59195857A true JPS59195857A (ja) 1984-11-07

Family

ID=13433654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58070512A Pending JPS59195857A (ja) 1983-04-21 1983-04-21 半導体装置

Country Status (1)

Country Link
JP (1) JPS59195857A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139051A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
US7656672B2 (en) 2003-11-11 2010-02-02 Infineon Technologies Ag Power module
WO2011001500A1 (ja) * 2009-06-30 2011-01-06 富士通株式会社 Ｄｃ－ｄｃコンバータ、モジュール、電源装置及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139051A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
US7656672B2 (en) 2003-11-11 2010-02-02 Infineon Technologies Ag Power module
WO2011001500A1 (ja) * 2009-06-30 2011-01-06 富士通株式会社 Ｄｃ－ｄｃコンバータ、モジュール、電源装置及び電子機器

Similar Documents

Publication Publication Date Title
US3359461A (en) Modular circuit package
US4642419A (en) Four-leaded dual in-line package module for semiconductor devices
US3651448A (en) Power frame for integrated circuit
US3103599A (en) Integrated semiconductor representing
US4314270A (en) Hybrid thick film integrated circuit heat dissipating and grounding assembly
US4881117A (en) Semiconductor power device formed of a multiplicity of identical parallel-connected elements
JPS59195857A (ja) 半導体装置
JPS6347266B2 (ja)
JPS5943742Y2 (ja) 半導体整流装置
JPS5812541Y2 (ja) 高電圧半導体整流装置
US3365536A (en) Circuit module
US2437322A (en) Electrical rectifier
US3365619A (en) Component mounting apparatus with improved terminal strip means
JPS6016453A (ja) 集積回路装置用パツケ−ジ
JPS5943741Y2 (ja) 半導体整流装置
JPH0229715Y2 (ja)
JPH0447963Y2 (ja)
JPH0342685Y2 (ja)
JPS6030161A (ja) 半導体装置
EP0181975A1 (en) Semiconductor device comprising a support body
JPS59125802U (ja) 正特性サ−ミスタ装置
JPS5935456A (ja) 半導体装置
JPH0627957Y2 (ja) パワートランジスタ
JPS5911260B2 (ja) 半導体整流器
JPS5987104U (ja) 半固定抵抗器