JPH0342685Y2 - - Google Patents
Info
- Publication number
- JPH0342685Y2 JPH0342685Y2 JP1984154161U JP15416184U JPH0342685Y2 JP H0342685 Y2 JPH0342685 Y2 JP H0342685Y2 JP 1984154161 U JP1984154161 U JP 1984154161U JP 15416184 U JP15416184 U JP 15416184U JP H0342685 Y2 JPH0342685 Y2 JP H0342685Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminals
- container
- main
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/17—Component parts, details or accessories; Auxiliary operations
- B29C45/46—Means for plasticising or homogenising the moulding material or forcing it into the mould
- B29C45/47—Means for plasticising or homogenising the moulding material or forcing it into the mould using screws
- B29C45/50—Axially movable screw
- B29C45/52—Non-return devices
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本考案は複数の半導体素子を絶縁基板上に固定
し、相互に接続して回路を構成し、その回路の所
要の場所から所要本数外部引出し端子を引き出し
たのち、樹脂封止するモジュール構造の半導体装
置に関する。
し、相互に接続して回路を構成し、その回路の所
要の場所から所要本数外部引出し端子を引き出し
たのち、樹脂封止するモジュール構造の半導体装
置に関する。
第２図は６個のトランジスタ１と各トランジス
タのコレクタ・エミツタ間に接続された６個の帰
還ダイオード２とからなるインバータ回路を示
す。各トランジスタチツプおよびダイオードチツ
プは第３図に示す取り付け穴４を有する容器３の
絶縁基板上に銅箔などを介して半田などを用いて
接着し、各チツプ間を接続して第２図に示す回路
を構成し、回路の所要の場所から、三相主端子で
あるＵ端子１１，Ｖ端子１２，Ｗ端子１３、電源
側入力端子である＋端子２１，−端子２２、トラ
ンジスタのベース補助端子３１，３２，３３，３
４，３５，３６、トランジスタのエミツタ補助端
子４１，４２，４３，４４が引き出されている。
各端子は第２図の等価回路図の端子と同一の符合
を付されている。これらの外部引出し端子と外部
回路の接続はフアストン端子で行われるが、小形
化，コストダウンの目的で装置の容積を小さくし
ようとすると各端子間の距離が短くなり、必要な
絶縁距離が得られなくなると共にフアストン端子
を接続する際の作業性が悪くなる。
タのコレクタ・エミツタ間に接続された６個の帰
還ダイオード２とからなるインバータ回路を示
す。各トランジスタチツプおよびダイオードチツ
プは第３図に示す取り付け穴４を有する容器３の
絶縁基板上に銅箔などを介して半田などを用いて
接着し、各チツプ間を接続して第２図に示す回路
を構成し、回路の所要の場所から、三相主端子で
あるＵ端子１１，Ｖ端子１２，Ｗ端子１３、電源
側入力端子である＋端子２１，−端子２２、トラ
ンジスタのベース補助端子３１，３２，３３，３
４，３５，３６、トランジスタのエミツタ補助端
子４１，４２，４３，４４が引き出されている。
各端子は第２図の等価回路図の端子と同一の符合
を付されている。これらの外部引出し端子と外部
回路の接続はフアストン端子で行われるが、小形
化，コストダウンの目的で装置の容積を小さくし
ようとすると各端子間の距離が短くなり、必要な
絶縁距離が得られなくなると共にフアストン端子
を接続する際の作業性が悪くなる。
本考案は、上述の欠点を除去して端子間の絶縁
距離を確保しながら小形化でき、しかも端子接続
作業も容易な半導体装置を提供することを目的と
する。
距離を確保しながら小形化でき、しかも端子接続
作業も容易な半導体装置を提供することを目的と
する。
【考案の要点】
本考案による半導体装置は、電源側入力端子が
容器の側方に配置され、主端子が容器の短辺方向
中央を結ぶ線上に配置され、各半導体素子から引
き出された補助端子が主端子の端子面に同一角度
をなす斜めの位置に主端子から等距離を置いて配
置され、かつ各外部引出し端子が端子面を矩形の
容器の短辺方向と平行にして一つの蓋状絶縁保持
板に固定されるように構成されているので、蓋状
絶縁保持板により各端子間の位置，間隔の精度が
向上し、また各端子面が平行なことならびに主端
子と補助端子および電源側入力端子が一列上にな
いことにより装置を小形化しても端子間の絶縁距
離を確保することができる。
容器の側方に配置され、主端子が容器の短辺方向
中央を結ぶ線上に配置され、各半導体素子から引
き出された補助端子が主端子の端子面に同一角度
をなす斜めの位置に主端子から等距離を置いて配
置され、かつ各外部引出し端子が端子面を矩形の
容器の短辺方向と平行にして一つの蓋状絶縁保持
板に固定されるように構成されているので、蓋状
絶縁保持板により各端子間の位置，間隔の精度が
向上し、また各端子面が平行なことならびに主端
子と補助端子および電源側入力端子が一列上にな
いことにより装置を小形化しても端子間の絶縁距
離を確保することができる。
第１図は本考案の一実施例を示し、第２図はイ
ンバータモジユールの等価回路、第３図は第２図
に示す等価回路のトランジスタおよびダイオード
からなる従来のインバータモジユールを示す上画
面であつて、第２図，第３図と共通の部分には同
一の符号が付されている。この場合Ｕ端子１１，
Ｖ端子１２，Ｗ端子１３は第３図の場合と同様に
両取付穴４を結ぶ線に対して端子面を垂直にして
配置されている。電源側入力端子の＋端子２１，
−端子２２も第３図の場合と同様に容器の一方端
に三相端子１１〜１３と端子面が平行に配置され
ている。各補助端子３１〜３６，４１〜４４は第
３図の場合と異なり三相端子１１〜１３と端子面
が平行である。さらに各補助端子は三相端子と一
線上になく同じ角度の斜め方向に配置されてい
る。この結果主端子と補助端子の間、あるいは補
助端子相互間の絶縁距離を従来形と同一にとつて
も装置全体を小形化することができ、従来形より
約13％小形になつた。しかも、端子間の距離は縮
小されていないから端子接続の作業性も低下する
ことがない。 一方、各端子は蓋状絶縁保持板５に一括して保
持されているので封止樹脂により固定される場合
と異なり各端子の位置は性格に保持され、端子間
の絶縁距離は正確に保たれる。
ンバータモジユールの等価回路、第３図は第２図
に示す等価回路のトランジスタおよびダイオード
からなる従来のインバータモジユールを示す上画
面であつて、第２図，第３図と共通の部分には同
一の符号が付されている。この場合Ｕ端子１１，
Ｖ端子１２，Ｗ端子１３は第３図の場合と同様に
両取付穴４を結ぶ線に対して端子面を垂直にして
配置されている。電源側入力端子の＋端子２１，
−端子２２も第３図の場合と同様に容器の一方端
に三相端子１１〜１３と端子面が平行に配置され
ている。各補助端子３１〜３６，４１〜４４は第
３図の場合と異なり三相端子１１〜１３と端子面
が平行である。さらに各補助端子は三相端子と一
線上になく同じ角度の斜め方向に配置されてい
る。この結果主端子と補助端子の間、あるいは補
助端子相互間の絶縁距離を従来形と同一にとつて
も装置全体を小形化することができ、従来形より
約13％小形になつた。しかも、端子間の距離は縮
小されていないから端子接続の作業性も低下する
ことがない。 一方、各端子は蓋状絶縁保持板５に一括して保
持されているので封止樹脂により固定される場合
と異なり各端子の位置は性格に保持され、端子間
の絶縁距離は正確に保たれる。
本考案は基板上に固定された半導体素子が接続
されてなる回路の所要の場所から引き出された外
部引き出し端子を蓋状絶縁体により一括して保
持，位置決めし、各半導体素子から引き出される
補助端子を主端子および電源側入力端子と平行に
し、かつ矩形の容器の短辺方向と平行にし、かつ
主端子一線上に配置しないことにより、所要の端
子間接続距離をばらつきなく確保して、端子接続
の作業性を損なうことなく同一性能の半導体装置
を小形化することを可能にした。
されてなる回路の所要の場所から引き出された外
部引き出し端子を蓋状絶縁体により一括して保
持，位置決めし、各半導体素子から引き出される
補助端子を主端子および電源側入力端子と平行に
し、かつ矩形の容器の短辺方向と平行にし、かつ
主端子一線上に配置しないことにより、所要の端
子間接続距離をばらつきなく確保して、端子接続
の作業性を損なうことなく同一性能の半導体装置
を小形化することを可能にした。
第１図は本考案の一実施例の外形正面図、第２
図は第１図の半導体装置の等価回路図、第３図は
第２図と同一の回路をもつ半導体装置の従来例の
外形上面図である。 ３……容器、５……蓋状保持体、１１……Ｕ端
子、１２……Ｖ端子、１３……Ｗ端子、２１……
＋端子、２２……−端子、３１，３２、３３，３
４，３５，３６……ベース補助端子、４１，４
２，４３，４４……エミツタ補助端子。
図は第１図の半導体装置の等価回路図、第３図は
第２図と同一の回路をもつ半導体装置の従来例の
外形上面図である。 ３……容器、５……蓋状保持体、１１……Ｕ端
子、１２……Ｖ端子、１３……Ｗ端子、２１……
＋端子、２２……−端子、３１，３２、３３，３
４，３５，３６……ベース補助端子、４１，４
２，４３，４４……エミツタ補助端子。
Claims (1)
- 複数の半導体素子が絶縁基板上に固定され、相
互に接続されることにより回路を構成し、該回路
の所要の場所から電源側入力端子，補助端子およ
び主端子からなる所要の数の外部引出し端子が容
器外に引き出されるものにおいて、電源側入力端
子が容器の側方に配置され、主端子が容器の短辺
方向中央を結ぶ線上に配置され、各半導体素子か
ら引き出された補助端子が主端子の端子面に同一
角度をなす斜めの位置に主端子から等距離を置い
て配置され、かつ各外部引出し端子が端子面を矩
形の容器の短辺方向と平行にして一つの蓋状絶縁
保持板に固定されたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984154161U JPH0342685Y2 (ja) | 1984-10-12 | 1984-10-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984154161U JPH0342685Y2 (ja) | 1984-10-12 | 1984-10-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6169844U JPS6169844U (ja) | 1986-05-13 |
| JPH0342685Y2 true JPH0342685Y2 (ja) | 1991-09-06 |
Family
ID=30712155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984154161U Expired JPH0342685Y2 (ja) | 1984-10-12 | 1984-10-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342685Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157243A (ja) * | 1984-01-25 | 1985-08-17 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-10-12 JP JP1984154161U patent/JPH0342685Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6169844U (ja) | 1986-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942797A (en) | Power semiconductor module | |
| JP2003124383A5 (ja) | ||
| US8624367B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| US4241360A (en) | Series capacitor voltage multiplier circuit with top connected rectifiers | |
| JPH0342685Y2 (ja) | ||
| JPH069520Y2 (ja) | 半導体装置 | |
| JPH0447963Y2 (ja) | ||
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JPS6112690Y2 (ja) | ||
| JP3016049B2 (ja) | 半導体装置 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPH0237701B2 (ja) | ||
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS5823469A (ja) | 複合パワ−トランジスタ | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH02130953A (ja) | トランジスタモジュール | |
| JPS62205636A (ja) | 半導体装置の製造方法 | |
| JPH0222998Y2 (ja) | ||
| JP3392039B2 (ja) | 電力用ダイオードモジュール | |
| JPS633160Y2 (ja) | ||
| JPH01187965A (ja) | サージ電圧保護回路 | |
| JPS61201493A (ja) | 混成集積回路 | |
| JPH0451488Y2 (ja) | ||
| JPS59208765A (ja) | 半導体装置用パツケ−ジ |