JPH0237701B2 - - Google Patents
Info
- Publication number
- JPH0237701B2 JPH0237701B2 JP58075676A JP7567683A JPH0237701B2 JP H0237701 B2 JPH0237701 B2 JP H0237701B2 JP 58075676 A JP58075676 A JP 58075676A JP 7567683 A JP7567683 A JP 7567683A JP H0237701 B2 JPH0237701 B2 JP H0237701B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- mounting surface
- external connection
- semiconductor device
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電力用半導体モジユールなどに使用
する半導体装置に関するものである。
する半導体装置に関するものである。
近年電子機器装置の発展は著しく、小形軽量化
および高密度実装化が急速に進んでいるが、これ
らの基をなすものが半導体装置の小形化である。
なかでも、中容量の電力用半導体装置は、電子機
器の小形軽量化、高密度実装化、周辺回路の簡素
化等の進展に伴つて、以前の非絶縁金属ケース封
入形から、最近は半導体素子を外部と絶縁した
後、複数個を組合せて樹脂ケース中に封入し、各
素子の外部接続用電極端子の間隔を一定に合せて
銅板等によるバー結線を可能にした樹脂封止形の
パワーモジユールの進出が活発となつて来てい
る。
および高密度実装化が急速に進んでいるが、これ
らの基をなすものが半導体装置の小形化である。
なかでも、中容量の電力用半導体装置は、電子機
器の小形軽量化、高密度実装化、周辺回路の簡素
化等の進展に伴つて、以前の非絶縁金属ケース封
入形から、最近は半導体素子を外部と絶縁した
後、複数個を組合せて樹脂ケース中に封入し、各
素子の外部接続用電極端子の間隔を一定に合せて
銅板等によるバー結線を可能にした樹脂封止形の
パワーモジユールの進出が活発となつて来てい
る。
従来用いられているこの種の半導体装置の構造
を第１図（平面図）および第２図（側面図）に示
す。これは、トランジスタモジユールの例で、１
ａおよび１ｂはともに樹脂成形により形成された
上部および下部外装ケースであり、ともに内部に
充填された封入樹脂により強固に固着されてい
る。２ａ，２ｂ，２ｃはそれぞれ内部に装着され
ているトランジスタチツプのコレクタ、エミツ
タ、ベースの電極に接続されたコレクタ端子、エ
ミツタ端子、ベース端子、３は他の半導体モジユ
ールあるいは回路部品と接続するためのスプリン
グワツシヤ付セムスねじ、また４は放熱用金属板
で、半導体装置本体と絶縁されており、取付穴５
により他の回路素子と絶縁して外部放熱用フイン
に取付けられるようになつている。
を第１図（平面図）および第２図（側面図）に示
す。これは、トランジスタモジユールの例で、１
ａおよび１ｂはともに樹脂成形により形成された
上部および下部外装ケースであり、ともに内部に
充填された封入樹脂により強固に固着されてい
る。２ａ，２ｂ，２ｃはそれぞれ内部に装着され
ているトランジスタチツプのコレクタ、エミツ
タ、ベースの電極に接続されたコレクタ端子、エ
ミツタ端子、ベース端子、３は他の半導体モジユ
ールあるいは回路部品と接続するためのスプリン
グワツシヤ付セムスねじ、また４は放熱用金属板
で、半導体装置本体と絶縁されており、取付穴５
により他の回路素子と絶縁して外部放熱用フイン
に取付けられるようになつている。
上記構成において、外部接続用電極端子として
の各端子２ａ，２ｂ，２ｃは、すべて同一平面上
に直線状に配置されているため、このようなトラ
ンジスタモジユールを複数並列に接続結線して使
用する場合には、第３図に示すようにトランジス
タモジユールを並べて取付けた平行線上の同一方
向にしか接続結線することができず、これに直角
な方向に交差して接続結線するためには、第４図
に示すような結線用の金具を作成して、各電極相
互間に、使用電圧に対して所定の絶縁耐圧が確保
できるような所定の空間距離を保持できるように
高低差を設けなければならなかつた。なお、第３
図において６は接続結線用の銅板、第４図におい
て７は上記金具である。
の各端子２ａ，２ｂ，２ｃは、すべて同一平面上
に直線状に配置されているため、このようなトラ
ンジスタモジユールを複数並列に接続結線して使
用する場合には、第３図に示すようにトランジス
タモジユールを並べて取付けた平行線上の同一方
向にしか接続結線することができず、これに直角
な方向に交差して接続結線するためには、第４図
に示すような結線用の金具を作成して、各電極相
互間に、使用電圧に対して所定の絶縁耐圧が確保
できるような所定の空間距離を保持できるように
高低差を設けなければならなかつた。なお、第３
図において６は接続結線用の銅板、第４図におい
て７は上記金具である。
このように従来この種の半導体装置を複数個取
付けて使用する場合には、結線方法が著しく制限
されることから、これに関連して半導体装置およ
び他の回路構成部品の取付個所およびその相互間
の配置関係も著しく制限され、これが電子機器装
置の小形化および高密度実装化を阻害する要因と
なつて、そのために電子機器装置の配置設計およ
び組成作業に多大の時間と費用を要することとな
つていた。
付けて使用する場合には、結線方法が著しく制限
されることから、これに関連して半導体装置およ
び他の回路構成部品の取付個所およびその相互間
の配置関係も著しく制限され、これが電子機器装
置の小形化および高密度実装化を阻害する要因と
なつて、そのために電子機器装置の配置設計およ
び組成作業に多大の時間と費用を要することとな
つていた。
本発明はこのような事情に鑑みてなされたもの
であり、その目的は、複数装置相互間の結線方法
における自由度を高め、電子機器装置の小形化お
よび高密度実装化を容易にすることが可能な半導
体装置を提供することにある。
であり、その目的は、複数装置相互間の結線方法
における自由度を高め、電子機器装置の小形化お
よび高密度実装化を容易にすることが可能な半導
体装置を提供することにある。
このような目的を達成するために、本発明は、
半導体装置の外装ケース上部の電極端子取付面に
段差を設けたうえ、その各電極端子取付面に対
し、半導体素子の外部接続用電極端子をほぼ対角
線上に配置したものである。
半導体装置の外装ケース上部の電極端子取付面に
段差を設けたうえ、その各電極端子取付面に対
し、半導体素子の外部接続用電極端子をほぼ対角
線上に配置したものである。
第５図は、本発明をトランジスタモジユールに
適用した場合の一実施例を示す平面図、第６図は
側面図である。図において、上部外装ケース１ａ
の上部の電極端子取付面を、上方の取付面８と下
方の取付面９とからなる段差構造とし、取付面８
には出力電極端子としてのコレクタ端子２ａ、エ
ミツタ端子２ｂを配置するとともに取付面９には
入電極端子としてのベース端子２ｃおよびベース
中間端子２ｄを配置し、立体的な配置が行なえる
ようにしている。また、これら各端子は、第５図
に明らかなように、各取付面８および９に対しほ
ぼその対角線上に配置し、かつ各端子を通つて、
取付面の段差によつて生じる側壁１０に対して垂
直または平行な直線を引いた時に、その直線が他
の端子を通らないように相互にずらして配置して
ある。
適用した場合の一実施例を示す平面図、第６図は
側面図である。図において、上部外装ケース１ａ
の上部の電極端子取付面を、上方の取付面８と下
方の取付面９とからなる段差構造とし、取付面８
には出力電極端子としてのコレクタ端子２ａ、エ
ミツタ端子２ｂを配置するとともに取付面９には
入電極端子としてのベース端子２ｃおよびベース
中間端子２ｄを配置し、立体的な配置が行なえる
ようにしている。また、これら各端子は、第５図
に明らかなように、各取付面８および９に対しほ
ぼその対角線上に配置し、かつ各端子を通つて、
取付面の段差によつて生じる側壁１０に対して垂
直または平行な直線を引いた時に、その直線が他
の端子を通らないように相互にずらして配置して
ある。
このような端子の配置構造としたことにより、
並列接続の結線方法は、第７図に示すように平行
結線、直角結線のみならず各種角度をもつた接続
結線が、銅板６のような直線状の金属板のみで可
能となり、従来のものに比べて半導体装置および
各回路構成部品の取付けおよび配置に対する制限
事項が大幅に軽減され、電子機器装置の小形化お
よび高密度実装化により大きく貢験できるように
なつた。
並列接続の結線方法は、第７図に示すように平行
結線、直角結線のみならず各種角度をもつた接続
結線が、銅板６のような直線状の金属板のみで可
能となり、従来のものに比べて半導体装置および
各回路構成部品の取付けおよび配置に対する制限
事項が大幅に軽減され、電子機器装置の小形化お
よび高密度実装化により大きく貢験できるように
なつた。
また、このような大電力用半導体装置は多大な
消費熱が発生するところから、一般に装置の周辺
部に取付けられ、電子機器装置組立工程で最初に
取付けられるケースが多いが、その場合、装置の
最終調整段階で交換の必要が生じたときには他の
電子回路部品を先に取外さなければならない。こ
の場合においても、従来は取外しの順序および方
向が制限されていてきわめて不都合であつた。こ
れに対し本実施例では、立体配線の場合にも、各
電極の端子取付位置がそれぞれ重複交差しないよ
うに配置してあるため、取付けおよび取外し作業
においてもドライバー１本で簡単に作業ができる
ようになり、これらの作業時間も大幅に削減され
る。
消費熱が発生するところから、一般に装置の周辺
部に取付けられ、電子機器装置組立工程で最初に
取付けられるケースが多いが、その場合、装置の
最終調整段階で交換の必要が生じたときには他の
電子回路部品を先に取外さなければならない。こ
の場合においても、従来は取外しの順序および方
向が制限されていてきわめて不都合であつた。こ
れに対し本実施例では、立体配線の場合にも、各
電極の端子取付位置がそれぞれ重複交差しないよ
うに配置してあるため、取付けおよび取外し作業
においてもドライバー１本で簡単に作業ができる
ようになり、これらの作業時間も大幅に削減され
る。
なお、上述した実施例ではトランジスタモジユ
ールに適用した場合について説明したが、本発明
はこれに限定されるものではなく、他の種類の半
導体装置にも同様に適用することができる。
ールに適用した場合について説明したが、本発明
はこれに限定されるものではなく、他の種類の半
導体装置にも同様に適用することができる。
以上説明したように、本発明によれば電極端子
取付面に段差を設け、かつ各取付面上に、ほぼそ
の対角線に沿つて各電極端子を配置したことによ
り、立体配線、平行配線、直角配線が、特別な補
助金具等を用いることもなく、そのままで同時に
可能となる結線方法における自由度が向上して電
子機器装置の一層の小形化軽量化および高密度実
装化を促進することができる。
取付面に段差を設け、かつ各取付面上に、ほぼそ
の対角線に沿つて各電極端子を配置したことによ
り、立体配線、平行配線、直角配線が、特別な補
助金具等を用いることもなく、そのままで同時に
可能となる結線方法における自由度が向上して電
子機器装置の一層の小形化軽量化および高密度実
装化を促進することができる。
第１図は従来の半導体装置を示す平面図、第２
図は同じく側面図、第３図および第４図はその配
線方法の一例を示す斜視図、第５図は本発明の一
実施例を示す平面図、第６図は同じく側面図、第
７図はその配線方法の一例を示す斜視図である。 １ａ……上部外装ケース、１ｂ……下部外装ケ
ース、２ａ〜２ｄ……（外部接続用電極）端子、
８……上方の取付面、９……下方の取付面、１０
……段差によつて生じる側壁。
図は同じく側面図、第３図および第４図はその配
線方法の一例を示す斜視図、第５図は本発明の一
実施例を示す平面図、第６図は同じく側面図、第
７図はその配線方法の一例を示す斜視図である。 １ａ……上部外装ケース、１ｂ……下部外装ケ
ース、２ａ〜２ｄ……（外部接続用電極）端子、
８……上方の取付面、９……下方の取付面、１０
……段差によつて生じる側壁。
Claims (1)
- 【特許請求の範囲】 １ 外装ケース上部の電極端子取付面を高さの異
なる各電極端子取付面からなる段差構造とし、上
記外装ケースの内部に収容した半導体素子の外部
接続用電極端子を、上記各電極端子取付面に対し
ほぼ対角線上に設けたことを特徴とする半導体装
置。 ２ 各外部接続用電極端子を通る、電極端子取付
面の段差によつて生じる側壁に対して垂直または
平行な直線が、他の外部接続用電極端子を通らな
いように各外部接続用電極端子を配置したことを
特徴とする特許請求の範囲第１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075676A JPS59200452A (ja) | 1983-04-27 | 1983-04-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075676A JPS59200452A (ja) | 1983-04-27 | 1983-04-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59200452A JPS59200452A (ja) | 1984-11-13 |
| JPH0237701B2 true JPH0237701B2 (ja) | 1990-08-27 |
Family
ID=13583037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075676A Granted JPS59200452A (ja) | 1983-04-27 | 1983-04-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59200452A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62142856U (ja) * | 1986-02-28 | 1987-09-09 | ||
| JPH0737205Y2 (ja) * | 1992-08-31 | 1995-08-23 | 日本メクトロン株式会社 | 内部端子型積層母線 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55124860U (ja) * | 1979-02-27 | 1980-09-04 |
-
1983
- 1983-04-27 JP JP58075676A patent/JPS59200452A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59200452A (ja) | 1984-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685895B2 (en) | Power module with lead component and manufacturing method thereof | |
| US4953060A (en) | Stackable integrated circuit chip package with improved heat removal | |
| US5475264A (en) | Arrangement having multilevel wiring structure used for electronic component module | |
| EP0638931B1 (en) | Multi-chip module | |
| US4748538A (en) | Semiconductor module | |
| US4949220A (en) | Hybrid IC with heat sink | |
| JPH09283681A (ja) | 半導体装置 | |
| DE102017129563B4 (de) | Halbleiterbauelemente mit freiliegenden entgegengesetzten chip-pads und herstellungverfahren dafür | |
| JPH1022435A (ja) | 半導体装置及びその製造方法 | |
| JP2000058372A (ja) | セラミックコンデンサ実装構造 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JPH0237701B2 (ja) | ||
| JP4208490B2 (ja) | 半導体電力用モジュール及びその製造方法 | |
| JPH04345082A (ja) | 大電流配線基板 | |
| JP3156630B2 (ja) | パワー回路実装ユニット | |
| JPH05343607A (ja) | 混成集積回路装置 | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| JP3201270B2 (ja) | 半導体装置 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JPH0342685Y2 (ja) | ||
| KR100725175B1 (ko) | 칩 리드프레임 모듈 | |
| JPS635239Y2 (ja) | ||
| JP2003243611A (ja) | 半導体モジュール及び半導体装置 | |
| JPH0613535A (ja) | 電子部品搭載装置 | |
| JPS62237750A (ja) | 半導体モジユ−ル素子 |