CN112289689A - 半导体封装结构制作方法和半导体封装结构 - Google Patents
半导体封装结构制作方法和半导体封装结构 Download PDFInfo
- Publication number
- CN112289689A CN112289689A CN202011178889.4A CN202011178889A CN112289689A CN 112289689 A CN112289689 A CN 112289689A CN 202011178889 A CN202011178889 A CN 202011178889A CN 112289689 A CN112289689 A CN 112289689A
- Authority
- CN
- China
- Prior art keywords
- package body
- plastic package
- substrate
- connection point
- pin connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000004544 sputter deposition Methods 0.000 claims abstract description 26
- 229910000679 solder Inorganic materials 0.000 claims description 81
- 238000002513 implantation Methods 0.000 claims description 12
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 2
- HUWSZNZAROKDRZ-RRLWZMAJSA-N (3r,4r)-3-azaniumyl-5-[[(2s,3r)-1-[(2s)-2,3-dicarboxypyrrolidin-1-yl]-3-methyl-1-oxopentan-2-yl]amino]-5-oxo-4-sulfanylpentane-1-sulfonate Chemical compound OS(=O)(=O)CC[C@@H](N)[C@@H](S)C(=O)N[C@@H]([C@H](C)CC)C(=O)N1CCC(C(O)=O)[C@H]1C(O)=O HUWSZNZAROKDRZ-RRLWZMAJSA-N 0.000 description 1
- WZZBNLYBHUDSHF-DHLKQENFSA-N 1-[(3s,4s)-4-[8-(2-chloro-4-pyrimidin-2-yloxyphenyl)-7-fluoro-2-methylimidazo[4,5-c]quinolin-1-yl]-3-fluoropiperidin-1-yl]-2-hydroxyethanone Chemical compound CC1=NC2=CN=C3C=C(F)C(C=4C(=CC(OC=5N=CC=CN=5)=CC=4)Cl)=CC3=C2N1[C@H]1CCN(C(=O)CO)C[C@@H]1F WZZBNLYBHUDSHF-DHLKQENFSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4885—Wire-like parts or pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
本申请实施例提供了一种半导体封装结构制作方法和半导体封装结构，涉及半导体封装技术领域。该方法包括：提供一基板，在基板的一侧设置管脚连接点；对基板上导通管脚连接点所在的一侧进行塑封，形成第一塑封体；在第一塑封体上导通管脚连接点对应的位置形成凹槽；在凹槽中设置导电柱，导电柱的一端与导通管脚连接点连接，另一端延伸出第一塑封体；将芯片设置在基板远离导通管脚连接点的一侧，并在芯片所在的一侧对基板进行塑封，形成第二塑封体；在第一塑封体、第二塑封体的表面和基板的侧面进行金属溅射形成金属屏蔽层，金属屏蔽层与导电柱远离导通管脚连接点的一端连接，通过上述设置，能够获取一种金属屏蔽性能稳定的半导体封装结构。
Description
技术领域
本申请涉及半导体封装技术领域，具体而言，涉及一种半导体封装结构制作方法和半导体封装结构。
背景技术
随着半导体行业的快速发展，SIP(System in Package，系统级封装)模组结构已经广泛应用于半导体领域，其将不同的功能芯片进行封装后，实现多个芯片对应的功能。而在封装结构应用于通信领域的高频信号环境时，为了保证各芯片功能的正常的使用，需要构建电磁屏蔽结构。在现有技术中，通常将接地线布置在基板切割道的边缘，以便在进行切割得到单颗产品后进行金属溅射相关操作，使得溅射形成的金属屏蔽层与切割露出的接地线连通，实现金属屏蔽的效果。而由于在进行切割的过程中，会出现切割偏移等问题，这造成了金属屏蔽性能的下降。
有鉴于此，如何提供一种金属屏蔽性能较强的半导体封装结构，是本领域技术人员需要解决的。
发明内容
本申请提供了一种半导体封装结构制作方法和半导体封装结构。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种半导体封装结构制作方法，包括：
提供一基板，在所述基板的一侧设置管脚连接点，所述管脚连接点包括导通管脚连接点；
对所述基板上所述导通管脚连接点所在的一侧进行塑封，形成第一塑封体，所述第一塑封体用于形成容置所述导通管脚连接点的空间；
在所述第一塑封体上所述导通管脚连接点对应的位置进行激光开槽形成凹槽，使所述导通管脚连接点露出；
在所述凹槽中设置导电柱，所述导电柱的一端与所述导通管脚连接点连接，另一端延伸出所述第一塑封体；
将芯片设置在所述基板远离所述导通管脚连接点的一侧，并在所述芯片所在的一侧对所述基板进行塑封，形成第二塑封体，所述第二塑封体用于形成容置所述芯片的空间；
在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射，使所述第一塑封体、所述第二塑封体的表面和所述基板的侧面形成金属屏蔽层，所述金属屏蔽层与所述导电柱远离所述导通管脚连接点的一端连接。
在可选的实施方式中，所述管脚连接点还包括植球管脚连接点；
在所述对所述基板上所述导通管脚连接点所在的一侧进行塑封的步骤之前，所述方法还包括：
将锡球放置在所述植球管脚连接点，所述锡球与所述植球管脚连接点连接，所述第一塑封体还用于形成容置所述锡球的空间。
在可选的实施方式中，在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射的步骤之前，所述方法还包括：
在所述第一塑封体上所述植球管脚连接点对应的位置进行激光开槽，使所述锡球露出；
对露出的所述锡球进行激光植球，使所述锡球的一端与所述植球管脚连接点连接，另一端延伸出所述第一塑封体；
在所述锡球上覆盖保护膜。
在可选的实施方式中，在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射的步骤之后，所述方法还包括：
将所述金属屏蔽层上所述锡球对应的部分除去；
在所述第一塑封体上所述植球管脚连接点对应的位置进行激光开槽，使所述锡球露出；
对露出的所述锡球进行激光植球，使所述锡球的一端与所述植球管脚连接点连接，另一端延伸出所述第一塑封体。
在可选的实施方式中，所述在所述凹槽中设置导电柱的步骤，包括：
将导电胶填充至所述凹槽中并进行烘烤，使所述导电柱的一端与所述导通管脚连接点接触，另一端延伸出所述第一塑封体。
在可选的实施方式中，所述凹槽为T型槽；
在所述将导电胶填充至所述凹槽中并进行烘烤的步骤之后，所述在所述凹槽中设置导电柱的步骤，还包括：
对所述第一塑封体进行研磨，使所述导电柱延伸出所述T型槽。
第二方面，本申请实施例提供一种半导体封装结构，包括基板、管脚连接点、第一塑封体、第二塑封体、凹槽、导电柱、芯片和金属屏蔽层，所述管脚连接点包括导通管脚连接点；
所述管脚连接点和所述第一塑封体设置在所述基板的同一侧，所述第一塑封体用于形成容置所述管脚连接点的空间；
所述凹槽设置在所述第一塑封体上所述导通管脚连接点对应的位置；
所述导电柱设置在所述凹槽内，所述导电柱的一端与所述导通管脚连接点连接，另一端延伸出所述第一塑封体；
所述芯片和所述第二塑封体设置在所述基板远离所述导电柱的一侧，所述第二塑封体用于形成容置所述芯片的空间；
所述金属屏蔽层设置在所述第一塑封体、第二塑封体的表面和基板的侧面，所述金属屏蔽层与所述导电柱远离所述导通管脚连接点的一端连接。
在可选的实施方式中，所述半导体封装结构还包括锡球，所述管脚连接点还包括植球管脚连接点；
所述锡球的一端设置在所述植球管脚连接点上，另一端延伸出所述第一塑封体。
在可选的实施方式中，所述第一塑封体和所述第二塑封体的热膨胀系数以及杨氏模量均相同。
在可选的实施方式中，所述凹槽为T型槽。
本申请实施例的有益效果包括，例如：采用本申请实施例提供的一种半导体封装结构制作方法和半导体封装结构，通过提供一基板，在所述基板的一侧设置管脚连接点，所述管脚连接点包括导通管脚连接点；进而对所述基板上所述导通管脚连接点所在的一侧进行塑封，形成第一塑封体，所述第一塑封体用于形成容置所述导通管脚连接点的空间；然后在所述第一塑封体上所述导通管脚连接点对应的位置进行激光开槽形成凹槽，使所述导通管脚连接点露出；再在所述凹槽中设置导电柱，所述导电柱的一端与所述导通管脚连接点连接，另一端延伸出所述第一塑封体；接着将芯片设置在所述基板远离所述导通管脚连接点的一侧，并在所述芯片所在的一侧对所述基板进行塑封，形成第二塑封体，所述第二塑封体用于形成容置所述芯片的空间；最终在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射，使所述第一塑封体、所述第二塑封体的表面和所述基板的侧面形成金属屏蔽层，所述金属屏蔽层与所述导电柱远离所述导通管脚连接点的一端连接，通过上述设置，巧妙地将导电柱作为金属屏蔽层和导通管脚连接点的连接件，获取了一种金属屏蔽性能稳定的半导体封装结构。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的半导体封装结构制作方法的步骤流程示意图；
图2为本申请实施例提供的半导体封装结构的一种结构示意图；
图3为本申请实施例提供的半导体封装结构的另一种结构示意图；
图4为本申请实施例提供的半导体封装结构的切割工艺的示意图。
图标：1-半导体封装结构；10-基板；20-导通管脚连接点；21-植球管脚连接点；30-第一塑封体；40-第二塑封体；50-凹槽；60-导电柱；70-芯片；80-金属屏蔽层；90-锡球。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
目前，随着SIP模组结构在半导体行业的广泛应用，而其用应用于高频信号环境，为了保障SIP模组中的各个芯片的正常运作，金属屏蔽层的设置十分关键。而在现有技术中，通常利用半导体封装结构中的接地线与金属屏蔽层连接实现金属屏蔽功能。而采用这种方式，在单颗产品(即半导体封装结构)的获取过程中，进行沿切割道切割工艺时，可能会由于切割偏移导致接地线短路的问题。基于此请参考图1，图1为本申请实施例提供的半导体封装结构制作方法的步骤流程示意图。半导体封装结构制作方法可以包括以下步骤。
步骤S201，提供一基板，在基板的一侧设置管脚连接点。
其中，管脚连接点包括导通管脚连接点。
步骤S202，对基板上导通管脚连接点所在的一侧进行塑封，形成第一塑封体。
其中，第一塑封体用于形成容置导通管脚连接点的空间。
步骤S203，在第一塑封体上导通管脚连接点对应的位置进行激光开槽形成凹槽，使导通管脚连接点露出。
步骤S204，在凹槽中设置导电柱。
其中，导电柱的一端与导通管脚连接点连接，另一端延伸出第一塑封体。
步骤S205，将芯片设置在基板远离导通管脚连接点的一侧，并在芯片所在的一侧对基板进行塑封，形成第二塑封体。
其中，第二塑封体用于形成容置芯片的空间。
步骤S206，在第一塑封体、第二塑封体的表面和基板的侧面进行金属溅射，使第一塑封体、第二塑封体的表面和基板的侧面形成金属屏蔽层。
其中，金属屏蔽层与导电柱远离导通管脚连接点的一端连接。
在本申请实施例中，管脚连接点可以包括导通管脚连接点，可以对导通管脚连接点所在的一侧的基板进行塑封，形成第一塑封体，以容置管脚连接点，塑封完成后，可以在第一塑封体上导通管脚连接点对应的位置进行激光开槽形成凹槽，使导通管脚连接点露出，可以进一步在凹槽中设置的导电柱，导电柱靠近基本的一端与导通管脚连接点连接，另一端延伸出第一塑封体。可以将芯片设置在基板远离导电柱的一侧，并对其进行塑封，形成第二塑封体。可以对在第一塑封体、第二塑封体的表面和基板的侧面进行金属溅射，使第一塑封体、第二塑封体的表面和基板的侧面形成金属屏蔽层，金属屏蔽层通过导电柱与导通管脚连接点连接，实现了金属屏蔽的功能。通过上述步骤，能够形成一种金属屏蔽性能稳定的半导体封装结构。
应当理解的是，在实际生产过程中，可以一次性生产多个半导体封装结构组成的模组，可以通过切割工艺沿预设切割道进行切割，得到单颗产品(即前述半导体封装结构)，基于此，在实际场中，在进行金属溅射工艺之前，需要进行切割，而通过上述步骤形成的具备导电柱的还未进行金属溅射的半导体封装结构，由于与金属屏蔽层直接连接的导电柱而非接地线，即使在进行切割的过程中出现了切割偏移的问题，由于导电柱本身具备一定的体积，具有较高的切割容错率，依旧能够保证导电柱作为连接金属屏蔽层和导通管脚连接点的连接件，进而能够保证切割得到的单颗产品在通过金属溅射形成半导体封装结构后，其金属屏蔽性能够保证良好。
在此基础上，管脚连接点还包括植球管脚连接点。在步骤S202之前，方法还包括：
步骤S207，将锡球放置在植球管脚连接点，锡球与植球管脚连接点连接。
其中，第一塑封体还用于形成容置锡球的空间。
应当理解的是，半导体封装结构可以包括多个锡球，锡球可以放置在管脚连接点中的植球管脚连接点上，然后在形成前述第一塑封体时可以将锡球一并进行塑封。
在前述基础上，在步骤S206之前，作为一种可替换的实施方式，方法还包括：
步骤S208，在第一塑封体上植球管脚连接点对应的位置进行激光开槽，使锡球露出。
步骤S209，对露出的锡球进行激光植球，使锡球的一端与植球管脚连接点连接，另一端延伸出第一塑封体。
步骤S210，在锡球上覆盖保护膜。
再设置了锡球并进行塑封之后，可以在进行金属溅射工艺之前，进行激光挖槽，具体的，可以在第一塑封体上锡球对应的部分进行挖槽，使锡球露出。然后进行激光植球操作，形成新的锡球，使得锡球的一端容置于第一塑封体中与植球管脚连接点连接，另一端延伸出第一塑封体，并覆盖上保护膜。通过上述设置，相较于现有技术中直接将锡球设置在基板的一侧，第一塑封体能够将锡球进行固定保护的作用，避免了由于半导体封装结构随着使用时间增加可能出现基板翘曲问题时，锡球之间短路的问题。而在金属溅射工艺之前为锡球设置保护膜，也能够防止在现有技术中，直接进行金属溅射可能导致的金属屏蔽层与锡球接触，造型短接。相应的，在金属溅射工艺结束之后，除去保护膜即可。
除了上述方式，在步骤206之后，方法还包括：
步骤S211，将金属屏蔽层上锡球对应的部分除去。
步骤S212，在第一塑封体上植球管脚连接点对应的位置进行激光开槽，使锡球露出。
步骤S213，对露出的锡球进行激光植球，使锡球的一端与植球管脚连接点连接，另一端延伸出第一塑封体。
除了前述先进行激光开槽，而后进行金属溅射工艺形成金属屏蔽层，在本申请实施例的其他实施方式中，还可以先进行金属溅射工艺，再进行锡球相关的激光开槽操作。具体的，可以在初次完成对锡球的塑封后，即形成第一塑封体后，开始进行金属溅射，此时在第一塑封体、基板和第二塑封的表面形成了金属屏蔽层，可以将金属屏蔽层上需求对应的部分除去，然后在第一塑封体上锡球对应的位置通过激光开槽技术使锡球露出，再进行激光植球操作，使得锡球的一端容置于第一塑封体中且与植球管脚连接点连接，另一端延伸出第一塑封体。通过上述步骤，也能够实现对锡球的保护固定，不会出现由于翘曲问题各锡球之间会出现短接的情况以及金属屏蔽层会与锡球直接接触造成的短接情况。
在前述基础上，作为一种可替换的实施方式，前述步骤S204可以通过以下具体的实施方式实现。
子步骤S204-1，将导电胶填充至凹槽中并进行烘烤，使导电柱的一端与导通管脚连接点接触，另一端延伸出第一塑封体。
导电柱可以是由导电胶填充至凹槽中通过烘干形成，具体的，导电胶可以是导电银胶、导电金属胶或锡膏，只要能够满足导电特性即可。
在上述基础上，凹槽可以为T型槽。在子步骤S204-1之后，前述步骤S204还可以包括以下具体实施方式。
子步骤S204-2，对第一塑封体进行研磨，使导电柱延伸出T型槽。
应当理解的是，将凹槽设置为T型槽，能够进一步地增加形成的导电柱与金属屏蔽层的接触面积，以保证金属屏蔽性能的稳定性，同时提高在进行前述切割工艺时的切割容错率。在烘干形成稳定的导电柱之后，可以对第一塑封体研磨工艺，使导电柱进一步露出，可以理解为导电柱远离基板的一端确定的水平面距离基板的距离相较于第一塑封体基板的一端确定的水平面更远，以此来进一步地保证在进行金属溅射工艺时导电柱与金属屏蔽层的充分接触。
请结合参考图2，本申请实施例提供一种半导体封装结构1，包括基板10、管脚连接点、第一塑封体30、第二塑封体40、凹槽50、导电柱60、芯片70和金属屏蔽层80，管脚连接点包括导通管脚连接点20。
管脚连接点和第一塑封体30设置在基板10的同一侧，第一塑封体30用于形成容置管脚连接点的空间。
凹槽50设置在第一塑封体30上导通管脚连接点20对应的位置。
导电柱60设置在凹槽50内，导电柱60的一端与导通管脚连接点20连接，另一端延伸出第一塑封体30。
芯片70和第二塑封体40设置在基板10远离导电柱60的一侧，第二塑封体40用于形成容置芯片70的空间。
金属屏蔽层80设置在第一塑封体30、第二塑封体40的表面和基板10的侧面，金属屏蔽层80与导电柱60远离导通管脚连接点20的一端连接。
本申请实施例提供的一种半导体封装结构1，通过将管脚连接点设置在基板10的一侧，对其进行塑封，得到第一塑封体30，并在第一塑封体30上的凹槽50中设置导电柱60，导电柱60的容置于第一塑封体30且与管脚连接点中的导通管脚连接点20连接，另一端延伸出第一塑封体30。可以将芯片70设置在基板10远离导电柱60的一侧并进行塑封体，得到第二塑封体40。可以通过金属溅射工艺将将金属屏蔽层80设置在第一塑封体30、第二塑封体40的表面和基板10的侧面，且金属屏蔽层80与导电柱60远离基板10的一端连接，以此来实现半导体封装结构1的金属屏蔽。
在此基础上，请结合参考图3，半导体封装结构1还包括锡球90，管脚连接点还包括植球管脚连接点21。
锡球90的一端设置在植球管脚连接点21上，另一端延伸出第一塑封体30。
除了前述结构，半导体封装结构1还可以包括锡球90，锡球90可以放置在管脚连接点包括的植球管脚连接点21上，其一端容置于第一塑封体30且与植球管脚连接点21连接，另一端延伸出第一塑封体30。值得说明的是，锡球90不与金属屏蔽层80接触。
通过上述设置，将锡球90由在第一塑封体30固定保护，能够防止因为使用时间过长或者发生翘曲时各个锡球90之间接触造成的短路问题。同时，半导体封装结构1为了实现多个功能可以对应有多个芯片70，芯片70也可以设置在第一塑封体30或者第二塑封体40中，无需额外提供空间，能够使得半导体封装结构1的尺寸满足需求，基于此，为了实现第一塑封体30中芯片的金属屏蔽，在本申请实施例中，金属屏蔽层80可以设置在第一塑封体30、第二塑封体40的表面和基板10的侧面可以是指设置在不与锡球90基础的整个半导体封装结构1的外表面。
在前述基础上，第一塑封体30和第二塑封体40的热膨胀系数以及杨氏模量均相同。
为了解决封装过程或者使用过程由于各结构之间受热不均匀可能出现的翘曲问题，采用本申请实施例提供的将第一塑封体30和第二塑封体40对称的设置在基板10的两侧，同时第一塑封体30和第二塑封体40的热膨胀系数以及杨氏模量均相同的设计，能够最大限度的保证翘曲问题的缓解，以提高半导体封装结构1的使用寿命。
在前述基础上，凹槽50为T型槽。
设置的凹槽50可以是T型槽，在此基础上，能够尽可能的增大导电柱60和金属屏蔽层80的接触面积，以提供较佳的金属屏蔽性能。
值得说明的是，可以参考图4，基于前述提供的半导体封装结构1以及对应制作方法，为了能够更加清楚的说明的进行切割相关工艺时本申请实施例提供的半导体封装结构1是如何解决即使存在一定的切割偏移，也能够基于导电柱60本身具备的一定体积保证后续进行金属溅射工艺时也能够稳定地将金属屏蔽层80与植球管脚连接点21连接，保证了半导体封装结构1的金属屏蔽性能。
综上所述，本申请实施例提供了一种半导体封装结构制作方法和半导体封装结构，通过提供一基板，在所述基板的一侧设置管脚连接点，所述管脚连接点包括导通管脚连接点；进而对所述基板上所述导通管脚连接点所在的一侧进行塑封，形成第一塑封体，所述第一塑封体用于形成容置所述导通管脚连接点的空间；然后在所述第一塑封体上所述导通管脚连接点对应的位置进行激光开槽形成凹槽，使所述导通管脚连接点露出；再在所述凹槽中设置导电柱，所述导电柱的一端与所述导通管脚连接点连接，另一端延伸出所述第一塑封体；接着将芯片设置在所述基板远离所述导通管脚连接点的一侧，并在所述芯片所在的一侧对所述基板进行塑封，形成第二塑封体，所述第二塑封体用于形成容置所述芯片的空间；最终在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射，使所述第一塑封体、所述第二塑封体的表面和所述基板的侧面形成金属屏蔽层，所述金属屏蔽层与所述导电柱远离所述导通管脚连接点的一端连接，通过上述设置，巧妙地将导电柱作为金属屏蔽层和导通管脚连接点的连接件，获取了一种金属屏蔽性能稳定的半导体封装结构。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种半导体封装结构制作方法，其特征在于，包括：
提供一基板，在所述基板的一侧设置管脚连接点，所述管脚连接点包括导通管脚连接点；
对所述基板上所述导通管脚连接点所在的一侧进行塑封，形成第一塑封体，所述第一塑封体用于形成容置所述导通管脚连接点的空间；
在所述第一塑封体上所述导通管脚连接点对应的位置进行激光开槽形成凹槽，使所述导通管脚连接点露出；
在所述凹槽中设置导电柱，所述导电柱的一端与所述导通管脚连接点连接，另一端延伸出所述第一塑封体；
将芯片设置在所述基板远离所述导通管脚连接点的一侧，并在所述芯片所在的一侧对所述基板进行塑封，形成第二塑封体，所述第二塑封体用于形成容置所述芯片的空间；
在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射，使所述第一塑封体、所述第二塑封体的表面和所述基板的侧面形成金属屏蔽层，所述金属屏蔽层与所述导电柱远离所述导通管脚连接点的一端连接。
2.根据权利要求1所述的方法，其特征在于，所述管脚连接点还包括植球管脚连接点；
在所述对所述基板上所述导通管脚连接点所在的一侧进行塑封的步骤之前，所述方法还包括：
将锡球放置在所述植球管脚连接点，所述锡球与所述植球管脚连接点连接，所述第一塑封体还用于形成容置所述锡球的空间。
3.根据权利要求2所述的方法，其特征在于，在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射的步骤之前，所述方法还包括：
在所述第一塑封体上所述植球管脚连接点对应的位置进行激光开槽，使所述锡球露出；
对露出的所述锡球进行激光植球，使所述锡球的一端与所述植球管脚连接点连接，另一端延伸出所述第一塑封体；
在所述锡球上覆盖保护膜。
4.根据权利要求2所述的方法，其特征在于，在所述第一塑封体、所述第二塑封体的表面和所述基板的侧面进行金属溅射的步骤之后，所述方法还包括：
将所述金属屏蔽层上所述锡球对应的部分除去；
在所述第一塑封体上所述植球管脚连接点对应的位置进行激光开槽，使所述锡球露出；
对露出的所述锡球进行激光植球，使所述锡球的一端与所述植球管脚连接点连接，另一端延伸出所述第一塑封体。
5.根据权利要求1所述的方法，其特征在于，所述在所述凹槽中设置导电柱的步骤，包括：
将导电胶填充至所述凹槽中并进行烘烤，使所述导电柱的一端与所述导通管脚连接点接触，另一端延伸出所述第一塑封体。
6.根据权利要求5所述的方法，其特征在于，所述凹槽为T型槽；
在所述将导电胶填充至所述凹槽中并进行烘烤的步骤之后，所述在所述凹槽中设置导电柱的步骤，还包括：
对所述第一塑封体进行研磨，使所述导电柱延伸出所述T型槽。
7.一种半导体封装结构，其特征在于，包括基板、管脚连接点、第一塑封体、第二塑封体、凹槽、导电柱、芯片和金属屏蔽层，所述管脚连接点包括导通管脚连接点；
所述管脚连接点和所述第一塑封体设置在所述基板的同一侧，所述第一塑封体用于形成容置所述管脚连接点的空间；
所述凹槽设置在所述第一塑封体上所述导通管脚连接点对应的位置；
所述导电柱设置在所述凹槽内，所述导电柱的一端与所述导通管脚连接点连接，另一端延伸出所述第一塑封体；
所述芯片和所述第二塑封体设置在所述基板远离所述导电柱的一侧，所述第二塑封体用于形成容置所述芯片的空间；
所述金属屏蔽层设置在所述第一塑封体、第二塑封体的表面和基板的侧面，所述金属屏蔽层与所述导电柱远离所述导通管脚连接点的一端连接。
8.根据权利要求7所述的半导体封装结构，其特征在于，所述半导体封装结构还包括锡球，所述管脚连接点还包括植球管脚连接点；
所述锡球的一端设置在所述植球管脚连接点上，另一端延伸出所述第一塑封体。
9.根据权利要求7所述的半导体封装结构，其特征在于，所述第一塑封体和所述第二塑封体的热膨胀系数以及杨氏模量均相同。
10.根据权利要求7所述的半导体封装结构，其特征在于，所述凹槽为T型槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011178889.4A CN112289689B (zh) | 2020-10-29 | 2020-10-29 | 半导体封装结构制作方法和半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011178889.4A CN112289689B (zh) | 2020-10-29 | 2020-10-29 | 半导体封装结构制作方法和半导体封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112289689A true CN112289689A (zh) | 2021-01-29 |
| CN112289689B CN112289689B (zh) | 2024-04-02 |
Family
ID=74374163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011178889.4A Active CN112289689B (zh) | 2020-10-29 | 2020-10-29 | 半导体封装结构制作方法和半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112289689B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160343671A1 (en) * | 2015-05-19 | 2016-11-24 | Protec Co., Ltd. | Method of forming electromagnetic interference shielding layer of ball grid array semiconductor package and base tape for the method |
| US20170141046A1 (en) * | 2015-11-18 | 2017-05-18 | Amkor Technology, Inc. | Semiconductor device with an electromagnetic interference (emi) shield |
| US9831197B1 (en) * | 2017-02-02 | 2017-11-28 | Sigurd Microelectronics Corp. | Wafer-level package with metal shielding structure and the manufacturing method thereof |
| CN109803523A (zh) * | 2019-02-23 | 2019-05-24 | 华为技术有限公司 | 一种封装屏蔽结构及电子设备 |
| CN110783210A (zh) * | 2019-10-30 | 2020-02-11 | 华天科技（西安）有限公司 | 一种两面封装的存储类产品封装结构及制造方法 |
| CN111477611A (zh) * | 2020-06-28 | 2020-07-31 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
| CN111554675A (zh) * | 2020-05-18 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
| CN111816629A (zh) * | 2020-09-14 | 2020-10-23 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法 |
-
2020
- 2020-10-29 CN CN202011178889.4A patent/CN112289689B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160343671A1 (en) * | 2015-05-19 | 2016-11-24 | Protec Co., Ltd. | Method of forming electromagnetic interference shielding layer of ball grid array semiconductor package and base tape for the method |
| US20170141046A1 (en) * | 2015-11-18 | 2017-05-18 | Amkor Technology, Inc. | Semiconductor device with an electromagnetic interference (emi) shield |
| US9831197B1 (en) * | 2017-02-02 | 2017-11-28 | Sigurd Microelectronics Corp. | Wafer-level package with metal shielding structure and the manufacturing method thereof |
| CN109803523A (zh) * | 2019-02-23 | 2019-05-24 | 华为技术有限公司 | 一种封装屏蔽结构及电子设备 |
| CN110783210A (zh) * | 2019-10-30 | 2020-02-11 | 华天科技（西安）有限公司 | 一种两面封装的存储类产品封装结构及制造方法 |
| CN111554675A (zh) * | 2020-05-18 | 2020-08-18 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 |
| CN111477611A (zh) * | 2020-06-28 | 2020-07-31 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
| CN111816629A (zh) * | 2020-09-14 | 2020-10-23 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112289689B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8269320B2 (en) | Integrated circuit package system for electromagnetic isolation and method for manufacturing thereof | |
| US8969136B2 (en) | Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof | |
| US8994161B2 (en) | Semiconductor device package and methods for producing same | |
| CN110289248B (zh) | 通过3d堆叠解决方案的qfn上的smd集成 | |
| CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
| CN107134438A (zh) | 半导体器件和在半导体管芯周围形成绝缘层的方法 | |
| JP2000150765A (ja) | 半導体集積回路プラスチックパッケ―ジ、およびそのパッケ―ジの製造のための超小型リ―ドフレ―ムおよび製造方法 | |
| CN111739885B (zh) | 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品 | |
| CN105575825A (zh) | 芯片封装方法及封装组件 | |
| KR100283299B1 (ko) | 플라스틱캡슐화반도체장치및그의제조방법 | |
| KR20020066483A (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| CN110098130B (zh) | 一种系统级封装方法及封装器件 | |
| CN111816629B (zh) | 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法 | |
| US8618655B2 (en) | Carrier-free semiconductor package | |
| CN112289689B (zh) | 半导体封装结构制作方法和半导体封装结构 | |
| US6717822B1 (en) | Lead-frame method and circuit module assembly including edge stiffener | |
| CN111668104B (zh) | 一种芯片封装结构及芯片封装方法 | |
| CN111739880B (zh) | 半导体封装结构和半导体封装结构制作方法 | |
| CN112151509B (zh) | 封装器件、电子设备及器件封装方法 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| CN113380768A (zh) | 芯片封装结构及其制造方法 | |
| CN114334912A (zh) | 封装结构及其制造方法 | |
| KR101983164B1 (ko) | 전력 반도체 패키지 및 그 제조 방법 | |
| KR20220126603A (ko) | 스택 패키지 및 제조 방법 | |
| CN117690812A (zh) | 一种封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |