CN111477611A - 电磁屏蔽结构和电磁屏蔽结构制作方法 - Google Patents
电磁屏蔽结构和电磁屏蔽结构制作方法 Download PDFInfo
- Publication number
- CN111477611A CN111477611A CN202010593918.7A CN202010593918A CN111477611A CN 111477611 A CN111477611 A CN 111477611A CN 202010593918 A CN202010593918 A CN 202010593918A CN 111477611 A CN111477611 A CN 111477611A
- Authority
- CN
- China
- Prior art keywords
- groove
- substrate
- grounding
- layer
- electromagnetic shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本发明的实施例提供了一种电磁屏蔽结构和电磁屏蔽结构制作方法,涉及半导体封装技术领域。该电磁屏蔽结构包括基板、芯片、塑封体和屏蔽层;芯片安装在基板上,塑封体设于基板靠近芯片的一侧;基板上设有接地线路。基板内部开设有接地槽,接地槽内设有导电层,导电层与基板的接地线路连接;屏蔽层罩设在塑封体外表面,并与导电层连接。通过在基板内开设接地槽,用于设置导电层,以与屏蔽层连接,实现电磁屏蔽功能。这样可以避免导电层与基板上的锡球短路,提高封装效率,并且导电层与屏蔽层的连接更加可靠,电磁屏蔽效果更好。
Description
技术领域
本发明涉及半导体封装技术领域,具体而言,涉及一种电磁屏蔽结构和电磁屏蔽结构制作方法。
背景技术
随着半导体行业的快速发展,系统级封装(System In a Package,简写SIP)模组结构广泛应用于半导体行业中。系统级封装能够将不同功能芯片封装后,进行堆叠,主要优势为高密度集成、封装产品尺寸小、产品性能优越、信号传输频率快等。随着电子产品运用于通信领域高频信号,故需求电子产品具备电磁屏蔽结构,防止发生各种芯片和元器件互相产生的电磁干扰现象。
现有SIP模组电磁屏蔽技术,主要是利用单颗金属溅射工艺,需要单颗产品基板植球背面贴膜后,进行金属溅射,由于锡球存在高度,基板背贴膜密封性不好,进行金属溅射过程中,金属容易进入基板植球面,引起锡球与金属层结合短路现象,从而导致产品良率损失。
发明内容
本发明的目的包括,例如,提供了一种电磁屏蔽结构和电磁屏蔽结构制作方法,其能够提高封装结构的电磁屏蔽效果,封装质量更好。
本发明的实施例可以这样实现:
第一方面,本发明实施例提供一种电磁屏蔽结构,包括基板、芯片、塑封体和屏蔽层;所述芯片安装在所述基板上,所述塑封体设于所述基板靠近所述芯片的一侧;所述基板上设有接地线路;
所述基板内部开设有接地槽,所述接地槽内设有导电层,所述导电层与所述基板的接地线路连接;所述屏蔽层罩设在所述塑封体外表面,并与所述导电层连接。
在可选的实施方式中,所述基板上设有多个塑封体,两个相邻塑封体之间设有两个所述接地槽,每个接地槽内均设有导电层,每个塑封体上均设有屏蔽层,每个所述屏蔽层与一个所述接地槽内的导电层连接。
在可选的实施方式中,相邻两个接地槽之间设有切割道;所述接地槽包括凹槽、第一通槽和第二通槽,所述第一通槽和所述第二通槽间隔设置,且所述第一通槽和所述第二通槽分别与所述凹槽连通;所述第一通槽连通至所述基板表面并与外界连通,所述第二通槽和所述凹槽通过所述第一通槽与外界连通;
所述第一通槽、所述凹槽和所述第二通槽内均设有导电层。
在可选的实施方式中,相邻两个塑封体之间设有间隙,以使所述第一通槽内的导电层露出。
在可选的实施方式中,所述第一通槽和所述第二通槽之间形成间隔部,所述间隔部和所述切割道之间设有连接筋。
第二方面,本发明实施例提供一种电磁屏蔽结构制作方法,包括:
提供一基板,所述基板上设有接地槽和接地线路;
在所述接地槽内填充导电层,并使所述导电层与所述基板的接地线路连接;
贴装芯片;
在所述基板上靠近所述芯片的一侧设置塑封体,以封装所述芯片;
在所述塑封体的外表面设置屏蔽层,并使所述屏蔽层与所述导电层连接。
在可选的实施方式中,所述提供一基板的步骤包括:
在所述基板上开设凹槽、第一通槽和第二通槽,形成所述接地槽;其中,所述第一通槽与所述基板表面连通,所述第一通槽和所述第二通槽分别与所述凹槽连通,所述第二通槽和所述凹槽通过所述第一通槽与所述基板表面连通;
相邻两个所述接地槽之间形成切割道。
在可选的实施方式中,所述提供一基板的步骤还包括:
在所述第一通槽和所述第二通槽之间设置间隔部;
所述间隔部和所述切割道之间设置连接筋,以使所述切割道、所述连接筋和所述第一通槽形成镂空结构。
在可选的实施方式中,所述在基板上靠近所述芯片的一侧设置塑封体的步骤包括:
相邻两个塑封体之间设有间隙,以使所述第一通槽内的导电层露出。
在可选的实施方式中,所述在所述塑封体的外表面设置屏蔽层的步骤包括:
在所述塑封体的外表面喷涂金属层,或在所述塑封体的外表面贴装屏蔽膜。
本发明实施例提供的电磁屏蔽结构和电磁屏蔽结构制作方法,其有益效果包括,例如:
该电磁屏蔽结构在基板内部开设接地槽,用于填充导电层,在基板内部设置导电层,进行切割时,能够防止切割偏移导致接地屏蔽线短路。并且,通过填充的导电层与屏蔽层连接,导电层相对现有的接地线,线径更大,电流承载能力更强;与屏蔽层接触面积更大,电磁屏蔽效果更好。
本发明实施例提供的电磁屏蔽结构制作方法,通过在基板上设有接地槽和接地线路,在接地槽内填充导电层,并使导电层与基板的接地线路连接,实现接地;再将塑封体外表面的屏蔽层与导电层连接,实现电磁屏蔽功能,制作工艺简单,产品质量好,能满足电子产品在高频通信领域的应用。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的电磁屏蔽结构的单颗产品结构示意图;
图2为本发明实施例提供的电磁屏蔽结构分离前的一种结构示意图;
图3为本发明实施例提供的电磁屏蔽结构分离前的另一种结构示意图;
图4为本发明实施例提供的电磁屏蔽结构的基板的结构示意图;
图5为本发明实施例提供的电磁屏蔽结构的切割道和连接筋的结构示意图;
图6为本发明实施例提供的电磁屏蔽结构制作方法的流程框图;
图7为本发明实施例提供的电磁屏蔽结构的基板的制成示意图一;
图8为本发明实施例提供的电磁屏蔽结构的基板的制成示意图二;
图9为本发明实施例提供的电磁屏蔽结构的基板的制成示意图三;
图10为本发明实施例提供的电磁屏蔽结构的基板的制成示意图四。
图标:100-电磁屏蔽结构;110-基板;111-接地线路;112-连接焊盘;113-导电层;120-芯片;130-塑封体;140-屏蔽层;150-接地槽;151-凹槽;152-第一通槽;153-第二通槽;131-第一塑封体;133-第二塑封体;141-第一金属层;143-第二金属层;154-第一接地槽;155-第二接地槽;114-第一导电层;115-第二导电层;160-切割道;161-连接筋;163-镂空结构;165-间隔部;170-金属球;101-第一基材;102-第二基材;103-第一铜层;104-第一层RDL线路;105-第三基材;106-第一电镀槽;107-第二铜层;108-第二层RDL线路;109-第四基材;201-第二电镀槽;202-第三铜层;203-第三层RDL线路;204-第三电镀槽;205-第四铜层;206-第四层RDL线路。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
传统的电磁屏蔽结构制程中,通常为:完成电路板的制作,在电路板上贴装芯片,通过打线方式将芯片和电路板电连接。利用塑封料将连接好的芯片线路塑封起来,起到保护作用。在电路板的背面(电路板远离芯片的一面)完成植球,形成锡球。利用切割机台将封装好的产品切割分离成单颗产品。将单颗产品背面贴保护膜,保护电路板背面的锡球,使封装结构的四个侧面以及上表面裸露在治具上,对裸露的四个侧面以及上表面进行金属溅射,实现电磁屏蔽效果。
这种方式中,至少存在以下缺陷:由于是切割后再进行单颗产品的金属溅射,效率较低。溅射时需要对电路板背面的锡球进行贴膜保护,由于锡球具有一定的高度,贴膜后容易出现间隙,导致溅射时金属被溅射到锡球上,从而引发短路现象,降低产品良率。金属溅射工艺需要专门的治具,生产成本较高。并且切割时容易出现切割偏移而导致接地屏蔽线短路问题,严重影响产品良率和产品的电磁屏蔽效果。
为了克服现有技术中的缺陷,本发明实施例提供了一种电磁屏蔽结构100,能防止接地线短路,提高产品制作良率,电磁屏蔽效果好,能满足通信领域高频电子产品的电磁屏蔽功能。
请参考图1,本实施例提供了一种电磁屏蔽结构100,包括基板110、芯片120、塑封体130和屏蔽层140;芯片120安装在基板110上,塑封体130设于基板110靠近芯片120的一侧;基板110上设有接地线路111;基板110内部开设有接地槽150,接地槽150内设有导电层113,导电层113与基板110的接地线路111连接;屏蔽层140罩设在塑封体130外表面,并与导电层113连接。通过在基板110的内部设置接地槽150,用于设置导电层113,导电层113与基板110上的接地线路111连接,实现接地。屏蔽层140与导电层113连接,实现电磁屏蔽功能。将导电层113设置在基板110内部的接地槽150中,在切割分离成单颗产品时,不会由于切割偏移导致接地屏蔽线短路,从而导致产品电磁屏蔽性能失效。将导电层113设置在基板110内部,能更好地使导电层113与基板110背面的焊盘隔离,防止基板110背面的焊盘短路。并且,与传统的接地线相比,将导电层113填充于接地槽150内作为接地端,其线径更粗,电流承载能力更大,防止接地线路111被烧坏;导电层113与屏蔽层140的连接更加可靠,屏蔽性能更好、更稳定。可选地,导电层113可选用导电银胶或铜浆等材料,这里不作具体限定。
进一步地,本发明实施例提供的电磁屏蔽结构100,可以一次性完成多个芯片120的屏蔽层140的设置,先进行屏蔽层140设置,再将电磁屏蔽结构100分离成单颗产品,提高生产效率。具体地,每块基板110包括正面和背面,基板110的正面设有多组连接焊盘112(见图4),每组连接焊盘112分别与基板110内的RDL线路(RDL即Re-Distrubution Layer,重新布线层)连接,连接焊盘112用于与芯片120电连接。基板110的正面间隔贴装多个芯片120,每个芯片120与一组连接焊盘112电连接,可选地,采用打连接线的方式实现电连接,比如连接线采用金线、铜线或合金线等,连接线的一端与连接焊盘112焊接,另一端与芯片120焊接,实现芯片120与基板110的电连接。每个芯片120会对应设置一个塑封体130,用于实现对芯片120的封装,对芯片120以及电路进行保护。基板110的背面设有植球焊点,用于植金属球170,金属球170可采用锡球,金属球170用于与其它电路板连接。
请参考图2、图3并结合图1,每个基板110上设置有多个塑封体130,多个塑封体130包括第一塑封体131和第二塑封体133,图2和图3中仅示出了两个塑封体130,塑封体130的数量根据实际情况而定,还可以更多,此外,塑封体130的形状可以是球体、矩形体、椭圆体或其它任意形状,只要能起到对芯片120的封装保护即可,比如,图2中的第一塑封体131和第二塑封体133的截面分别呈矩形,图3中的第一塑封体131和第二塑封体133的截面分别呈梯形,这里不作具体限定。每个塑封体130的外表面均设置屏蔽层140,可选地,屏蔽层140采用金属层,金属层可通过喷涂金属或溅射金属的方式制成;可以理解,金属层包覆在整个塑封体130的外表面。再将金属层与接地端电连接。本实施例中的接地端通过在基板110内部的接地槽150填充导电层113形成,即导电层113与基板110内的接地线路111连接,作为接地端。将金属层与接地端连接,实现电磁屏蔽功能。或者,也可以在每个塑封体130的外表面贴屏蔽膜,屏蔽膜与接地端连接,实现电磁屏蔽功能。
进一步地,基板110上设有多个塑封体130,两个相邻塑封体130之间设有两个间隔的接地槽150,每个接地槽150内均设有导电层113,每个塑封体130上均设有屏蔽层140,每个屏蔽层140与一个接地槽150内的导电层113连接。可选地,塑封体130包括第一塑封体131和第二塑封体133,接地槽150包括第一接地槽154和第二接地槽155,导电层113包括第一导电层114和第二导电层115,屏蔽层140包括第一金属层141和第二金属层143;第一塑封体131和第二塑封体133之间设有第一接地槽154和第二接地槽155,第一接地槽154内填充第一导电层114,第二接地槽155内填充第二导电层115,第一塑封体131外设有第一金属层141,第二塑封体133外设有第二金属层143,第一金属层141与第一导电层114电连接,第二金属层143与第二导电层115电连接。
请参考图4,并结合图1至图3,由于相邻两个接地槽150间隔设置,即在相邻两个接地槽150之间设有切割道160,切割道160用于分隔开两个接地槽150。可选地,接地槽150包括凹槽151、第一通槽152和第二通槽153,第一通槽152和第二通槽153间隔设置,且第一通槽152和第二通槽153分别与凹槽151连通;可选地,第一通槽152的槽口宽度和第二通槽153的槽口宽度之和小于凹槽151的槽口宽度,第一通槽152和第二通槽153相对凹槽151更靠近基板110的正面。第一通槽152连通至基板110正面并与外界连通,第二通槽153和凹槽151位于基板110内部,即位于基板110的正面和背面之间,且第二通槽153和凹槽151可通过第一通槽152与外界连通。
第一通槽152、凹槽151和第二通槽153内均设有导电层113。容易理解,采用点胶方式,从第一通槽152处填充导电层113,以使导电层113充满整个第一通槽152、凹槽151和第二通槽153,即导电层113充满整个接地槽150。由于接地槽150设于基板110的内部,与基板110内部的接地线路111连通,当导电层113在接地槽150内固化后,即可实现导电层113与接地线路111的电连接。这样设置后,导电层113作为接地端,接触面积更大,更有利于与屏蔽层140的结合,并且拥有更大的电流承载能力,可以大幅提升产品电磁屏蔽效果。并且,本实施例中的接地端接触面积更大,线径更粗,该电磁屏蔽结构100受ESD(Electro-StaticDischarge,静电释放)影响后,不容易出现烧坏短路,质量更好,运行更稳定。
请参考图5,本实施例中,由于第一通槽152和第二通槽153间隔设置,两者之间形成间隔部165,切割道160与间隔部165之间设置有连接筋161,连接筋161用于起到连接基板110的作用。可以理解,第一通槽152、切割道160和连接筋161共同形成镂空结构163。由于切割道160位于两个相邻塑封体130之间,即第一通槽152也位于相邻两个塑封体130之间。在形成多个塑封体130时,相邻两个塑封体130之间设有间隙,以使第一通槽152内的导电层113露出,便于与金属层相连,实现电磁屏蔽功能。
由于可以同时对多个塑封体130进行金属层喷涂设置,喷涂效率高。本实施例的这种结构与传统的制程中,先分离成单颗产品,再对单颗产品进行喷涂屏蔽层140相比,喷涂效率明显提高。并且,本实施例中通过设置切割道160,在完成屏蔽层140的喷涂后,采用切割工艺沿切割道160切割,切割定位可靠,防止切割偏移带来的短路问题。并且,切割后的单颗产品,连接筋161对凹槽151和第一通槽152内的导电层113起到侧面保护作用,提高封装产品的质量。
请参考图6,本实施例提供的电磁屏蔽结构100制作方法,主要包括以下步骤:
S100:提供一基板110,基板110上设有接地槽150和接地线路111。基板110可以在板厂内完成制作,即预先在基板110上设置好接地槽150,以及基板110上的线路布设。可选地,基板110上的线路包括RDL线路,其中包括接地线路111布设,以及基板110正面的连接焊盘112和基板110背面的植球焊点设置。
请参考图7,可选的,步骤S100中,基板110的制作过程主要包括以下步骤:
S110:提供一块第一基材101。
S111:在第一基材101上开设凹槽151,凹槽151的数量根据基板110上实际所需设置的芯片120数量而定。在相邻两个芯片120之间设置两个凹槽151,且相邻两个凹槽151之间形成切割道160。凹槽151可以通过蚀刻或激光开槽等方式制成,这里不作具体限定。
S112:在第一基材101上层压第二基材102,第二基材102封闭两个凹槽151。
S113:在第二基材102上与凹槽151对应的位置开设第一通槽152和第二通槽153,第一通槽152和第二通槽153间隔设置,且第一通槽152和第二通槽153分别与凹槽151连通,第一通槽152和第二通槽153之间形成间隔部165。
S114:在第二基材102远离第一基材101的一侧层压第一铜层103,在第一铜层103上设置接地线路111。具体地,采用蚀刻工艺,把第一铜层103上需要的第一层RDL线路104用保护膜保护起来,不需要的图形蚀刻去除,完成基板110的线路布置,容易理解,该线路包括接地线路111的布置。可以理解,第一铜层103与第一通槽152、第二通槽153对应的地方被蚀刻去除,此时,第一通槽152和第二通槽153均与外界连通。
请参考图8,S115:在第一层RDL线路104远离第二基材102的一侧设置第三基材105,第三基材105覆盖第一通槽152和第二通槽153。在第三基材105上与第一通槽152和第二通槽153对应的位置开槽,以使第一通槽152和第二通槽153与外界连通。根据连接焊盘112的数量和位置以及线路布设需要,在第三基材105上相应的地方开设第一电镀槽106,在第一电镀槽106内电镀铜层。
S116:在第三基材105远离第二基材102的一侧层压第二铜层107,采用蚀刻工艺,把第二铜层107上需要的第二层RDL线路108用保护膜保护起来,不需要的图形蚀刻去除,完成基板110的第二层RDL线路108布置,第二层RDL线路108通过电镀铜层与第一层RDL线路104连接。此时,第二铜层107与第一通槽152、第二通槽153对应的地方被蚀刻去除,第一通槽152和第二通槽153均与外界连通。
请参考图9,S117:在第二层RDL线路108远离第三基材105的一侧设置第四基材109,第四基材109覆盖第一通槽152和第二通槽153,在第四基材109与第一通槽152对应的地方通过激光开槽,使第一通槽152与外界连通。根据连接焊盘112的数量和位置以及线路布设需要,在第四基材109上相应的地方开设第二电镀槽201,在第二电镀槽201内电镀铜层。
S118:在第四基材109远离第三基材105的一侧层压第三铜层202,采用蚀刻工艺,把第三铜层202上需要的第三层RDL线路203用保护膜保护起来,不需要的图形蚀刻去除,完成基板110的第三层RDL线路203布置,第三层RDL线路203通过电镀铜层与第二层RDL线路108连接。第三层RDL线路203即基板110正面的连接焊盘112。可选地,第三铜层202与第一通槽152对应的地方被蚀刻去除,第一通槽152与外界连通。
请参考图10,S119:在第一基材101远离凹槽151的一面开设第三电镀槽204,在第三电镀槽204内电镀铜层。在第一基材101远离凹槽151的一面即基板110的背面设置第四铜层205,采用蚀刻工艺,把第四铜层205上需要的第四层RDL线路206用保护膜保护起来,不需要的图形蚀刻去除,完成基板110的第四层RDL线路206布置,第四层RDL线路206通过电镀铜层与第一层RDL线路104连接。第四层RDL线路206即基板110背面的植球焊点。
需要说明的是,上述步骤可以根据实际情况适当调换先后顺序,比如步骤S119也可以在步骤S111之前完成,或在步骤S111至步骤S118之间的任意一步之后完成,这里不作具体限定。
由于该基板110上设有多个芯片120以及多个封装芯片120的塑封体130,相邻塑封体130之间留有间隙,即基板110上也相应地设置有多个第一通槽152、第二通槽153和凹槽151。其中,第二通槽153和凹槽151被基板110表面封盖,第一通槽152与外界连通,且第一通槽152与凹槽151、第二通槽153连通。容易理解,多个第一通槽152之间形成连接筋161,连接筋161连接于第一通槽152和第二通槽153形成的间隔部165与基板110的切割道160之间,起到对基板110的连接作用。这样,多段连接筋161、切割道160和第一通槽152形成镂空结构163,参见图5。
S200:在凹槽151内填充导电层113,并使导电层113与基板110的接地线路111连接。导电层113与接地线路111连接后,作为接地端,用于与屏蔽层140电连接,以实现产品的电磁屏蔽效果。导电层113可以选用导电胶比如导电银胶,或者采用铜浆等材质,满足导电性能。本实施例中,利用点胶方式,从第一通槽152处点胶,将导电胶填充满整个第一通槽152、凹槽151和第二通槽153,之后通过烘烤等方式使导电胶固化,实现导电胶与基板110的基地线路电连接,连接稳定可靠。通过在第一通槽152、凹槽151和第二通槽153内填充导电胶,使得接地端的截面积更大,具有更大的电流承载能力,稳定性更好,不易被烧坏。并且截面积更大,方便与屏蔽层140的连接,连接更可靠。可选地,屏蔽层140选用金属层,金属层与导电胶的结合更加容易,连接稳定,电磁屏蔽效果更好。
S300:贴装芯片120。在基板110的正面贴装芯片120,并通过打连接线的方式实现基板110和芯片120的电连接。可选地,芯片120通过金线、合金线或铜线等与基板110正面的连接焊盘112焊接。当然,并不仅限于此,芯片120和基板110也可以通过其他方式实现电连接,比如在芯片120的底部设置焊球,通过焊球与基板110实现电连接,这里不作具体限定。
S400:在基板110上靠近芯片120的一侧设置塑封体130,以封装芯片120。利用塑封料将连接好的芯片120线路塑封起来,对芯片120以及线路起到保护作用。该塑封方式可以采用压力注塑,也可以采用印刷填充等方式,这里不作具体限定。由于同一基板110上包封有多个塑封体130,每个塑封体130均需要设置屏蔽层140,因此在塑封时,相邻两个塑封体130之间预留间隙,使得基板110上由导电层113填充形成的接地端位于相邻两个塑封体130之间的间隙处,以便于接地端与屏蔽层140连接。
S500:在塑封体130的外表面设置屏蔽层140,并使屏蔽层140与导电层113连接。利用喷涂方式,对整条基板110进行喷涂,使金属层覆盖在每个塑封体130的外表面,并且与基板110凹槽151内的导电层113电连接,达到电磁屏蔽效果。采用整体喷涂的方式,相较于传统的单颗产品的金属溅射工艺,效率更高。由于金属层的喷涂在植球工艺之前进行,省去了基板110背面贴膜对锡球的保护步骤;并且喷涂工艺中无需专门的治具,只需将整体基板110放置在工作台上,基板110背面的植球焊点与工作台的台面接触,整个基板110的四个侧面、基板110的正面以及各个塑封体130的外表面均裸露,喷涂过程中金属层全部被喷涂到基板110的四个侧面、塑封体130的外表面以及基板110的正面,不会有金属被喷涂到植球焊点上,避免屏蔽层140与基板110背面的植球焊点接触,因而可以防止植球焊点短路的问题。
需要说明的是,屏蔽层140的设置,除了采用上述的喷涂工艺,还可以通过在塑封体130的外表面和基板110的正面贴屏蔽膜或屏蔽胶,比如可以利用喷胶方式、贴膜方式或印刷方式设置屏蔽层140,通过屏蔽膜或屏蔽胶与接地端连接,达到电磁屏蔽效果。
S600:植球。在基板110的背面植球焊点上植上金属球170,金属球170可以是锡球,锡球用于与其它电路板连接。
S700:切割。植球后,对整条基板110进行切割,分离为单颗产品。可选地,沿基板110的切割道160进行切割,切割道160具有切割时参考定位的功能,防止切割偏移导致接地屏蔽线短路,从而使产品电磁屏蔽性能失效的问题。并且,沿切割道160分离后,切割道160以及连接筋161对导电层113起到侧面保护的作用,防止导电层113外露。
根据本实施例提供的一种电磁屏蔽结构100和电磁屏蔽结构100制作方法,其有益效果包括:
在基板110的内部开设接地槽150,即基板110的正面和背面之间设置接地槽150,在接地槽150内填充导电层113,导电层113与接地线路111连接,作为接地端,即接地端位于基板110的内部,接地端用于与屏蔽层140电连接。由于导电层113设于基板110内部,避免基板110背面的植球焊点出现短路的现象。并且导电层113通过点胶填充、烘烤固化后形成,相对于传统的接地线其接触面积更大,喷涂金属层后,金属层与接地端的结合性更好,更容易形成介面金属共化物IMC(IMC是Inter Metallic Compound的缩写简称,亦叫介金属)。IMC更厚,拥有更大的电流承载能力,可以大幅提升产品电磁屏蔽效果。接地端相对于传统的接地线,接触面积更大,线径更粗,不易出现短路烧坏的现象。将导电层113形成的接地端设置在基板110的内部,与传统的接地线设置在电路板左右两端相比,能够解决切割工艺时切割偏移导致接地屏蔽线短路问题,从而提高产品封装良率。
此外,本发明实施例采用在切割工艺之前完成产品屏蔽结构的制作,可以对整条基板110进行金属层喷涂,喷涂效率高。相比于传统工艺中切割后对单颗产品进行金属溅射,本实施例提供的制作方法不用在产品背面贴膜,也避免了传统方法中由于背面锡球有高度,贴膜后存在间隙导致锡球短路的问题;并且,本实施例提供的制作方法无需使用溅射工艺中专门的治具,工艺更简单,成本更低,生产效率更高。通过在植球工艺前进行屏蔽结构的制作,能够有效防止屏蔽金属层与背面锡球短路的问题。切割时可以沿切割道160切割,防止切割偏移,连接筋161对导电层113起到侧面保护作用。
综上所述,本发明实施例提供的电磁屏蔽结构100和电磁屏蔽结构100制作方法,工艺简单,成本低,电磁屏蔽效果更好,封装产品质量更好,运行更稳定,使用寿命更长。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种电磁屏蔽结构,其特征在于,包括基板、芯片、塑封体和屏蔽层;所述芯片安装在所述基板上,所述塑封体设于所述基板靠近所述芯片的一侧;所述基板上设有接地线路;
所述基板内部开设有接地槽,所述接地槽内设有导电层,所述导电层与所述基板的接地线路连接;所述屏蔽层罩设在所述塑封体外表面,并与所述导电层连接。
2.根据权利要求1所述的电磁屏蔽结构,其特征在于,所述基板上设有多个塑封体,两个相邻塑封体之间设有两个所述接地槽,每个接地槽内均设有导电层,每个塑封体上均设有屏蔽层,每个所述屏蔽层与一个所述接地槽内的导电层连接。
3.根据权利要求2所述的电磁屏蔽结构,其特征在于,相邻两个接地槽之间设有切割道;所述接地槽包括凹槽、第一通槽和第二通槽,所述第一通槽和所述第二通槽间隔设置,且所述第一通槽和所述第二通槽分别与所述凹槽连通;所述第一通槽连通至所述基板表面并与外界连通,所述第二通槽和所述凹槽通过所述第一通槽与外界连通;
所述第一通槽、所述凹槽和所述第二通槽内均设有导电层。
4.根据权利要求3所述的电磁屏蔽结构,其特征在于,相邻两个塑封体之间设有间隙,以使所述第一通槽内的导电层露出。
5.根据权利要求3所述的电磁屏蔽结构,其特征在于,所述第一通槽和所述第二通槽之间形成间隔部,所述间隔部和所述切割道之间设有连接筋。
6.一种电磁屏蔽结构制作方法,其特征在于,包括:
提供一基板,所述基板上设有接地槽和接地线路;
在所述接地槽内填充导电层,并使所述导电层与所述基板的接地线路连接;
贴装芯片;
在所述基板上靠近所述芯片的一侧设置塑封体,以封装所述芯片;
在所述塑封体的外表面设置屏蔽层,并使所述屏蔽层与所述导电层连接。
7.根据权利要求6所述的电磁屏蔽结构制作方法,其特征在于,所述提供一基板的步骤包括:
在所述基板上开设凹槽、第一通槽和第二通槽,形成所述接地槽;其中,所述第一通槽与所述基板表面连通,所述第一通槽和所述第二通槽分别与所述凹槽连通,所述第二通槽和所述凹槽通过所述第一通槽与所述基板表面连通;
相邻两个所述接地槽之间形成切割道。
8.根据权利要求7所述的电磁屏蔽结构制作方法,其特征在于,所述提供一基板的步骤还包括:
在所述第一通槽和所述第二通槽之间设置间隔部;
所述间隔部和所述切割道之间设置连接筋,以使所述切割道、所述连接筋和所述第一通槽形成镂空结构。
9.根据权利要求7所述的电磁屏蔽结构制作方法,其特征在于,所述在基板上靠近所述芯片的一侧设置塑封体的步骤包括:
相邻两个塑封体之间设有间隙,以使所述第一通槽内的导电层露出。
10.根据权利要求6所述的电磁屏蔽结构制作方法,其特征在于,所述在所述塑封体的外表面设置屏蔽层的步骤包括:
在所述塑封体的外表面喷涂金属层,或在所述塑封体的外表面贴装屏蔽膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010593918.7A CN111477611B (zh) | 2020-06-28 | 2020-06-28 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010593918.7A CN111477611B (zh) | 2020-06-28 | 2020-06-28 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111477611A true CN111477611A (zh) | 2020-07-31 |
CN111477611B CN111477611B (zh) | 2020-09-29 |
Family
ID=71763968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010593918.7A Active CN111477611B (zh) | 2020-06-28 | 2020-06-28 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111477611B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111935967A (zh) * | 2020-08-18 | 2020-11-13 | 无锡华测电子系统有限公司 | 一种多通道瓦片式收发组件的电磁屏蔽结构及安装方法 |
CN112289689A (zh) * | 2020-10-29 | 2021-01-29 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构制作方法和半导体封装结构 |
WO2023125666A1 (zh) * | 2021-12-28 | 2023-07-06 | 青岛歌尔智能传感器有限公司 | 电磁屏蔽封装方法和电磁屏蔽封装结构 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110006408A1 (en) * | 2009-07-13 | 2011-01-13 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US20120199958A1 (en) * | 2011-02-09 | 2012-08-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing high frequency module and high frequency module |
US20130133940A1 (en) * | 2011-11-25 | 2013-05-30 | Askey Computer Corporation | System in package module and method of fabricating the same |
WO2015194435A1 (ja) * | 2014-06-20 | 2015-12-23 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
CN205140944U (zh) * | 2015-11-30 | 2016-04-06 | 歌尔声学股份有限公司 | 一种芯片的封装结构 |
CN205177827U (zh) * | 2015-11-30 | 2016-04-20 | 歌尔声学股份有限公司 | 一种芯片的封装结构 |
US20160148882A1 (en) * | 2008-05-28 | 2016-05-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Holes in Substrate to Interconnect Top Shield and Ground Shield |
CN108417540A (zh) * | 2018-03-26 | 2018-08-17 | 李春林 | 一种指纹识别芯片装置 |
CN108878407A (zh) * | 2017-05-10 | 2018-11-23 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
-
2020
- 2020-06-28 CN CN202010593918.7A patent/CN111477611B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160148882A1 (en) * | 2008-05-28 | 2016-05-26 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Holes in Substrate to Interconnect Top Shield and Ground Shield |
US20110006408A1 (en) * | 2009-07-13 | 2011-01-13 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
US20120199958A1 (en) * | 2011-02-09 | 2012-08-09 | Murata Manufacturing Co., Ltd. | Method of manufacturing high frequency module and high frequency module |
US20130133940A1 (en) * | 2011-11-25 | 2013-05-30 | Askey Computer Corporation | System in package module and method of fabricating the same |
WO2015194435A1 (ja) * | 2014-06-20 | 2015-12-23 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
CN205140944U (zh) * | 2015-11-30 | 2016-04-06 | 歌尔声学股份有限公司 | 一种芯片的封装结构 |
CN205177827U (zh) * | 2015-11-30 | 2016-04-20 | 歌尔声学股份有限公司 | 一种芯片的封装结构 |
CN108878407A (zh) * | 2017-05-10 | 2018-11-23 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
CN108417540A (zh) * | 2018-03-26 | 2018-08-17 | 李春林 | 一种指纹识别芯片装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111935967A (zh) * | 2020-08-18 | 2020-11-13 | 无锡华测电子系统有限公司 | 一种多通道瓦片式收发组件的电磁屏蔽结构及安装方法 |
CN111935967B (zh) * | 2020-08-18 | 2024-02-20 | 无锡华测电子系统有限公司 | 一种多通道瓦片式收发组件的电磁屏蔽结构的安装方法 |
CN112289689A (zh) * | 2020-10-29 | 2021-01-29 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构制作方法和半导体封装结构 |
CN112289689B (zh) * | 2020-10-29 | 2024-04-02 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构制作方法和半导体封装结构 |
WO2023125666A1 (zh) * | 2021-12-28 | 2023-07-06 | 青岛歌尔智能传感器有限公司 | 电磁屏蔽封装方法和电磁屏蔽封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN111477611B (zh) | 2020-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111477611B (zh) | 电磁屏蔽结构和电磁屏蔽结构制作方法 | |
US8724334B2 (en) | Circuit module and manufacturing method for the same | |
US6803254B2 (en) | Wire bonding method for a semiconductor package | |
US6153928A (en) | Substrate for semiconductor package, fabrication method thereof, and stacked-type semiconductor package using the substrate | |
TW201606978A (zh) | 具有順形電磁屏蔽結構的半導體封裝件及其製作方法 | |
US20150380391A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
US9018741B2 (en) | Semiconductor package and manufacturing method thereof | |
JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
CN111599797B (zh) | 柔性基板堆叠封装结构和柔性基板堆叠封装方法 | |
CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
US6900549B2 (en) | Semiconductor assembly without adhesive fillets | |
CN115394657B (zh) | 一种应用于平面型功率器件的封装结构的封装方法 | |
KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
KR100326834B1 (ko) | 와이어본딩반도체장치및반도체패키지 | |
JP3269025B2 (ja) | 半導体装置とその製造方法 | |
CN101432871B (zh) | 微波芯片支撑结构 | |
US20100136747A1 (en) | Method for manufacturing semiconductor package | |
JP2000049383A (ja) | 光電変換素子及びその製造方法 | |
JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
KR100431307B1 (ko) | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 | |
JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
TWI845002B (zh) | 半導體封裝模組及其製造方法 | |
CN112992707B (zh) | 电磁屏蔽结构制作工艺和电磁屏蔽结构 | |
JP2004048617A (ja) | 高周波用伝送線路基板 | |
TWI455261B (zh) | 包覆基板側邊之模封陣列處理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |