CN205140944U - 一种芯片的封装结构 - Google Patents
一种芯片的封装结构 Download PDFInfo
- Publication number
- CN205140944U CN205140944U CN201520977726.0U CN201520977726U CN205140944U CN 205140944 U CN205140944 U CN 205140944U CN 201520977726 U CN201520977726 U CN 201520977726U CN 205140944 U CN205140944 U CN 205140944U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- housing
- chip
- earth terminal
- shielding conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract 5
- 239000004020 conductor Substances 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 7
- 230000000712 assembly Effects 0.000 claims description 6
- 238000000429 assembly Methods 0.000 claims description 6
- 238000005452 bending Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 3
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 1
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本实用新型公开了一种芯片的封装结构，包括电路板以及与电路板围成外部封装的壳体，在所述外部封装的内腔中设置有多组芯片；所述电路板中具有分别与多组芯片对应连接的多个接地端，所述多个接地端之间彼此绝缘。本实用新型的封装结构，电路板上设置有多个与芯片对应连接的接地端，且该多个接地端之间相互绝缘，也就是说，每个芯片对应在电路板上的接地端均是独立的，这就阻断了多组芯片之间通过接地端传输的电磁干扰，使得位于封装结构内腔中的各组芯片可以正常工作；由此可将多个芯片集成在同一封装结构内，以缩小整个元件的尺寸，从而满足了现代电子产品的轻薄化发展。
Description
技术领域
本实用新型涉及芯片的封装领域，更具体地，涉及一种整合多个芯片的封装结构。
背景技术
近年来，随着科学技术的发展，手机、笔记本电脑等电子产品的体积在不断减小，而且人们对这些便携电子产品的性能要求也越来越高，这就要求与之配套的电子零部件的体积也必须随之减小。
为了满足科技发展的需求，通常将多个芯片集成在同一封装结构内，例如将MEMS压力传感器、湿度传感器或者温度传感器与MEMS麦克风集成在同一封装内；当然，现有技术中也存在将两个MEMS麦克风传感器集成在同一封装内的结构。图1示出了一种芯片的封装结构，其包括电路板1a以及与电路板1a围成外部封装结构的金属壳体2a，并在金属壳体2a上设置有声孔7a；在该外部封装结构内设置有第一麦克风芯片3a以及用于处理其输出信号的第一ASIC芯片4a，在该外部封装结构内还设置有第二麦克风芯片6a以及用于处理其输出信号的第二ASIC芯片5a，其中第一ASIC芯片4a、第二ASIC芯片5a的接地端接在电路板1a的共用接地端9a上，参考图1、图2。
上述四个芯片集成在同一外部封装结构内，从而可以缩小元件的尺寸，符合现代电子产品的小型化发展。但是上述芯片之间会发生电磁干扰，该电磁干扰在外部封装的内腔中或者电路板的接地端上传递，从而影响每个芯片的工作，严重时甚至使芯片的功能失效。
实用新型内容
本实用新型的一个目的是提供一种芯片的封装结构的新技术方案。
根据本实用新型的第一方面，提供了一种芯片的封装结构，包括电路板以及与电路板围成外部封装的壳体，在所述外部封装的内腔中设置有多组芯片；所述电路板中具有分别与多组芯片对应连接的多个接地端，所述多个接地端之间彼此绝缘。
优选地，所述多个接地端为形成在电路板内部的多个金属层。
优选地，在所述外部封装的内腔中还设有位于相邻两组芯片之间的至少一排屏蔽线，所述屏蔽线与电路板其中一个接地端电连接，以形成用于屏蔽相邻两组芯片之间电磁干扰的屏蔽部。
优选地，所述屏蔽线的一端连接在电路板上引出接地端的位置，以使屏蔽线与电路板上的其中一个接地端电连接，屏蔽线的另一端朝壳体的方向延伸。
优选地，所述屏蔽线邻近壳体一侧的端头与壳体之间具有间隙或连接在一起。
优选地，所述屏蔽线呈弯向壳体的拱形，所述屏蔽线的两个端头均连接在电路板上。
优选地，所述屏蔽线的拱顶与壳体之间具有间隙或连接在一起。
优选地，所述壳体为金属材质，所述壳体的下端与电路板上引出接地端的位置连接在一起，以使壳体与电路板其中一个接地端电连接；所述屏蔽线一端连接在壳体上，另一端朝电路板的方向延伸。
优选地，所述壳体为金属材质，所述壳体的下端与电路板上引出接地端的位置连接在一起，以使壳体与电路板其中一个接地端电连接；所述屏蔽线呈弯向电路板的U形结构，所述屏蔽线的两个端头均连接在壳体上。
优选地，所述每排屏蔽线中，相邻两根屏蔽线之间具有间隙，或相邻两根屏蔽线紧挨在一起。
本实用新型的封装结构，电路板上设置有多个与芯片对应连接的接地端，且该多个接地端之间相互绝缘，也就是说，每个芯片对应在电路板上的接地端均是独立的，这就阻断了多组芯片之间通过接地端传输的电磁干扰，使得位于封装结构内腔中的各组芯片可以正常工作；由此可将多个芯片集成在同一封装结构内，以缩小整个元件的尺寸，从而满足了现代电子产品的轻薄化发展。
本实用新型的发明人发现，在现有技术中，将多个芯片集成在同一封装结构内，多个芯片的接地端与电路板的同一接地端连接，使得其中某个或某些芯片辐射出来的电磁波会在电路板的接地端内传递，从而干扰其它芯片的正常工作。因此，本实用新型所要实现的技术任务或者所要解决的技术问题是本领域技术人员从未想到的或者没有预期到的，故本实用新型是一种新的技术方案。
通过以下参照附图对本实用新型的示例性实施例的详细描述，本实用新型的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本实用新型的实施例，并且连同其说明一起用于解释本实用新型的原理。
图1是传统封装结构的示意图。
图2是传统封装结构的电路连接示意图。
图3是本实用新型封装结构的示意图。
图4是本实用新型封装结构的电路连接示意图。
图5是本实用新型封装结构另一实施方式的结构示意图。
具体实施方式
现在将参照附图来详细描述本实用新型的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本实用新型的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本实用新型及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
参考图3，本实用新型提供了一种芯片的封装结构，其包括电路板1以及与电路板1围成外部封装的壳体2，所述壳体2与电路板1固定在一起后，形成了具有内腔8的外部封装。其中，所述壳体2可以是呈一端开口的筒状，其开口的一端固定在电路板1上，通过电路板1将壳体2的开口端封装起来，二者形成了具有内腔8的外部封装。在本实用新型另一实施方式中，壳体2也可以呈平板状，此时还需要设置一侧壁部，通过该侧壁部将壳体2支撑固定在电路板1的上方，三者共同围成了具有内腔8的外部封装。
本实用新型的封装结构，在所述外部封装的内腔8中设置有至少两组芯片，该两组芯片可以独立工作，以实现各自的功能；当然，该两组芯片也可以相互作用。本实用新型的芯片可以是麦克风芯片、ASIC芯片、加速度计芯片、陀螺仪芯片、压力传感器芯片、温度传感器芯片或者湿度传感器芯片等本领域技术人员所熟知的芯片结构。
对于本领域的技术人员来说，本实用新型的封装结构可以是任意芯片组合的封装结构，为了便于描述本实用新型的技术方案，现以麦克风芯片、ASIC芯片为例进行说明。麦克风芯片为用于将声音信号转换为电信号的换能器件，其可以利用MEMS(微机电系统)工艺制作。ASIC芯片主要用于对麦克风芯片输出的电信号进行处理。麦克风芯片、ASIC芯片的结构以及功能原理均属于本领域技术人员的公知常识，在此不再具体说明。
在本实用新型一个具体的实施方式中，其中一组芯片为第一麦克风芯片3、第一ASIC芯片4，另一组芯片为第二麦克风芯片6、第二ASIC芯片5。该两组芯片均以本领域技术人员所熟知的方式固定在电路板1上。
所述电路板1上设置有两个接地端，分别记为第一接地端9、第二接地端13，且所述第一接地端9与第二接地端13相互绝缘。其中，第一接地端9与第一ASIC芯片4的接地端连接，所述第二接地端13与第二ASIC芯片5的接地端连接。当然，所述电路板1上还设置有用于输出第一麦克风芯片3信号的第一输出端10，以及用于输出第二麦克风芯片6信号的第二输出端11。
本实用新型的电路板1可以采用多层板层叠的方式形成，在该电路板1的内部形成有至少四个金属层，该四个金属层分别作为电路板1的第一接地端9、第二接地端13、用于输出第一麦克风芯片3信号的第一输出端10、用于输出第二麦克风芯片6信号的第二输出端11。该四个金属层在电路板1的内侧形成有连接端，在其外侧形成有用于与外部终端连接的焊盘，这属于本领域技术人员的公知常识，在此不再具体说明。
第一麦克风芯片3、第一ASIC芯片4、第二麦克风芯片6、第二ASIC芯片5固定在电路板1上，并可通过本领域技术人员所熟知的打线方式进行电路连接。图4示出了各麦克风芯片、ASIC芯片与电路板之间的电路连接示意图。第一ASIC芯片4、第二ASIC芯片5均包括偏执电压端Bias、输入端Vin、接地端GND、输出端Vout、电源端Vdd。其中，所述第一麦克风芯片3的两个电极分别连接在第一ASIC芯片4的偏执电压端Bias、输入端Vin上，所述第二麦克风芯片6的两个电极分别连接在第二ASIC芯片5的偏执电压端Bias、输入端Vin上。所述第一ASIC芯片4的电源端Vdd、输出端Vout分别连接在电路板1的第一供电端Vdd1、第一输出端Vout1上，所述第二ASIC芯片5的电源端Vdd、输出端Vout分别连接在电路板1的第二供电端Vdd2、第二输出端Vout2上，其中，所述第一ASIC芯片4的接地端GND连接在电路板1的第一接地端GND1上，所述第二ASIC芯片5的接地端GND接在电路板1的第二接地端GND2上。
本实用新型的封装结构，电路板上设置有多个与芯片对应连接的接地端，且该多个接地端之间相互绝缘，也就是说，每个芯片对应在电路板上的接地端均是独立的，这就阻断了多组芯片之间通过接地端传输的电磁干扰，使得位于封装结构内腔中的各组芯片可以正常工作；由此可将多个芯片集成在同一封装结构内，以缩小整个元件的尺寸，从而满足了现代电子产品的轻薄化发展。
在本实用新型一个优选的实施方式中，在所述外部封装的内腔8中还设有位于相邻两组芯片之间的至少一排屏蔽线12，其中，所述屏蔽线12与电路板1的其中一个接地端电连接在一起，以形成用于屏蔽相邻两组芯片之间电磁干扰的屏蔽部。每排屏蔽线12由多根屏蔽线12排布而成，该多根屏蔽线12在内腔8相对两端的方向上排布。其中，每排屏蔽线12可以从内腔的一端垂直地延伸至内腔的相对端；也可以是，每排屏蔽线12从内腔的一端倾斜地延伸至内腔的相对端。每排屏蔽线12中，相邻两根屏蔽线12可以等间距排布，使得相邻两根屏蔽线12之间具有一定的间隙，该间隙的大小可以根据电磁波的波长进行选择。例如当电磁波的波长较长时，可以选择较大的间隙；当电磁波的波长较短时，需要选择较小的间隙，以使该电磁波不能从相邻两根屏蔽线12之间的间隙中通过。对于本领域的技术人员来说，相邻两根屏蔽线12也可以紧挨在一起。
屏蔽线12可以通过本领域技术人员所熟知的连接方式与电路板1的接地端电连接在一起。在本实用新型一个具体的实施方式中，所述屏蔽线12的一端连接在电路板1上，例如，该屏蔽线12的一端连接在电路板1上露出第一接地端9的位置，从而实现了屏蔽线12与第一接地端9之间的电连接；屏蔽线12的另一端朝向壳体2的方向延伸，从而在空间上将位于内腔8中的两组芯片分割开，使得第一麦克风芯片3、第一ASIC芯片4构成的一组芯片与第二麦克风芯片6、第二ASIC芯片5构成的另一组芯片分别位于屏蔽线12的两侧。
在本实用新型一个具体的实施方式中，每根屏蔽线可以竖直地设置在内腔8中，其邻近壳体2一侧的端头可以与壳体2连接在一起，也可以与壳体2之间具有一定的间隙。
在本实用新型另一具体的实施方式中，所述屏蔽线12呈弯向壳体2的拱形或倒立的U形结构，参考图5。所述屏蔽线12的两个自由端头均连接在电路板1上，具体地说，该屏蔽线12的两端均连接在电路板1上露出第一接地端9的位置。该拱形具有一弯向壳体2的拱顶121，其中，该拱顶121可以与壳体2连接在一起；也可以与壳体2之间具有一定的间隙。
本实用新型的封装结构，在相邻两组芯片之间设置有至少一排与电路板其中一个接地端电连接的屏蔽线，该屏蔽线位于相邻两组芯片之间，也就是说，在空间上将相邻两组芯片分割开，由此可以阻断这两组芯片在内腔中相互传递的电磁干扰，使得位于内腔中的各组芯片可以正常工作；本实用新型的封装结构，既可以将在内腔中传递的电磁干扰阻断，又可以将在电路板接地端上传递的电磁干扰阻断，使集成在同一封装结构内部的多个芯片可以正常工作，满足了现代电子产品的轻薄化发展。
在本实用新型另一优选的实施方式中，所述壳体2为金属材质的壳体，所述壳体2的下端与电路板1上的其中一个接地端接触连接在一起，使得该壳体2本身也可以作为电路板的接地端使用，例如该壳体2的下端与电路板1上的第一接地端9接触连接在一起。此时，所述屏蔽线12的一端连接在壳体2上，从而使屏蔽线12通过壳体2与电路板的第一接地端9电连接在一起，屏蔽线12的另一端朝向电路板1的方向延伸，以形成用于屏蔽相邻两组芯片之间电磁干扰的屏蔽部。其中，每根屏蔽线12可以竖直地设置在内腔8中，其邻近电路板1一侧的端头与电路板1之间可以具有一定的间隙；也可以与电路板1连接在一起，在此需要注意的是，屏蔽线12可以与电路板1的第一接地端9连接在一起，但是不能与第二接地端13连接在一起。
在本实用新型一优选的实施方式中，所述屏蔽线12呈弯向电路板1的U形结构。所述屏蔽线12的两个自由端头均连接在壳体2上，该U形结构具有一弯向电路板1的底端，其中，该U形结构的底端可以与电路板1连接在一起，也可以与电路板1之间具有一定的间隙。
本实用新型的封装结构，由于两组芯片均包含有麦克风芯片，因此，在所述外部封装上还需要设置通孔7，该通孔7作为麦克风的声孔，使得声音可以从该通孔7流入至外部封装的内腔8中，并作用在麦克风芯片上。当两组芯片中包含有温度传感器芯片、压力传感器、湿度传感器等环境传感器芯片时，该通孔7可以连通芯片与外界，使得这些环境传感器可以感应外界的环境变化，从而对外可以输出检测的电信号。
虽然已经通过例子对本实用新型的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本实用新型的范围。本领域的技术人员应该理解，可在不脱离本实用新型的范围和精神的情况下，对以上实施例进行修改。本实用新型的范围由所附权利要求来限定。
Claims (10)
1.一种芯片的封装结构，其特征在于：包括电路板(1)以及与电路板(1)围成外部封装的壳体(2)，在所述外部封装的内腔(8)中设置有多组芯片；所述电路板(1)中具有分别与多组芯片对应连接的多个接地端，所述多个接地端之间彼此绝缘。
2.根据权利要求1所述的封装结构，其特征在于：所述多个接地端为形成在电路板(1)内部的多个金属层。
3.根据权利要求1所述的封装结构，其特征在于：在所述外部封装的内腔(8)中还设有位于相邻两组芯片之间的至少一排屏蔽线(12)，所述屏蔽线(12)与电路板(1)其中一个接地端电连接，以形成用于屏蔽相邻两组芯片之间电磁干扰的屏蔽部。
4.根据权利要求3所述的封装结构，其特征在于：所述屏蔽线(12)的一端连接在电路板(1)上引出接地端的位置，以使屏蔽线(12)与电路板(1)上的其中一个接地端电连接，屏蔽线(12)的另一端朝壳体(2)的方向延伸。
5.根据权利要求4所述的封装结构，其特征在于：所述屏蔽线(12)邻近壳体(2)一侧的端头与壳体(2)之间具有间隙或连接在一起。
6.根据权利要求3所述的封装结构，其特征在于：所述屏蔽线(12)呈弯向壳体(2)的拱形，所述屏蔽线(12)的两个端头均连接在电路板(1)上。
7.根据权利要求6所述的封装结构，其特征在于：所述屏蔽线(12)的拱顶(121)与壳体(2)之间具有间隙或连接在一起。
8.根据权利要求3所述的封装结构，其特征在于：所述壳体(2)为金属材质，所述壳体(2)的下端与电路板(1)上引出接地端的位置连接在一起，以使壳体(2)与电路板(1)其中一个接地端电连接；所述屏蔽线(12)一端连接在壳体(2)上，另一端朝电路板(1)的方向延伸。
9.根据权利要求8所述的封装结构，其特征在于：所述壳体(2)为金属材质，所述壳体(2)的下端与电路板(1)上引出接地端的位置连接在一起，以使壳体(2)与电路板(1)其中一个接地端电连接；所述屏蔽线(12)呈弯向电路板(1)的U形结构，所述屏蔽线(12)的两个端头均连接在壳体(2)上。
10.根据权利要求3所述的封装结构，其特征在于：所述每排屏蔽线(12)中，相邻两根屏蔽线(12)之间具有间隙，或相邻两根屏蔽线(12)紧挨在一起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520977726.0U CN205140944U (zh) | 2015-11-30 | 2015-11-30 | 一种芯片的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520977726.0U CN205140944U (zh) | 2015-11-30 | 2015-11-30 | 一种芯片的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205140944U true CN205140944U (zh) | 2016-04-06 |
Family
ID=55626709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520977726.0U Active CN205140944U (zh) | 2015-11-30 | 2015-11-30 | 一种芯片的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205140944U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108109969A (zh) * | 2017-12-19 | 2018-06-01 | 王孝裕 | 一种新型集成电路半导体器件 |
| WO2020124630A1 (zh) * | 2018-12-18 | 2020-06-25 | 歌尔股份有限公司 | 组合传感器 |
| CN111477611A (zh) * | 2020-06-28 | 2020-07-31 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
-
2015
- 2015-11-30 CN CN201520977726.0U patent/CN205140944U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108109969A (zh) * | 2017-12-19 | 2018-06-01 | 王孝裕 | 一种新型集成电路半导体器件 |
| WO2020124630A1 (zh) * | 2018-12-18 | 2020-06-25 | 歌尔股份有限公司 | 组合传感器 |
| CN111477611A (zh) * | 2020-06-28 | 2020-07-31 | 甬矽电子(宁波)股份有限公司 | 电磁屏蔽结构和电磁屏蔽结构制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205177827U (zh) | 一种芯片的封装结构 | |
| US20100322451A1 (en) | MEMS Microphone | |
| US20150117681A1 (en) | Acoustic Assembly and Method of Manufacturing The Same | |
| CN205140944U (zh) | 一种芯片的封装结构 | |
| CN110868682B (zh) | 一种mems麦克风 | |
| WO2012050279A1 (ko) | 마이크로폰 장치 | |
| CN102223593A (zh) | 具有对电磁干扰的屏蔽的封装式声学换能器装置 | |
| CN116405857B (zh) | 一种降噪式mems麦克风及电子设备 | |
| CN209396880U (zh) | 一种芯片的封装结构 | |
| CN203845811U (zh) | 多功能传感器 | |
| CN207061864U (zh) | 一种芯片的安装结构 | |
| CN202019450U (zh) | 一种mems麦克风 | |
| US9813790B1 (en) | Microphone package | |
| CN201594811U (zh) | 一种mems麦克风 | |
| CN207283808U (zh) | 一种高灵敏度的硅麦克风 | |
| CN202957979U (zh) | Mems麦克风 | |
| CN209882089U (zh) | 一种指向性防尘硅麦克风 | |
| CN101924270A (zh) | 无线通信装置及应用其的可携式电子装置 | |
| CN212954301U (zh) | Mems器件 | |
| CN102833659A (zh) | Mems麦克风及其制造方法 | |
| CN210745545U (zh) | Mems麦克风 | |
| US10735868B2 (en) | MEMS packaging | |
| CN209057367U (zh) | 一种传感器芯片的封装结构和电子设备 | |
| CN106454669A (zh) | 一种mems麦克风封装 | |
| CN203851292U (zh) | 一种mems麦克风 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Patentee after: Goertek Inc. Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Patentee before: Goertek Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191113 Address after: 266104 room 103, 396 Songling Road, Laoshan District, Qingdao, Shandong Province Patentee after: Goer Microelectronics Co., Ltd Address before: 261031 Dongfang Road, Weifang high tech Development Zone, Shandong, China, No. 268 Patentee before: Gore Co., Ltd. |