CN108878407A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN108878407A
CN108878407A CN201810057603.3A CN201810057603A CN108878407A CN 108878407 A CN108878407 A CN 108878407A CN 201810057603 A CN201810057603 A CN 201810057603A CN 108878407 A CN108878407 A CN 108878407A
Authority
CN
China
Prior art keywords
substrate
antenna
metal frame
semiconductor encapsulation
encapsulation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810057603.3A
Other languages
English (en)
Other versions
CN108878407B (zh
Inventor
钟佳良
黎沛伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108878407A publication Critical patent/CN108878407A/zh
Application granted granted Critical
Publication of CN108878407B publication Critical patent/CN108878407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体封装装置。所述半导体封装装置包含衬底，所述衬底具有第一表面以及与所述第一表面相对的第二表面并且包含第一导电接触件。所述半导体封装装置进一步包含安置在所述衬底的所述第一表面上的电子组件。所述半导体封装装置进一步包含安置在所述衬底的所述第一表面上的金属框。所述半导体封装装置进一步包含安置在所述金属框上的天线，其中所述天线与所述金属框电隔离并且电连接到所述衬底的所述第一导电接触件。

Description

半导体封装装置及其制造方法
技术领域
本发明涉及一种半导体封装装置及其制造方法，且更确切地说，涉及一种包含天线的半导体封装装置及其制造方法。
背景技术
例如手机等无线通信装置通常包含用于发射和接收射频(RF)信号的天线。类似地，无线通信装置包含各自安置在电路板的不同部分上的天线和通信模块。根据类似的方法，单独地制造天线和通信模块，并在将天线和通信模块放置在电路板上之后将其电连接到一起。因此，所述两组件可能带来单独的制造成本。此外，可能难以减小无线通信装置的大小以获得适合的紧凑型产品设计。另外，天线与通信模块之间的RF信号传输路径可能较长，由此降低在天线与通信模块之间传输的信号的质量。
发明内容
根据本发明的一些实施例，半导体封装装置包含衬底，所述衬底具有第一表面和与第一表面相对的第二表面并且包含第一导电接触件。半导体封装装置进一步包含安置在衬底的第一表面上的电子组件。半导体封装装置进一步包含安置在衬底的第一表面上的金属框。半导体封装装置进一步包含安置在金属框上的天线，其中天线与金属框电隔离并且电连接到衬底的第一导电接触件。
根据本发明的一些实施例，制造半导体封装装置的方法包含提供包含第一表面和与第一表面相对的第二表面的衬底。所述方法进一步包含在衬底的第一表面上安置电子组件。所述方法进一步包含通过第一导电接触件在衬底的第一表面上附接金属框，使得天线通过第一导电接触件电连接到衬底，天线安置在金属框上并且天线与金属框电隔离。
根据本发明的一些实施例，制造半导体封装装置的方法包含提供载体。所述方法进一步包含在载体上安置金属框，其中金属框具有安置于其上的天线并且天线与金属框电隔离。所述方法进一步包含在衬底上并且邻近于金属框安置电子组件。所述方法进一步包含在载体上方安置封装主体。所述方法进一步包含移除载体。所述方法进一步包含在封装主体上方安置互连结构，所述互连结构电连接到金属框、天线和电子组件。
附图说明
图1说明根据本发明的一些实施例的半导体封装装置的截面图。
图2说明根据本发明的一些实施例的半导体封装装置的截面图。
图3说明根据本发明的一些实施例的半导体封装装置的截面图。
图4说明根据本发明的一些实施例的半导体封装装置的截面图。
图5说明根据本发明的一些实施例的半导体封装装置的截面图。
图6A、图6B和图6C说明根据本发明的一些实施例的半导体制造方法。
图7A、图7B、图7C和图7D说明根据本发明的一些实施例的半导体制造方法。
贯穿图式和具体实施方式使用共用参考编号来指示相同或类似组件。根据以下结合附图作出的详细描述，本发明将会更显而易见。
具体实施方式
图1说明根据本发明的一些实施例的半导体封装装置1的截面图。半导体封装装置1包含衬底10、电子组件11、金属框12、天线13和绝缘层14。
衬底10可为(例如)印刷电路板，例如，纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底10可以包含相对表面101、102以及在表面101、102之间延伸的侧表面103。在一些实施例中，衬底10的表面101被称作顶部表面或第一表面，且衬底10的表面102被称作底部表面或第二表面。衬底10可以包含互连结构(例如，电连接)10r，例如再分布层(RDL)或接地元件(或接地区段)10g。在一些实施例中，接地元件10g可以是从衬底10的表面101或侧表面103中暴露的通孔、金属层或金属迹线。
电子组件11安置在衬底10的表面101上。在一些实施例中，电子组件11可为有源电子组件，例如，集成电路(IC)芯片或裸片。替代地，电子组件11可以是无源电子组件，例如，电容器、电阻器或电感器。在一些实施例中，电子组件11垂直地安置在衬底10的表面101上并且邻近于金属框12。举例来说，电子组件11的背侧(或背表面)或有源侧(有源表面)大体上垂直于衬底10的表面101。在一些实施例中，电子组件具有在背表面与有源表面之间延伸的侧表面。电子组件11可以通过导线接合、导电粘合剂或焊料球电连接到衬底10(例如，电连接到RDL)。通过在衬底10的表面101上垂直地安置电子组件11，可以减小半导体封装装置的面积(例如，X-Y尺寸)。在其它实施例中，电子组件11可以经布置使得电子组件11的背侧基本上平行于衬底10的表面101。
金属框12安置在衬底10的表面101上并且覆盖电子组件11。金属框12包含部分12a、12b和12c。金属框12的部分12a大体上垂直于衬底10的表面101。金属框12的部分12c大体上垂直于衬底10的表面101并且与金属框12的部分12a物理地间隔开。金属框12的部分12b大体上垂直于金属框12的部分12a、12c，并且电连接到金属框12的部分12a和金属框12的部分12c。在一些实施例中，部分12b在基本上平行于衬底10的表面101的方向上突出超过部分12a。
金属框12(例如，部分12c)电连接到衬底10的接地元件10g以提供电磁干扰(EMI)屏蔽。举例来说，金属框12可以防止电子组件11被从金属框外部的其它电子组件(例如，天线13或以高频操作的其它电路)中辐射的电磁波干扰。在一些实施例中，金属框12是导电薄膜，并且可包含(例如)铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)或不锈钢，或混合物、合金，或它的其它组合。金属框12可以包含单个导电层或多个导电层。在一些实施例中，金属框12包含多个导电层，并且多个导电层可以包含相同材料，或多个导电层中的一个可以包含不同材料，或多个导电层中的每一个可以包含与多个导电层中的其它导电层不同的材料。在一些实施例中，金属框12的每个导电层具有高达约200微米(μm)的厚度，例如，高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm，或高达约500纳米(nm)，以及低至约100nm或更少、低至约50nm或更少，或低至约10nm或更少。在一些实施例中，金属框12包含多个导电层，并且不同导电层可以具有不同的厚度。
天线13安置在衬底10的表面101上。天线13邻近于金属框12的部分12a、12b，并且通过绝缘层14与金属框12的部分12a、12b隔离。举例来说，天线13安置在金属框12的部分12a上并且通过绝缘层14与金属框12的部分12a、12b隔离。举例来说，天线13嵌入到金属框12的部分12a中并且通过绝缘层14与金属框12电绝缘。天线13是或包含导电材料，例如，金属或金属合金。导电材料的实例包含Au、Ag、Al、Cu或其合金。
天线13包含顶部表面131、与顶部表面131相对的底部表面132以及在顶部表面131与底部表面132之间延伸的侧表面133。天线13的顶部表面131和侧表面133由绝缘层14覆盖以防止天线13接触金属框12。天线13的底部表面132从绝缘层14中暴露。天线13的底部表面132直接地接触衬底10的导电垫(例如，导电接触件或第一导电接触件)10a，并且因此信号可以通过衬底10的互连结构10r在天线13与电子组件11之间传输。在一些实施例中，电子组件11通过第二导电接触件电连接到衬底10(例如，电连接到互连结构10r)。将天线13直接地连接到衬底10的导电垫10a和互连结构10r而不使用任何馈送元件可以缩短天线13与电子组件11之间的信号传输路径，这将继而降低传输期间的信号损耗(例如，尤其对于高频信号而言)并且增大半导体封装装置1的性能。
在一些与天线集成的类似的半导体封装装置中，天线和电子组件并排安置在衬底上，这将增大半导体封装装置的总面积(例如，X-Y尺寸)。根据一些实施例，天线13形成或安置于金属框12上(或嵌入到金属框12中)，并且因此可以减小半导体封装装置1的总面积。此外，通过将天线13放置在金属框12上，天线13更接近于电子组件11。减小天线13与电子组件11之间的距离可以降低传输期间的信号损耗，这将继而增大半导体封装装置1的性能。
图2说明根据本发明的一些实施例的半导体封装装置2的截面图。半导体封装装置2类似于图1中所示的半导体封装装置1，不同之处在于半导体封装装置2的天线23安置在金属框12的所有的部分12a、12b和12c上。
天线23安置在金属框12的外表面(包含部分12a、12b和12c)上并且通过绝缘层24与金属框12隔离。举例来说，天线23和绝缘层24与金属框12共形。天线23的底部表面232直接地接触衬底10的导电垫10a，并且因此信号可以通过衬底10的互连结构10r在天线23与电子组件11之间传输。在金属框12的所有外表面上安置天线23可以增大辐射方向(例如，X、Y及Z方向)，这将增大半导体封装装置2的性能。
图3说明根据本发明的一些实施例的半导体封装装置3的截面图。半导体封装装置3类似于图1中所示的半导体封装装置1，不同之处在于存在安置在金属框12的部分12a上的两个天线33a、33b。
天线33a安置在衬底10的表面101上。天线33a邻近于金属框12并且通过绝缘层34a与金属框12隔离。举例来说，天线33a安置在金属框12的部分12a上并且通过绝缘层34a与金属框12的部分12a隔离。举例来说，天线33a嵌入到金属框12的部分12a中并且通过绝缘层34a与金属框12电绝缘。天线33a包含顶部表面33a1、与顶部表面33a1相对的底部表面33a2以及在顶部表面33a1与底部表面33a2之间延伸的侧表面33a3。天线33a的顶部表面33a1和侧表面33a3由绝缘层34a覆盖以防止天线33a接触金属框12。天线33a的底部表面33a2从绝缘层34a中暴露。天线33a的底部表面33a2直接地接触衬底10的导电垫10a，并且因此信号可以通过衬底10的互连结构10r在天线33a与电子组件11之间传输。
天线33b安置在天线33a上方并且天线33a分离(例如，物理地分离)。天线33b邻近于金属框12并且通过绝缘层34b与金属框12隔离。举例来说，天线33b安置在金属框12的部分12a上并且通过绝缘层34b与金属框12的部分12a隔离。举例来说，天线33b嵌入到金属框12的部分12a中并且通过绝缘层34b与金属框12电绝缘。天线33b包含顶部表面33b1、与顶部表面33b1相对的底部表面33b2以及在顶部表面33b1与底部表面33b2之间延伸的侧表面33b3。天线33b的顶部表面33b1、底部表面33b2和侧表面33b3由绝缘层34b覆盖。天线33b直接地或间接地连接到衬底10使得信号可以通过衬底10在天线33b与电子组件11之间传输。
在一些实施例中，取决于不同的实施例，可能存在安置在金属框12的部分12a上的任何数量(例如，大于2)的天线。在一些实施例中，存在安置在金属框12的部分12a上的天线阵列。在一些实施例中，取决于设计规范，天线阵列可以安置在金属框12的部分12a、部分12b和/或部分12c上。增加天线的数量可以增大辐射强度，这将继而增强半导体封装装置3的性能。
图4说明根据本发明的一些实施例的半导体封装装置4的截面图。半导体封装装置4类似于图1中所示的半导体封装装置1，不同之处在于半导体封装装置4进一步包含封装主体45。
封装主体45安置在衬底10的表面101上且囊封电子组件11。封装主体45的侧表面452接触金属框12的部分12a、12c，并且封装主体45的顶部表面451接触金属框12的部分12b。在一些实施例中，封装体45包含环氧树脂(包含填充物)、模制化合物(例如，环氧模制化合物或其它模制化合物)、聚酰亚胺、酚类化合物或材料、具有分散在其中的硅酮的材料，或其组合。
图5说明根据本发明的一些实施例的半导体封装装置5的截面图。半导体封装装置5类似于图1中所示的半导体封装装置1，不同之处在于半导体封装装置5的天线53的一部分沿着衬底10的侧表面103延伸。
如图5中所示，天线53与衬底10的侧表面103不共面。举例来说，天线53沿着金属框12的部分12a和衬底10的侧表面103延伸以直接地接触从衬底10的侧表面103中暴露的衬底10的互连结构10r。
图6A、6B和6C说明根据本发明的一些实施例的半导体制造方法。
参考图6A，提供衬底10。衬底10可为(例如)印刷电路板，例如，纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底10可以包含互连结构10r，例如，RDL或接地元件10g。
具有绝缘层14和附接到其的天线13的金属区段52a形成或安置于衬底10的表面101上。天线13安置在金属区段52a的第一侧52a1上且通过绝缘层14与金属区段52a隔离。绝缘层14形成或安置在天线13与金属区段52a之间且在天线13的顶部表面131上。天线13的底部表面132从绝缘层14中暴露。天线13的底部表面132直接地接触衬底10的导电垫10a。天线13是或包含导电材料，例如，金属或金属合金。导电材料的实例包含Au、Ag、Al、Cu或其合金。在一些实施例中，具有绝缘层14和附接到其的天线13的金属区段52a可以通过以下操作形成：(i)提供天线13；(ii)形成或安置绝缘层14以用于覆盖天线13；(iii)移除绝缘层14的一部分以暴露天线13的底部表面132；以及(iv)将绝缘层14附接到金属区段52a的第一侧52a1。
电子组件11、11a形成或安置于衬底10的表面101上。电子组件11、11a可为有源电子组件(例如，IC或裸片)或无源电子组件(例如，电容器、电阻器或电感器)。电子组件11a可以借助于倒装芯片或导线接合技术电连接到衬底10(例如，电连接到RDL)。
电子组件11垂直地形成或安置于衬底10的表面101上且邻近于金属区段52a的第二侧52a2。举例来说，电子组件11的背侧基本上平行于金属区段52a。电子组件11可以通过导线接合、导电粘合剂或焊料球电连接到衬底10(例如，电连接到RDL)。
参考图6B，封装主体45可以形成或安置于衬底10的表面101的一部分上以覆盖或囊封电子组件11、11a。衬底10的表面101的另一部分(包含接地元件10g)从封装主体45中暴露。在一些实施例中，封装主体45包含环氧树脂，所述环氧树脂包含分散在其中的填充物。封装主体45可通过模制技术形成或安置，例如，选择性模制、转移模制或压缩模制。
参考图6C，金属区段52b形成或安置于衬底10的表面101的暴露部分上。在一些实施例中，金属区段52b形成或安置于衬底10的接地元件10g上。金属区段52c随后形成或安置于封装主体45以及金属区段52a和52b上。金属区段52c直接地接触金属区段52a和52b以限定屏蔽层。金属区段52a、52b、52c是导电薄膜，并且可包含(例如)Al、Cu、Cr、Sn、Au、Ag、Ni或不锈钢或混合物、合金或它的其它组合。在一些实施例中，金属区段52a、52b、52c由相同材料形成。替代地，金属区段52a、52b、52c由不同材料形成。在其它实施例中，取决于设计规范，可以省略图6B中所示的操作(例如，封装主体45的形成)。
在一些实施例中，为了将天线集成到半导体封装装置中，天线方向图可以通过溅射导电材料形成或安置于封装主体上。然而，此过程可以增大制造半导体封装装置的难度。根据一些实施例，在衬底10上形成或安置具有附接到其的天线13的金属区段52a可以简化制造半导体封装装置的过程。
图7A、7B、7C和7D说明根据本发明的一些实施例的半导体制造方法。
参考图7A，提供了具有安置于其上的粘合剂层71的载体70。具有绝缘层14和附接到其的天线13的金属区段52a通过粘合剂层71形成或安置于载体70上。天线13安置在金属区段52a的第一侧52a1上且通过绝缘层14与金属区段52a隔离。绝缘层14形成或安置在天线13与金属区段52a之间且在天线13的顶部表面131上。天线13的底部表面132从绝缘层14中暴露。天线13的底部表面132直接地接触粘合剂层71。天线13是或包含导电材料，例如，金属或金属合金。导电材料的实例包含Au、Ag、Al、Cu或其合金。
电子组件11、11a通过粘合剂层71形成或安置于载体70上。电子组件11、11a可为有源电子组件(例如，IC或裸片)或无源电子组件(例如，电容器、电阻器或电感器)。电子组件11垂直地形成或安置于载体70上且邻近于金属区段52a的第二侧52a2。举例来说，电子组件11的背侧基本上平行于金属区段52a。
参考图7B，封装主体75形成或安置于载体70上且囊封电子组件11、11a和金属区段52a的第二侧52a2。封装主体75暴露金属区段52a的顶部表面和绝缘层14的顶部表面。在一些实施例中，封装主体75包含环氧树脂，所述环氧树脂包含分散在其中的填充物。封装主体75可通过模制技术形成或安置，例如，选择性模制、转移模制或压缩模制。
参考图7C，从封装主体75中移除载体70，并且封装主体75随后附接到衬底10。衬底10可为(例如)印刷电路板，例如，纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底10可以包含互连结构10r，例如，RDL或接地元件10g。天线13的底部表面132直接地接触衬底10上的导电垫10a。电子组件11、11a的电接触件直接地接触衬底10上的导电衬垫(例如，第二导电接触件)10a1、10a2。
参考图7D，金属区段72安置在封装主体75、金属区段52a的顶部表面和绝缘层14的顶部表面上。金属区段72电连接到金属区段52a的顶部表面以限定屏蔽层。
如本文中所使用，术语“基本上”、“实质”、“近似”和“约”用于指示和解释小的变化。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。作为另一实例，膜或层的厚度“基本上均匀”可以是指膜或层的平均厚度的小于或等于±10％的标准偏差，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。术语“基本上共面”可指沿同一平面定位的在数微米(μm)内的两个表面，例如沿着同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内。如果两个表面或组件之间的角为例如90°±10°，例如，±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°，那么两个表面或组件可被认为“基本上垂直”。如果两个表面或组件之间的角为例如0°±10°，例如，±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°，那么两个表面或组件可被认为“基本上平行”。当结合事件或情况使用时，术语“基本上”、“实质”、“近似”和“约”可以是指其中事件或情况精确出现的例子，以及其中事件或情况非常近似出现的例子。
在一些实施例的描述中，提供于另一组件“上”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
另外，有时在本文中以范围格式呈现量、比率和其它数值。可以理解，此类范围格式是用于便利和简洁起见，且应灵活地理解，不仅包含明确地规定为范围界限的数值，且还包含涵盖于所述范围内的所有个体数值或子范围，如同明确地规定每一数值和子范围一般。
虽然已参考本发明的具体实施例描述并说明本发明，但这些描述和说明并不限制本发明。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书定义的本发明的真实精神和范围。所述图式可能未必按比例绘制。归因于制造过程中的变量等等，本发明中的艺术再现与实际设备之间可能存在区别。可能存在并未特定说明的本发明的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改都意图在所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本发明的限制。

Claims (20)

1.一种半导体封装装置，其包括：
衬底，其具有第一表面以及与所述第一表面相对的第二表面并且包括第一导电接触件；
电子组件，其安置在所述衬底的所述第一表面上；
金属框，其安置在所述衬底的所述第一表面上；以及
天线，其安置在所述金属框上，其中所述天线与所述金属框电隔离并且电连接到所述衬底的所述第一导电接触件。
2.根据权利要求1所述的半导体封装装置，其中所述金属框包含安置在所述衬底的所述第一表面上且邻近于所述电子组件的第一部分以及连接到所述第一部分且位于所述电子组件上方的第二部分。
3.根据权利要求2所述的半导体封装装置，其进一步包括安置在所述金属框的所述第一部分上且在所述天线与所述金属框的所述第一部分之间的绝缘层。
4.根据权利要求3所述的半导体封装装置，其中：
所述天线具有顶部表面、与所述顶部表面相对的底部表面、在所述顶部表面与所述底部表面之间延伸的第一侧表面以及与所述第一侧表面相对的第二侧表面；
所述天线的所述顶部表面和所述第一侧表面由所述绝缘层覆盖；以及
所述天线的所述底部表面从所述绝缘层中暴露且直接地接触所述衬底的所述第一导电接触件。
5.根据权利要求3所述的半导体封装装置，其中：
所述金属框包括安置在所述衬底的所述第一表面上且基本上平行于所述第一部分延伸的第三部分；
所述绝缘层安置在所述金属框的所述第一部分、所述第二部分以及所述第三部分上；以及
所述天线安置在所述绝缘层上。
6.根据权利要求2所述的半导体封装装置，其进一步包括：
封装主体，其安置在所述衬底的所述第一表面上且覆盖所述电子组件；以及
屏蔽层，其安置在所述封装主体的顶部表面上且接触所述金属框的所述第一部分，
其中所述金属框的所述第一部分安置为邻近于所述封装主体的侧表面。
7.根据权利要求6所述的半导体封装装置，其进一步包括绝缘层，其中所述天线通过所述绝缘层与所述屏蔽层电隔离。
8.根据权利要求1所述的半导体封装装置，其中所述衬底包括其中的电连接件，并且所述电子组件安置在第二导电接触件上，且所述天线在所述衬底内通过所述第一导电接触件、所述第二导电接触件和所述电连接件电连接到所述电子组件。
9.根据权利要求8所述的半导体封装装置，其中所述电子组件的有源表面大体上垂直于所述衬底的所述第一表面，并且所述有源表面通过导线、焊料球或导电粘合剂电连接到所述衬底上的所述第二导电接触件。
10.根据权利要求1所述的半导体封装装置，其中所述衬底包括接地区段，并且所述金属框连接到所述衬底的所述接地区段。
11.根据权利要求1所述的半导体封装装置，其中：
所述第一导电接触件从所述衬底的侧表面中暴露；以及
所述天线沿着所述衬底的所述侧表面延伸且接触所述第一导电接触件。
12.根据权利要求1所述的半导体封装装置，其中所述衬底包含印刷电路板或再分布层。
13.一种制造半导体封装装置的方法，其包括：
提供包含第一表面以及与所述第一表面相对的第二表面的衬底；
在所述衬底的所述第一表面上安置电子组件；以及
通过第一导电接触件在所述衬底的所述第一表面上附接金属框，天线安置在所述金属框上并且所述天线与所述金属框电隔离，使得所述天线通过所述第一导电接触件电连接到所述衬底。
14.根据权利要求13所述的方法，其中附接所述金属框包括：
将所述天线连接到所述衬底的所述第一导电接触件；以及
将所述金属框连接到所述衬底的接地区段。
15.根据权利要求13所述的方法，其中安置所述电子组件包括：
在所述衬底的所述第一表面上安置在所述电子组件的有源表面与背表面之间延伸的侧表面；以及
通过导线、焊料球或导电粘合剂将所述电子组件的所述有源表面连接到所述衬底的所述第一表面。
16.根据权利要求13所述的方法，其进一步包括：
在所述衬底的所述第一表面上安置封装主体以覆盖所述电子组件，其中所述封装主体的侧表面安置为邻近于所述金属框；以及
在所述封装主体的顶部表面上安置屏蔽层，其中所述屏蔽层接触金属框金属框。
17.一种制造半导体封装装置的方法，其包括：
提供载体；
在所述载体上安置金属框，其中所述金属框具有安置于其上的天线，并且所述天线与所述金属框电隔离；
在所述载体上且邻近于所述金属框安置电子组件；
在所述载体上方安置封装主体；
移除所述载体；以及
在所述封装主体上方安置互连结构，所述互连结构电连接到所述金属框、所述天线以及所述电子组件。
18.根据权利要求17所述的方法，其中所述金属框连接到所述互连结构的接地区段。
19.根据权利要求17所述的方法，其中所述互连结构包括直接地接触所述天线的第一导电接触件以及连接到所述电子组件且电连接到所述第一导电接触件的第二导电接触件。
20.根据权利要求17所述的方法，其进一步包括在所述封装主体上安置屏蔽层，其中所述屏蔽层直接地接触所述金属框并且与所述天线电隔离。
CN201810057603.3A 2017-05-10 2018-01-22 半导体封装装置及其制造方法 Active CN108878407B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/591,855 US10381316B2 (en) 2017-05-10 2017-05-10 Semiconductor package device and method of manufacturing the same
US15/591,855 2017-05-10

Publications (2)

Publication Number Publication Date
CN108878407A true CN108878407A (zh) 2018-11-23
CN108878407B CN108878407B (zh) 2021-12-10

Family

ID=64096188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810057603.3A Active CN108878407B (zh) 2017-05-10 2018-01-22 半导体封装装置及其制造方法

Country Status (2)

Country Link
US (1) US10381316B2 (zh)
CN (1) CN108878407B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477611A (zh) * 2020-06-28 2020-07-31 甬矽电子(宁波)股份有限公司 电磁屏蔽结构和电磁屏蔽结构制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
TWI689019B (zh) * 2019-05-29 2020-03-21 力成科技股份有限公司 天線整合式封裝結構及其製造方法
US11101541B2 (en) * 2019-10-03 2021-08-24 Advanced Semiconductor Engineering, Inc. Semiconductor assembly and method for manufacturing the same
US11404799B2 (en) * 2019-10-24 2022-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457535A (zh) * 2001-03-02 2003-11-19 皇家菲利浦电子有限公司 模块和电子装置
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US20110115060A1 (en) * 2009-11-19 2011-05-19 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Electromagnetic Interference Shielding
CN102769005A (zh) * 2012-06-28 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN103219298A (zh) * 2012-05-15 2013-07-24 日月光半导体制造股份有限公司 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
US20160351525A1 (en) * 2010-02-18 2016-12-01 Amkor Technology, Inc. Shielded electronic component package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562455B (en) * 2013-01-25 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and method of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457535A (zh) * 2001-03-02 2003-11-19 皇家菲利浦电子有限公司 模块和电子装置
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US20110115060A1 (en) * 2009-11-19 2011-05-19 Advanced Semiconductor Engineering, Inc. Wafer-Level Semiconductor Device Packages with Electromagnetic Interference Shielding
US20160351525A1 (en) * 2010-02-18 2016-12-01 Amkor Technology, Inc. Shielded electronic component package
CN103219298A (zh) * 2012-05-15 2013-07-24 日月光半导体制造股份有限公司 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN102769005A (zh) * 2012-06-28 2012-11-07 日月光半导体制造股份有限公司 半导体封装构造及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477611A (zh) * 2020-06-28 2020-07-31 甬矽电子(宁波)股份有限公司 电磁屏蔽结构和电磁屏蔽结构制作方法

Also Published As

Publication number Publication date
US10381316B2 (en) 2019-08-13
CN108878407B (zh) 2021-12-10
US20180331050A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
CN108878407A (zh) 半导体封装装置及其制造方法
CN107230664B (zh) 电子电路封装
US9269673B1 (en) Semiconductor device packages
CN108933122B (zh) 半导体封装装置及其制造方法
US10332848B2 (en) Semiconductor package device and method of manufacturing the same
US9653415B2 (en) Semiconductor device packages and method of making the same
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US10879197B2 (en) Package structure and method of fabricating package structure
KR102411996B1 (ko) 패키지 기판 및 그 제조 방법
CN110364492A (zh) 半导体装置封装及其制造方法
CN104067389A (zh) 包括电磁吸收和屏蔽的半导体装置
CN108933121A (zh) 半导体封装装置
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
US11721884B2 (en) Semiconductor device package and method of manufacturing the same
CN105990268B (zh) 电子封装结构及其制法
CN112053997A (zh) 半导体设备封装及其制造方法
CN107978588B (zh) 半导体封装装置及其制造方法
CN107946287A (zh) 半导体封装装置及其制造方法
CN110364493A (zh) 半导体装置封装及其制造方法
CN110233144A (zh) 半导体封装装置
US9704812B1 (en) Double-sided electronic package
JP2010258137A (ja) 高周波モジュールおよびその製造方法
CN109411450A (zh) 半导体封装装置和其制造方法
CN109309070A (zh) 半导体封装装置和其制造方法
US20200251449A1 (en) Semiconductor device package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant