CN110233144A - 半导体封装装置 - Google Patents

半导体封装装置 Download PDF

Info

Publication number
CN110233144A
CN110233144A CN201810454048.8A CN201810454048A CN110233144A CN 110233144 A CN110233144 A CN 110233144A CN 201810454048 A CN201810454048 A CN 201810454048A CN 110233144 A CN110233144 A CN 110233144A
Authority
CN
China
Prior art keywords
substrate
semiconductor encapsulation
encapsulation device
conductor
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810454048.8A
Other languages
English (en)
Inventor
徐绍恩
卓晖雄
吕世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN110233144A publication Critical patent/CN110233144A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/14—Reflecting surfaces; Equivalent structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/14—Reflecting surfaces; Equivalent structures
    • H01Q15/18—Reflecting surfaces; Equivalent structures comprising plurality of mutually inclined plane surfaces, e.g. corner reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/062—Two dimensional planar arrays using dipole aerials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

一种半导体封装装置包含衬底、天线和导体。所述衬底具有上表面。所述天线安置于所述衬底的所述上表面上。所述导体安置于所述衬底的所述上表面上并环绕所述天线。所述导体具有面朝所述天线的第一表面和与所述第一表面相对的第二表面。所述导体的所述第二表面与所述衬底的所述上表面间隔开。

Description

半导体封装装置
技术领域
本发明涉及半导体封装装置，且涉及包含天线阵列的半导体封装装置。
背景技术
例如蜂窝电话或车载雷达的无线通信装置可包含用于发射和接收射频(RF)信号的天线。在一些应用中，对于天线设计来说，天线的大小、发射质量和发射距离可为重要参数。随着对移动通信的连续开发和对高数据速率和稳定通信质量的迫切需求，高频率无线发射(例如，28GHz下或60GHz下)可为重要的。可能需要提供具有较大增益和较好热量耗散的天线阵列。
发明内容
在根据一些实施例的一些方面中，一种半导体封装装置包含衬底、天线和导体。所述衬底具有上表面。所述天线安置于所述衬底的所述上表面上。所述导体安置于所述衬底的所述上表面上并环绕所述天线。所述导体具有面朝所述天线的第一表面和与所述第一表面相对的第二表面。所述导体的所述第二表面与所述衬底的所述上表面间隔开。
在根据一些实施例的一些方面中，一种半导体封装装置包含衬底、天线、导体和连接元件。所述衬底具有上表面和与所述上表面相对的下表面。所述天线安置于所述衬底的所述上表面上。所述导体安置于所述衬底的所述上表面上并环绕所述天线。所述连接元件安置于所述导体与所述衬底的所述上表面之间并将所述导体连接到所述衬底的所述上表面。
在根据一些实施例的一些方面中，一种半导体封装装置包含衬底、天线和传导框。所述衬底具有上表面和与所述上表面相对的下表面。所述天线安置于所述衬底的所述上表面上。所述传导框安置于所述衬底的所述上表面上并环绕所述天线。
在根据一些实施例的一些方面中，一种制造半导体封装装置的方法包含提供包含上表面的衬底；将天线安置于所述衬底的所述上表面上；和将导体安置于所述衬底的所述上表面上以环绕所述天线。
附图说明
图1A说明根据本公开的一些实施例的半导体封装装置的透视图。
图1B说明根据本公开的一些实施例的半导体封装装置的横截面视图。
图2A说明根据本公开的一些实施例的半导体封装装置的透视图。
图2B说明根据本公开的一些实施例的半导体封装装置的横截面视图。
图2C说明根据本公开的一些实施例的半导体封装装置的横截面视图。
图2D说明根据本公开的一些实施例的半导体封装装置的横截面视图。
图3说明根据本公开的一些实施例的半导体封装装置的透视图。
图4A说明根据本公开的一些实施例的半导体封装装置的横截面视图。
图4B说明根据本公开的一些实施例的图4A中的半导体封装装置的一部分的透视图。
图4C说明根据本公开的一些实施例的的图4A中的半导体封装装置的一部分的透视图。
图5A、图5B和图5C说明根据本公开的一些实施例用于制造半导体封装装置的方法。
贯穿图式和详细描述使用共同参考标号来指示相同或相似元件。根据以下结合附图作出的具体实施方式可容易地理解本公开。
具体实施方式
图1A说明根据本公开的一些实施例的半导体封装装置1的透视图。半导体封装装置1包含衬底10、天线11、导体12和电子组件13。
衬底10可以包含例如印刷电路板，例如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底10可包含互连结构(或电连接件)，例如重布层(RDL)或接地元件。衬底具有表面101和与表面101相对的表面102。在一些实施例中，衬底10的表面101被称作上表面或第一表面，且衬底10的表面102被称作下表面或第二表面。在一些实施例中，衬底10可包含多个层(例如，金属层)，且所述层可通过一或多个互连结构10v(例如，导通孔)电连接。在一些实施例中，衬底10包含安置于衬底10的表面101与衬底10的表面102之间的接地层10g。在一些实施例中，衬底10的表面101和衬底10的接地层10g通过互连结构10v中的一或多个电连接。在一些实施例中，互连结构10v中的一或多个从衬底10的表面101延伸到至少接地层10g。在一些实施例中，衬底10可包含表面102上的电接触件10b(例如，焊料凸块)以提供半导体封装装置1与其它电路或电装置之间的电连接。
天线11安置于衬底10的表面101上。在一些实施例中，天线11包含单一天线元件。在一些实施例中，天线11可包含多个天线单元。举例来说，天线11可包含包含贴片天线、偶极天线、单极天线等的阵列。在一些实施例中，天线11可包含M×N天线单元阵列，其中M或N是大于1的整数。在一些实施例中，取决于设计规范，M可与N相同或不同。举例来说，天线11可包含4×4天线单元阵列。举例来说，天线11可包含4×1天线单元阵列。
导体12安置于衬底10的表面101上。导体12可在本文中被称作“传导框”。导体12邻近于天线11并围绕其安置。举例来说，导体12环绕天线11。举例来说，导体12安置于天线11的周缘处。举例来说，导体12包含安置于天线11的相应边缘处的四个薄片12a、12b、12c和12d。在一些实施例中，在导体12的一或多对邻近薄片之间存在间隙。举例来说，在薄片12a和12b、薄片12b和12d、薄片12d和12c或薄片12c和12a之间存在相应间隙。在一些实施例中，所述间隙位于邻近于天线11的相应拐角处。在一些实施例中，导体12包含一或多个金属、金属合金或其它传导材料。
如图1B中所示出，其说明沿着图1A中的y方向的半导体封装装置1的横截面图，导体12的每一薄片具有面朝天线11的表面121(也称为第一表面)(例如导体12的薄片的天线侧上的表面121，其无需直接面向天线11)和与表面121相对的表面122(也称为第二表面)。在一些实施例中，在表面121与表面122之间存在距离。举例来说，导体12的薄片具有厚度。表面122面向直接或间接衬底10的表面101，且与衬底10的表面101间隔开。在一些实施例中，导体12的每一薄片的表面121包含电磁反射性表面。举例来说，表面121可反射天线11辐射的一或多个电磁波，以便在预定方向上(例如，在图1A中示出的z方向上)引导电磁波，这可增加天线11的辐射效率(或增益)。在一些实施例中，导体12的每一薄片的表面122包含热耗散表面，以便增加半导体封装装置1的热量耗散。在一些实施例中，表面121的粗糙度不同于表面122的粗糙度。举例来说，表面121的粗糙度小于表面122的粗糙度(例如，表面121的粗糙度是表面122的粗糙度的约0.9或更小、约0.8或更小或约0.7或更小倍)。在一些实施例中，如图1B中所示，由衬底10的表面101和导体12的表面122界定的角度θ1大于0度且小于或等于约90度，例如大于0度且小于或等于约80度。
在一些实施例中，导体12与衬底10的表面101间隔开(例如，不直接接触衬底10的表面101)。导体12可包含邻近于衬底10的表面101的第一终端，以及与第一终端相对的第二终端。第一终端可电连接到互连结构10v，和/或可电连接到安置于衬底10中的被表面101暴露的接地元件。可衬底10的表面101与导体12的邻近于衬底10的表面101的第一终端之间存在距离。举例来说，如图1B中所示，连接部件12s(例如，焊接层或导电性粘附层)安置于导体12与衬底10的表面101之间。连接部件12s将导体12的邻近于衬底10的表面101的第一终端连接到衬底10。
电子组件13安置于衬底10的表面102上。在一些实施例中，电子组件13通过衬底10内的互连结构10v(其可充当馈电元件)电连接到天线11。电子组件13可包含芯片或裸片，其包含半导体衬底、一或多个集成电路装置和其中的一或多个上覆的互连结构。集成电路装置可包含有源装置(例如，晶体管)和/或无源装置(例如，电阻器、电容器、电感器或其组合)。电子组件13可电连接到衬底10(例如，到衬底10的传导垫或安置于衬底10上)，且可借助于倒装芯片或导线接合技术达到电连接。
图2A说明根据本公开的一些实施例的半导体封装装置2的透视图。半导体封装装置2类似于图1A中的半导体封装装置1，其间的差别中的一个是半导体封装装置1的导体12包含四个薄片12a、12b、12c和12d，而半导体封装装置2的导体22包含四个三棱柱22a、22b、22c和22d。虽然在图2A中未示出如图1A中所示的电子组件13和电接触件10b，但根据设计规范可将电子组件13和电接触件10b添加到半导体封装装置2(例如，衬底10的表面102上)。
导体22安置于衬底10的表面101上。导体22邻近于天线11并围绕其安置。举例来说，导体22环绕天线11。举例来说，导体22安置于天线11的周缘处。举例来说，导体12包含安置于天线11的相应边缘处的四个三棱柱22a、22b、22c和22d。在一些实施例中，在导体22的每两个邻近三棱柱之间存在间隙。举例来说，在三棱柱22a和22b、三棱柱22b和22d、三棱柱22d和22c或三棱柱22c和22a之间存在间隙。在一些实施例中，间隙位于邻近于天线11的相应拐角处。
如图2B中所示出，其说明沿着图2A中的y方向的半导体封装装置2的横截面图，导体22的每一个三棱柱具有面朝天线11的表面221(也称为第一表面)(例如，导体22的薄片的天线侧上的表面221，其无需直接面向天线11)、邻近于表面221的表面222(也称为第二表面)以及邻近于表面221和表面222的表面223。在一些实施例中，表面222大体上垂直于衬底10的表面101。在一些实施例中，表面223大体上平行于衬底10的表面101，并且例如通过连接元件22s(例如，包含焊接材料的焊接层，或导电性粘附层)与衬底10的表面101间隔开。在一些实施例中，导体22的表面221包含电磁反射性表面。举例来说，表面221可反射天线11辐射的一或多个电磁波，以便在预定方向上(例如，在图2A中示出的z方向上)引导电磁波，这可增加天线11的辐射效率(或增益)。在一些实施例中，导体22的表面222包含热耗散表面，以便增加半导体封装装置2的热量耗散。在一些实施例中，表面221的粗糙度不同于表面222的粗糙度。举例来说，表面221的粗糙度小于表面222的粗糙度(例如，表面221的粗糙度是表面222的粗糙度的约0.9或更小、约0.8或更小或约0.7或更小倍)。在一些实施例中，由表面101和表面221界定的角度可小于180度且大于或等于约90度，例如小于180度且大于或等于约100度。
在一些实施例中，如图2C中所示，半导体封装装置2可另外包含在衬底10的表面101上并且覆盖天线11和导体22的至少一部分的封装体29。在一些实施例中，导体22的顶部部分从封装体29暴露。在一些实施例中，如图2D中所示，封装体29'可选择性地覆盖导体22的一部分并且可暴露导体22的顶部部分、导体22的表面221和天线11。在一些实施例中，封装体29或29'包含具有分散在其中的填料的环氧树脂。
图3说明根据本公开的一些实施例的半导体封装装置3的透视图。半导体封装装置3类似于图1A中的半导体封装装置1，且其间的差别中的一个是半导体封装装置1的导体12包含四个薄片12a、12b、12c和12d，而半导体封装装置3的导体32(包含四个薄片32a、32b、32c和32d)另外包含邻近于如图1A中所示的衬底10的表面101和导体12的表面122的多个鳍片结构32f。鳍片结构32f安置于衬底10的表面101上并且连接到如图1A中所示的导体12的表面122。与图1A中的导体12相比，导体32的鳍片结构32f可进一步改进半导体封装装置3的热量耗散。虽然在图3中未示出如图1A中所示的电子组件13和电接触件10b，但可根据设计规范将电子组件13和电接触件10b添加到半导体封装装置3(例如，衬底10的表面102上)。
图4A说明根据本公开的一些实施例的半导体封装装置4的横截面图。半导体封装装置4类似于图1A中的半导体封装装置1，且其间的差别中的一个是在图1A中，电子组件13安置于衬底10的表面102上，而在图4中，电子组件13安置于衬底10的表面101上。电子组件13安置为邻近于天线，所述天线安置于衬底10的表面101上并且被导体42环绕。电子组件13通过导体42与天线11隔开(例如，导体42安置于电子组件13与天线11之间)。电子组件13通过衬底10内的馈电线10f电连接到电子组件13。在一些实施例中，导体42可与图1A中的导体12、图2A中的导体22和图3中的导体32中的任一个相同。
图4B说明根据本公开的一些实施例的由图4A中示出的点虚线正方形4A圈出的半导体封装装置4的一部分的透视图。如图4B中所示，馈电线10f在衬底10内延伸并且将天线11连接到电子组件13。在一些实施例中，互连结构10v包含多个导通孔，且馈电线10f可通过多个导通孔中的导通孔之间的间隙将天线11连接到电子组件13。在一些实施例中，如图4C中所示，一或多个互连结构10v'可包含衬底10内的多个金属板(例如，其可充当隔室护罩)。金属板中的至少一个界定孔口10h，使得馈电线10f可通过孔口10h将天线11连接到电子组件13。
图5A、图5B和图5C说明根据本公开的一些实施例用于制造如图1B中所示的半导体封装装置1的方法。在一些实施例中，图5A、图5B和图5C中示出的方法可用以制造其它半导体封装装置，例如本文中所描述的半导体封装装置2、3或4。
参考图5A，提供衬底10，且天线11安置于衬底10的表面101上。在一些实施例中，衬底10可包含从衬底10的表面101暴露的接地元件。
参考图5B，导体12安置于衬底10的表面101上以环绕天线11。举例来说，导体12安置于天线11的周缘处。在一些实施例中，导体12通过连接部件12s(例如，包含焊接材料)连接到从衬底10的表面101暴露的接地元件。在一些实施例中，于图5B的操作中，导体12可替换为如图2B和图3中所示的导体22和32中的任一个。
参考图5C，电子组件10b和电子组件13提供(例如，形成或安置)于衬底10的表面102上以形成图1B中的半导体封装装置1。在一些实施例中，电子组件13可形成于衬底10的表面101上以形成图4A中的半导体封装装置4。举例来说，电子组件13可形成为邻近于天线并且通过导体与天线隔开。
如本文中所使用，术语“大致”、“基本上”、“大体上”以及“约”用以描述和考量小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。举例来说，“基本上”平行可能是指相对于0°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°)的角度变化范围。举例来说，“基本上”垂直可指相对于90°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°)的角度变化范围。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共平面的或基本上共平面的。
另外，有时在本文中按范围格式呈现量、比率和其它数值。此类范围格式是为便利和简洁起见而使用，且应灵活地理解为不仅包含明确地指定为范围限制的数值，且还包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
如本文中所使用，术语“传导性”、“导电性”和“导电率”指代输送电流的能力。导电材料通常指示展现对于电流流动的极少或零对抗的那些材料。导电率的一个量度为西门子/米(S/m)。通常，导电材料是电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的导电率有时可以随温度而变化。除非另外规定，否则在室温下测量材料的导电性。
在一些实施例的描述中，一组件提供于另一组件“上”或“上方”可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清晰地理解，在不脱离如由所附权利要求书定义的本发明的真实精神和范围的情况下，可进行各种改变，且可在实施例内取代等效组件。所述图示可能未必按比例绘制。归因于制造过程中的变量等等，本发明中的艺术再现与实际装置之间可能存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本发明的目标、精神以及范围。所有此类修改意图在所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组不是对本发明的限制。

Claims (24)

1.一种半导体封装装置，其包括：
衬底，其具有上表面；
天线，其安置于所述衬底的所述上表面上；和
导体，其安置于所述衬底的所述上表面上并环绕所述天线，所述导体具有面朝所述天线的第一表面和与所述第一表面相对的第二表面，
其中所述导体的所述第二表面与所述衬底的所述上表面间隔开。
2.根据权利要求1所述的半导体封装装置，其中所述导体的所述第一表面包含电磁反射性表面。
3.根据权利要求1所述的半导体封装装置，其中所述导体的所述第二表面包含热耗散表面。
4.根据权利要求1所述的半导体封装装置，其中所述第一表面的粗糙度不同于所述第二表面的粗糙度。
5.根据权利要求4所述的半导体封装装置，其中所述第一表面的所述粗糙度小于所述第二表面的所述粗糙度。
6.根据权利要求1所述的半导体封装装置，其中所述导体包含安置于所述衬底的所述上表面上并且邻近于所述导体的所述第二表面的多个鳍片。
7.根据权利要求1所述的半导体封装装置，其中所述衬底具有与所述上表面相对的下表面，并且另外包括：
接地层，其安置于所述衬底的所述上表面与所述衬底的所述下表面之间；和
互连结构，其安置于所述衬底内并且从所述衬底的所述上表面延伸到所述衬底的至少所述接地层。
8.根据权利要求7所述的半导体封装装置，其中所述导体具有连接到所述互连结构的第一终端和与所述第一终端相对的第二终端。
9.根据权利要求7所述的半导体封装装置，其另外包括将所述导体连接到所述互连结构的焊接层。
10.根据权利要求1所述的半导体封装装置，其中由所述衬底的所述上表面和所述导体的所述第二表面界定的角度大于0度且小于或等于90度。
11.根据权利要求1所述的半导体封装装置，其中所述天线包含布置成阵列的多个天线元件。
12.根据权利要求1所述的半导体封装装置，其中所述导体界定邻近于所述天线的拐角的间隙。
13.根据权利要求1所述的半导体封装装置，其另外包括：
电子组件，其安置于所述衬底的所述上表面上；和
馈电元件，其安置于所述衬底内并将所述电子组件电连接到所述天线。
14.根据权利要求1所述的半导体封装装置，其另外包括：
电子组件，其安置于所述衬底的与所述上表面相对的下表面上；和
馈电元件，其在所述衬底内并将所述电子组件电连接到所述天线。
15.一种半导体封装装置，其包括：
衬底，其具有上表面和与所述上表面相对的下表面；
天线，其安置于所述衬底的所述上表面上；
导体，其安置于所述衬底的所述上表面上并环绕所述天线；和
连接元件，其安置于所述导体与所述衬底的所述上表面之间并将所述导体连接到所述衬底的所述上表面。
16.根据权利要求15所述的半导体封装装置，其中所述连接元件包含焊接材料。
17.根据权利要求15所述的半导体封装装置，其中所述导体具有电磁反射性表面。
18.根据权利要求17所述的半导体封装装置，其中所述导体具有与所述电磁反射性表面相对的热耗散表面，且所述热耗散表面与所述衬底的所述上表面间隔开。
19.根据权利要求15所述的半导体封装装置，其中所述衬底另外包括：
接地层，其安置于所述衬底的所述上表面与所述衬底的所述下表面之间；和
互连结构，其安置于所述衬底内并且从所述衬底的所述上表面延伸到所述衬底的至少所述接地层
其中所述互连结构与所述连接元件接触。
20.一种半导体封装装置，其包括：
衬底，其具有上表面和与所述上表面相对的下表面；
天线，其安置于所述衬底的所述上表面上；和
传导框，其安置于所述衬底的所述上表面上并环绕所述天线。
21.根据权利要求20所述的半导体封装装置，其另外包括安置于所述传导框与所述衬底的所述上表面之间并将所述传导框连接到所述衬底的所述上表面的焊接材料。
22.根据权利要求20所述的半导体封装装置，其中
所述衬底包含从所述衬底的所述上表面暴露的接地元件，且
所述传导框具有与从所述衬底的所述上表面暴露的所述接地元件接触的第一终端，以及与所述第一终端相对的第二终端。
23.根据权利要求20所述的半导体封装装置，其另外包括安置于所述衬底的所述上表面上并通过所述传导框与所述天线间隔开的电子组件。
24.根据权利要求20所述的半导体封装装置，其另外包括安置于所述衬底的所述下表面上的电子组件。
CN201810454048.8A 2018-03-06 2018-05-14 半导体封装装置 Pending CN110233144A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/913,856 2018-03-06
US15/913,856 US10530038B2 (en) 2018-03-06 2018-03-06 Semiconductor package device

Publications (1)

Publication Number Publication Date
CN110233144A true CN110233144A (zh) 2019-09-13

Family

ID=67842127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810454048.8A Pending CN110233144A (zh) 2018-03-06 2018-05-14 半导体封装装置

Country Status (2)

Country Link
US (2) US10530038B2 (zh)
CN (1) CN110233144A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019176202A (ja) * 2018-03-26 2019-10-10 富士通コンポーネント株式会社 無線モジュール
WO2021045677A1 (en) * 2019-09-04 2021-03-11 Agency For Science, Technology And Research Antenna system, and method of forming the same
GB2620141A (en) * 2022-06-28 2024-01-03 Avealto Ltd An antenna assembly and an antenna array comprising the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417888A (zh) * 2001-09-04 2003-05-14 皇家菲利浦电子有限公司 电路板和用它的表面贴装器件天线
US20040061657A1 (en) * 2002-07-31 2004-04-01 Atsushi Yamamoto Waveguide antenna apparatus provided with rectangular waveguide and array antenna apparatus employing the waveguide antenna apparatus
US20090179815A1 (en) * 2008-01-15 2009-07-16 Tdk Corporation Surface mount antenna and antenna module
US20160359232A1 (en) * 2013-12-11 2016-12-08 Denso Corporation Antenna device having patch antenna

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3472430B2 (ja) 1997-03-21 2003-12-02 シャープ株式会社 アンテナ一体化高周波回路
CN101032055B (zh) * 2004-09-07 2011-12-14 日本电信电话株式会社 天线装置、使用该天线装置的阵列天线装置、模块、模块阵列和封装模块
JP4833192B2 (ja) * 2007-12-27 2011-12-07 新光電気工業株式会社 電子装置
US8169060B2 (en) * 2010-03-29 2012-05-01 Infineon Technologies Ag Integrated circuit package assembly including wave guide
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US9444135B2 (en) * 2014-09-19 2016-09-13 Freescale Semiconductor, Inc. Integrated circuit package
FR3040535B1 (fr) * 2015-08-28 2019-07-05 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un element conducteur integre et procede de fabrication
JP2018148268A (ja) * 2017-03-01 2018-09-20 パナソニック株式会社 アンテナ装置
US10910329B2 (en) * 2017-05-23 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417888A (zh) * 2001-09-04 2003-05-14 皇家菲利浦电子有限公司 电路板和用它的表面贴装器件天线
US20040061657A1 (en) * 2002-07-31 2004-04-01 Atsushi Yamamoto Waveguide antenna apparatus provided with rectangular waveguide and array antenna apparatus employing the waveguide antenna apparatus
US20090179815A1 (en) * 2008-01-15 2009-07-16 Tdk Corporation Surface mount antenna and antenna module
US20160359232A1 (en) * 2013-12-11 2016-12-08 Denso Corporation Antenna device having patch antenna

Also Published As

Publication number Publication date
US20200153081A1 (en) 2020-05-14
US10847481B2 (en) 2020-11-24
US20190280367A1 (en) 2019-09-12
US10530038B2 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
US11004810B2 (en) Semiconductor package structure
US11195787B2 (en) Semiconductor device including an antenna
CN108054163B (zh) 半导体封装设备
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
CN108231750A (zh) 射频器件封装体及其形成方法
US10879197B2 (en) Package structure and method of fabricating package structure
US20170048981A1 (en) Electronic Module
US10515928B2 (en) Stacked semiconductor system having interposer of half-etched and molded sheet metal
CN107910319B (zh) 半导体封装装置及其制造方法
US11605877B2 (en) Semiconductor device package and method of manufacturing the same
CN108878407B (zh) 半导体封装装置及其制造方法
CN108933121B (zh) 半导体封装装置
TW201944570A (zh) 電子裝置與電子封裝件
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
US10847481B2 (en) Semiconductor package device
CN112053997A (zh) 半导体设备封装及其制造方法
CN108074886A (zh) 半导体装置封装及其制造方法
CN111446535B (zh) 电子封装件及其制法
CN112510019A (zh) 电子封装件及其制法
US11538772B2 (en) Semiconductor device package and method of manufacturing the same
KR101698292B1 (ko) 반도체 모듈
TWI762197B (zh) 電子封裝件及其製法
US20230268295A1 (en) Semiconductor device and method of manufacturing the same
US20240038678A1 (en) Electronic device
CN117936522A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination