TW201644329A - 空腔基板及其製造方法 - Google Patents

空腔基板及其製造方法 Download PDF

Info

Publication number
TW201644329A
TW201644329A TW105105107A TW105105107A TW201644329A TW 201644329 A TW201644329 A TW 201644329A TW 105105107 A TW105105107 A TW 105105107A TW 105105107 A TW105105107 A TW 105105107A TW 201644329 A TW201644329 A TW 201644329A
Authority
TW
Taiwan
Prior art keywords
substrate
cavity
substrates
length
opening
Prior art date
Application number
TW105105107A
Other languages
English (en)
Inventor
櫻井敬三
Original Assignee
京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京瓷股份有限公司 filed Critical 京瓷股份有限公司
Publication of TW201644329A publication Critical patent/TW201644329A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Geometry (AREA)

Abstract

本發明提供空腔基板及其製造方法。本發明所涉及的空腔基板的製造方法包括如下工序：在有開口部且將外形尺寸形成得大於第2以及第3基板的外形尺寸的第1基板的上下表面層疊前述第2以及第3基板，使前述第1基板的端部從前述第2以及第3基板超出第1長度的工序；和將從前述第2基板以及第3基板超出的前述第1基板的端部切除到小於前述第1長度的第2長度的工序。

Description

空腔基板及其製造方法
本發明的實施方式係涉及層疊多個基板的空腔基板及其製造方法。
根據第3圖來說明用習知的製造方法製造的空腔基板B。
空腔基板B具備：第1基板30、第2基板31、和第3基板32。第1基板30是在中央部有開口部33的四角框狀。第2基板31以及第3基板32是四角平板。第1、第2以及第3的各基板30、31、32係具有相同的外形尺寸。所謂外形尺寸係表示層疊時的第1、第2以及第3的各基板30、31、32的外周的縱以及橫的至少一方的長度，較佳為表示縱橫雙方的長度。
空腔基板B係在第1基板30的上下表面層疊第2基板31以及第3基板32。開口部33係從上下被堵住。第1基板30與第2基板31以及第3基板32之間係經由黏結層S而接合。由被第2以及第3基板31、32堵住的開口部33形成空腔K。
在第1、第2以及第3的各基板30、31、32的上下表面形成導體層34。由將各基板30、31、32內部貫通的貫通導體34a將各基板30、31、32的上下表面的導體層34彼此連接。
在第2基板31的上表面以及第3基板32的下表面形成阻焊層35。在第2基板31上表面的阻焊層35形成使第2基板31上表面的導體層34的一部分露出的開口部35a。從開口部35a露出的導體層34係形成電子零件連接焊墊36。電子零件係經由焊料而連接於電子零件連接焊墊36。
在第3基板32下表面的阻焊層35形成使第3基板32下表面的導體層34的一部分露出的開口部35b。從開口部35b露出的導體層34形成外部連接焊墊37。外部電路基板的佈線導體經由焊料而連接於外部連接焊墊37。由此將電子零件和外部電路基板電性連接。
接下來根據第4A至4C圖來說明習知的空腔基板B的製造方法。對和第3圖相同的部位標注相同符號，省略詳細的說明。
首先如第4A圖所示，準備第1基板30、第2基板31和第3基板32。
基板30的厚度為0.1至0.4mm程度。基板31、32的厚度分別為0.4至2.0mm程度。
接下來如第4B圖所示，在第3基板32上經由黏結層S層疊第1基板30。由此堵住開口部33的下側。
接下來如第4C圖所示，在第1基板30上經由黏結層S層疊第2基板31。由此堵住開口部33的上側。最後，藉由形成將各基板30、31、32貫通的貫通導體34a來形成第3圖所示的空腔基板B。
近年來，以可攜式的通信設備或音樂播放機為代表的電子設備不斷推進小型化以及高功能化。為此，搭載於這些電子設備中的空腔基板也要求小型化以及高功能化。
例如在日本特開平7-142823號公報提出的電子零件搭載用基板的製造方法中提出：製作設有多個具有電路圖案以及電子零件搭載部的基板的工件狀體，將該工件狀體切斷來做出單片基板，在多個單片基板的表側面黏結將各單片基板間予以連結的兼作樹脂密封框的框架。
伴隨高功能化，在空腔內收容大量天線元件、電容器等電子元件。因此，為了收容這些大量的電子元件，需要確保空腔的大小。
因此，為了實現空腔基板的小型化，例如需要減小第1基板30的外形尺寸，另一方面增大開口部33的開口尺寸。
但若增大開口部33的開口尺寸，則包圍開口部33的第1基板30的各邊的寬度會變得非常細。若第1基板30的各邊的寬度變得非常細，則會與第1基板30的厚度薄到大約0.1至0.4mm程度這種非常薄的厚度相互作用，第1基板30的強度會變得非常弱。因此，在空腔基板的製造工 序中，變得易於在第1基板30出現變形或斷裂。
結果，會有不能效率良好地製造空腔基板B的問題。
本發明的實施方式所涉及的課題在於，提供一種在層疊多個基板的空腔基板及其製造工序中避免基板的變形或斷裂而能效率良好地形成的空腔基板及其製造方法。
本發明的實施方式所涉及的空腔基板具備：具有開口部的第1基板；以及層疊在該第1基板的上下表面、堵住前述開口部而形成空腔的第2及第3基板，前述第1基板的外形尺寸大於第2以及第3基板的外形尺寸，第1基板的端部從第2以及第3基板超出。
本發明的實施方式所涉及的空腔基板的製造方法包括如下工序：在具有開口部且將外形尺寸形成為大於第2以及第3基板的外形尺寸的第1基板的上下表面層疊前述第2及第3基板，使前述第1基板的端部從前述第2以及第3基板超出第1長度的工序；以及將從前述第2基板以及第3基板超出的前述第1基板的端部切除成小於前述第1長度的第2長度的工序。
10、30‧‧‧第1基板
10P、11P、12P‧‧‧絕緣板
11、31‧‧‧第2基板
12、32‧‧‧第3基板
13、15a、15b、15c、15d、15e、15f、33、35a、35b‧‧‧開口部
14、34‧‧‧導體層
14a、34a‧‧‧貫通導體
15、35‧‧‧阻焊層
16、36‧‧‧電子零件連接焊墊
17、37‧‧‧外部連接焊墊
18、19‧‧‧基板連接焊墊
20‧‧‧第3基板連接焊墊
21‧‧‧第2基板連接焊墊
A、B‧‧‧空腔基板
K‧‧‧空腔
L1‧‧‧第1長度
L2‧‧‧第2長度
S‧‧‧黏結層
第1圖是表示本發明的1個實施方式所涉及的空腔基板的概略剖面圖。
第2A圖至第2D圖是用於說明本發明的1個實施方式 所涉及的空腔基板的製造方法的每個工序的概略剖面圖。
第3圖是表示用習知的製造方法製造的空腔基板的概略剖面圖。
第4A圖至第4C圖是用於說明習知的空腔基板的製造方法的每個工序的概略剖面圖。
首先根據第1圖來說明用本發明的1個實施方式所涉及的空腔基板的製造方法製造的空腔基板A。
空腔基板A係如第1圖所示具備：第1基板10、第2基板11、和第3基板12。第1基板10是具有開口部13的四角框狀。開口部13較佳為設置在第1基板10的中央部。第2基板11以及第3基板12是四角平板。第1基板10的外形尺寸係比第2以及第3基板11、12的外徑尺寸大達第2長度L2。所謂第1、第2以及第3基板10、11、12的外形尺寸，係表示層疊時的各基板10、11、12的外周的縱以及橫的至少一方的長度，較佳為表示縱橫雙方的長度。第2長度L2係表示第1基板10的縱以及橫的至少一方或縱橫雙方的端部從第2以及第3基板的縱以及橫的至少一方或縱橫雙方的端面超出的長度。
空腔基板A係在第1基板10的上下表面層疊第2基板11以及第3基板12。由此從上下堵住開口部13。在由被第2以及第3基板11、12堵住的開口部13形成空腔K。
在各基板10、11、12的上下表面形成導體層14。藉由形成在各基板10、11、12內部的貫通導體14a將各基板 10、11、12的上下表面的導體層14彼此連接。貫通導體14a係與習知的空腔基板B不同，在將各基板10、11、12彼此層疊之前的基板厚度較薄的狀態下形成。由此，即使貫通孔徑較小也易於填充貫通導體14a，能使貫通導體14a的直徑小直徑化。
在第2基板11的上表面以及第3基板12的下表面形成阻焊層15。在第2基板11上表面的阻焊層15形成使第2基板11上表面的導體層14的一部分露出的開口部15a。從開口部15a露出的導體層14係形成電子零件連接焊墊16。電子零件係經由焊料而連接於電子零件連接焊墊16。
在第3基板12下表面的阻焊層15形成使第3基板12下表面的導體層14的一部分露出的開口部15b。從開口部15b露出的導體層14係形成外部連接焊墊17。外部電路基板的佈線導體係經由焊料而連接於外部連接焊墊17。由此將電子零件和外部電路基板予以電性連接。
接下來根據第2A至2D圖來說明本發明的1個實施方式所涉及的空腔基板的製造方法。對與根據第1圖說明的空腔基板A相同的構件標注相同的符號，省略詳細的說明。
首先如第2A圖所示，準備第1基板10、第2基板11、第3基板12。
第1基板10具備：絕緣板10P、導體層14、和阻焊層15。絕緣板10P是在中央部具有開口部13的四角框狀。
導體層14係形成在開口部13周邊的絕緣板10P上下 表面。絕緣板10P的上下表面的導體層14係藉由貫通導體14a而彼此電性連接。
阻焊層15係黏附在緣板10P的上下表面。絕緣板10P上表面的阻焊層15具有開口部15c。絕緣板10P下表面的阻焊層15具有開口部15d。在開口部15c、15d內，導體層14的一部分露出。在開口部15c內露出的導體層14係作為上表面側的基板連接焊墊18發揮功能。在開口部15d內露出的導體層14係作為下表面側的基板連接焊墊19發揮功能。第1基板10的厚度為大约0.1至0.4mm程度。
第2基板11具有：絕緣板11P、導體層14、和阻焊層15。絕緣板11P是大於開口部13的四角平板狀。
導體層14係形成在絕緣板11P的上下表面。絕緣板11P的上下表面的導體層14係藉由貫通導體14a而彼此電性連接。
阻焊層15係黏附在絕緣板11P的上下表面。絕緣板11P上表面的阻焊層15具有開口部15a。絕緣板11P下表面的阻焊層15具有開口部15e。在這些開口部15a、15e內，導體層14的一部分露出。在開口部15a內露出的導體層14作為電子零件連接焊墊16發揮功能。在開口部15e內露出的導體層14作為第2基板連接焊墊21發揮功能。第2基板11的厚度為大约0.4至1.5mm程度。
第3基板12具有：絕緣板12P、導體層14、和阻焊層15。絕緣板12P是大於開口部13的四角平板狀。
導體層14係形成在絕緣板12P的上下表面。絕緣板 12P的上下表面的導體層14係藉由貫通導體14a而彼此電性連接。
阻焊層15係黏附在絕緣板12P的上下表面。絕緣板12P上表面的阻焊層15具有開口部15f。絕緣板12P下表面的阻焊層15具有開口部15b。在這些開口部15b、15f內，露出有導體層14的一部分。在開口部15f內露出的導體層14作為第3基板連接焊墊20發揮功能。在開口部15b內露出的導體層14作為外部連接焊墊17發揮功能。第3基板12的厚度為大約0.4至2.0mm程度。
接下來，如第2B圖所示，在第1基板10的下表面接合第3基板12。由此堵住開口部13的下側。第1基板10和第3基板12的接合係藉由經由焊料將基板連接焊墊19和第3基板連接焊墊20接合來進行。
接下來如第2C圖所示，在第1基板10的上表面接合第2基板11。由此堵住開口部13的上側。第1基板10和第2基板11的接合係藉由經由焊料將基板連接焊墊18和第2基板連接焊墊21接合來進行。
這時，使第1基板10的外形尺寸比第2以及第3基板11、12的外形尺寸超出第1長度L1來進行接合。該外形尺寸係如前述，表示層疊時的各基板10、11、12的外周的縱以及橫的至少一方的長度，較佳為表示縱橫雙方的長度。第1長度L1是第1基板10的縱以及橫的至少一方或縱橫雙方的端部從第2以及第3基板11、12的縱以及橫的至少一方或縱橫雙方的端面超出的長度。
最後如第2D圖所示，將從第2以及第3基板11、12超出的第1基板10的外周部在第2以及第3基板11、12的端面附近切除。由此形成第1圖所示的空腔基板A。從第2以及第3基板11、12的端面超出的第1基板10的外周部的端部的長度係成為第2長度L2。從第1基板10的第2長度L2超出的外周部係例如藉由切割加工進行切除即可。從第2以及第3基板11、12的端面超出的第1基板10的第1長度L1以及第2長度L2的超出的外周部是第1基板10的外周的縱以及橫的至少一方的長度，較佳為縱橫雙方的長度。
第2長度L2較佳為從第2以及第3基板11、12的端面起大約0.3至1.0mm程度。若第2長度L2小於0.3mm，則在切割加工時，有可能切割加工用的刀刃會接觸到第2以及第3基板11、12而損壞第2以及第3基板11、12。若第2長度L2大於1.0mm，則不能使空腔基板A小型化。
如以上所述，根據本實施方式的空腔基板的製造方法，預先將第1基板10的外形尺寸形成為大於第2以及第3基板11、12的外形尺寸。接下來，在第1基板10的上下表面層疊第2以及第3基板11、12，而使第1基板10的外周部(端部)從第2以及第3基板11、12的端面超出第1長度L1。最後，將從第2基板11以及第3基板12的端面超出的第1基板10的外周部(端部)切除，使其成為小於第1長度L1的第2長度L2。
在具有開口部13的第1基板10層疊至第2以及第3 基板11、12為止的期間，能將第1基板10的開口部13周邊的長度取得較大。由此能抑制强度的降低。
由此在空腔基板A的製造工序中，能避免第1基板10在製造過程中損壞，且能效率良好地形成可靠性高的空腔基板A。
另外，也可以交替層疊第1基板10和第2基板11(或第3基板12)來將空腔基板設置為多層結構，以形成多個空腔K。
本發明並不限定於上述的實施方式，能在申請專利範圍所記載的範圍內進行種種變更或改良，這點不言自明。
10‧‧‧第1基板
11‧‧‧第2基板
12‧‧‧第3基板
13、15a、15b‧‧‧開口部
14‧‧‧導體層
14a‧‧‧貫通導體
15‧‧‧阻焊層
16‧‧‧電子零件連接焊墊
17‧‧‧外部連接焊墊
A‧‧‧空腔基板
K‧‧‧空腔
L2‧‧‧第2長度

Claims (6)

  1. 一種空腔基板，係具備：具有開口部的第1基板；以及層疊在該第1基板的上下表面、堵住前述開口部而形成空腔的第2基板以及第3基板，前述第1基板的外形尺寸大於第2基板以及第3基板的外形尺寸，第1基板的端部從第2基板以及第3基板超出。
  2. 如申請專利範圍第1項所述的空腔基板，其中，在前述第1基板、第2基板以及第3基板的上下表面分別形成有導體層，在第1基板、第2基板以及第3基板內形成分別連接該導體層的貫通導體。
  3. 如申請專利範圍第1項所述的空腔基板，其中，前述第1基板係從第2基板以及第3基板的端面超出0.3至1.0mm的長度。
  4. 一種空腔基板的製造方法，係包括下列工序：在具有開口部且將外形尺寸形成得大於第2基板以及第3基板的外形尺寸的第1基板的上下表面層疊前述第2基板以及第3基板，使前述第1基板的端部從前述第2基板以及第3基板超出第1長度的工序；以及將從前述第2基板以及第3基板超出的前述第1基板的端部切除到小於前述第1長度的第2長度的工序。
  5. 如申請專利範圍第4項所述的空腔基板的製造方法，其中，前述第2長度係從第2基板以及第3基板的端面起0.3至1.0mm的長度。
  6. 如申請專利範圍第4項所述的空腔基板的製造方法，其中，在前述第1基板、第2基板以及第3基板的上下表面分別形成有導體層，在第1基板、第2基板以及第3基板內形成分別連接該導體層的貫通導體。
TW105105107A 2015-02-23 2016-02-22 空腔基板及其製造方法 TW201644329A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015032780A JP2016157721A (ja) 2015-02-23 2015-02-23 配線基板の製造方法

Publications (1)

Publication Number Publication Date
TW201644329A true TW201644329A (zh) 2016-12-16

Family

ID=56690011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105107A TW201644329A (zh) 2015-02-23 2016-02-22 空腔基板及其製造方法

Country Status (5)

Country Link
US (1) US9761518B2 (zh)
JP (1) JP2016157721A (zh)
KR (1) KR20160102902A (zh)
CN (1) CN105916295B (zh)
TW (1) TW201644329A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3511654B2 (ja) 1993-11-12 2004-03-29 イビデン株式会社 多連状の電子部品搭載用基板及びその製造方法
US5478420A (en) * 1994-07-28 1995-12-26 International Business Machines Corporation Process for forming open-centered multilayer ceramic substrates
JP2000151114A (ja) * 1998-11-11 2000-05-30 Sony Corp 多層基板及びその製造方法
US7310177B2 (en) * 2002-09-20 2007-12-18 Donnelly Corporation Electro-optic reflective element assembly
AU2003245221A1 (en) 2003-07-07 2005-01-21 Telefonaktiebolaget Lm Ericsson (Publ) Testing of interconnections between stacked circuit boards
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP4688545B2 (ja) * 2005-03-31 2011-05-25 富士通セミコンダクター株式会社 多層配線基板
KR20140042604A (ko) 2012-09-28 2014-04-07 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
KR101497192B1 (ko) * 2012-12-27 2015-02-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
US9761518B2 (en) 2017-09-12
US20160247753A1 (en) 2016-08-25
KR20160102902A (ko) 2016-08-31
CN105916295A (zh) 2016-08-31
CN105916295B (zh) 2019-01-11
JP2016157721A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
JP6606331B2 (ja) 電子装置
JP2015053298A (ja) 回路モジュール
CN102548253A (zh) 多层电路板的制作方法
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20170047230A1 (en) Fabrication method of packaging substrate
WO2013187117A1 (ja) 高周波モジュール
WO2014103530A1 (ja) 部品内蔵基板
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP6323622B2 (ja) 部品実装基板
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
TW201644329A (zh) 空腔基板及其製造方法
JP6089557B2 (ja) 電子部品モジュール
US20150342054A1 (en) Embedded coreless substrate and method for manufacturing the same
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
US8590144B2 (en) Method of manufacturing printed circuit board
US9859632B2 (en) Composite substrate and rigid substrate
JP2010238994A (ja) 半導体モジュールおよびその製造方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
KR20110028028A (ko) 디바이스 패키지 기판 및 그 제조 방법
JP2016157941A (ja) 配線基板
JP2016139729A (ja) 電子装置および電子装置の製造方法
US9084365B2 (en) Electronic module
KR20150111682A (ko) 인쇄회로기판 및 그 제조방법
KR20150087682A (ko) 임베디드 인쇄회로기판