KR20110028028A - 디바이스 패키지 기판 및 그 제조 방법 - Google Patents

디바이스 패키지 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20110028028A
KR20110028028A KR1020090085928A KR20090085928A KR20110028028A KR 20110028028 A KR20110028028 A KR 20110028028A KR 1020090085928 A KR1020090085928 A KR 1020090085928A KR 20090085928 A KR20090085928 A KR 20090085928A KR 20110028028 A KR20110028028 A KR 20110028028A
Authority
KR
South Korea
Prior art keywords
wiring layer
chip
substrate
cavity
layer
Prior art date
Application number
KR1020090085928A
Other languages
English (en)
Other versions
KR101079429B1 (ko
Inventor
박승욱
전형진
권영도
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090085928A priority Critical patent/KR101079429B1/ko
Priority to US12/654,417 priority patent/US20110062533A1/en
Publication of KR20110028028A publication Critical patent/KR20110028028A/ko
Application granted granted Critical
Publication of KR101079429B1 publication Critical patent/KR101079429B1/ko
Priority to US13/532,399 priority patent/US20120261816A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명의 일 실시예에 따르면, 상면에 칩탑재영역을 포함하는 캐비티가 형성된 기판, 상기 캐비티 내에 연장되어 형성된 제1 배선층 및 상기 제1 배선층과 이격되어 형성된 제2 배선층, 상기 칩탑재영역에 위치하여 상기 제1 배선층 및 상기 제2 배선층과 접속되는 칩, 상기 제1 배선층, 제2 배선층 및 상기 칩을 덮도록 형성되며, 상기 제2 배선층의 일부를 노출하는 콘택홀을 갖는 절연층 및 외부 소자와 접속하기 위해 상기 콘택홀에 형성된 범프 패드를 포함하는 디바이스 패키지 기판 및 그의 제조 방법을 제공한다.
본 발명에 따르면, 캐비티에 칩이 수용된 디바이스 패키지 기판을 구현함으로써 기존 장치에 비하여 제조 공정이 단순하면서도 전체적인 시스템 면적을 감소시킬 수 있는 디바이스 패키지 기판 및 그의 제조 방법을 제공할 수 있다.
반도체, 패키지, 칩, 캐비티

Description

디바이스 패키지 기판 및 그 제조 방법{Device package substrate and manufacturing method of the same}
본 발명은 디바이스 패키지 기판 및 그 제조 방법에 관한 것으로서, 보다 구체적으로, 캐비티에 칩이 수용된 디바이스 패키지 기판을 구현함으로써 기존 장치에 비하여 제조 공정이 단순하면서도 전체적인 시스템 면적을 감소시킬 수 있는 디바이스 패키지 기판 및 그 제조 방법에 관한 것이다.
근래 전자 산업의 발달에 따라 전자부품의 고기능화 및 소형화에 대한 요구가 급증하고 있다.
이러한 추세에 대응하고자 패키지 기판 또한 회로패턴의 고밀도화가 요구되고 있으며, 이에 다양한 미세 회로패턴 구현 공법이 고안되어 적용되고 있다.
미세 회로패턴을 구현하는 방식 중 하나인 임베디드 공법(embedded process)은 회로가 절연재에 합침되어 있는 구조로, 제품 평탄도 및 강성을 향상시킬 수 있 고 회로 손상이 적어 미세 회로패턴에 적합한 방식이다.
종래 임베디드 공법의 경우 패키지 또는 디바이스를 기판에 직접 실장 하거나 혹은 적층하여 기판을 구성하였다. 이러한 경우, 양면 혹은 단면상으로 실장시 전체적인 패키지 면적을 줄일 수 있는 장점이 있다.
이에 따라, 능동 소자(active device) 및 LRC 소자에 대한 임베디드 공법 및 구조에 대하여 많은 연구가 진행 되고 있다.
캐비티 또는 공극이 필요한 SAW 나 MEMS와 같은 센서(sensor)는 크기가 작아 실장이 가능하지만, 아직 이에 대한 연구는 미흡한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 캐비티에 칩이 수용된 디바이스 패키지 기판을 구현함으로써 기존 장치에 비하여 제조 공정이 단순하면서도 전체적인 시스템 면적을 감소시킬 수 있는 디바이스 패키지 기판 및 그 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
상면에 칩탑재영역을 포함하는 캐비티가 형성된 기판, 상기 캐비티 내에 연장되어 형성된 제1 배선층 및 상기 제1 배선층과 이격되어 형성된 제2 배선층, 상기 칩탑재영역에 위치하여 상기 제1 배선층 및 상기 제2 배선층과 접속되는 칩, 상기 제1 배선층, 제2 배선층 및 상기 칩을 덮도록 형성되며, 상기 제2 배선층의 일부를 노출하는 콘택홀을 갖는 절연층 및 외부 소자와 접속하기 위해 상기 콘택홀에 형성된 범프 패드를 포함하는 디바이스 패키지 기판을 제공한다.
상기 제1 배선층 및 상기 제2 배선층과 이격되게 형성된 제3 배선층을 더 구비할 수 있다.
상기 제3 배선층은 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속 될 수 있다.
여기서, 상기 기판 또는 상기 절연층 내부를 관통하여 상기 제1 배선층, 상기 제2 배선층 및 상기 제3 배선층 중 적어도 하나에 접속되는 적어도 하나의 접속부재를 더 포함할 수 있다.
또한, 상기 접속부재는 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속될 수 있다.
또한, 상기 접속된 외부 소자를 몰딩하는 몰딩 수지층을 더 구비할 수 있다.
여기서, 상기 칩은 SAW 필터, BAW 필터, MEMS 및 센서 중에서 선택되는 적어도 하나일 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 다른 실시 형태는,
상면에 칩탑재영역을 포함하는 캐비티가 형성된 기판, 상기 캐비티 주위 영역에 형성되는 배선층, 상기 칩탑재영역에 상에 위치하여 상기 배선층과 접속되는 칩 및 상기 기판 상에 형성되어 상기 배선층 및 상기 칩을 덮도록 형성되는 절연층을 포함하는 디바이스 패키지 기판을 제공한다.
상기한 목적을 달성하기 위해서, 본 발명의 또다른 실시 형태는,
복수의 영역으로 구획되는 기판 상면의 적어도 일 영역에 칩탑재영역을 포함하는 캐비티를 형성하는 단계, 상기 캐비티 주위 영역에 제1 배선층을 형성하며, 상기 제1 배선층과 이격되는 제2 배선층을 형성하는 단계, 상기 칩탑재영역에 상기 제1 배선층과 접속되는 칩을 실장하는 단계, 상기 제1 배선층, 상기 제2 배선층 및 상기 칩을 덮도록 절연층을 형성하는 단계, 상기 절연층에 상기 제2 배선층의 일부를 노출하도록 콘택홀을 형성하는 단계 및 상기 콘택홀에 외부 소자와 접속되는 범프 패드를 형성하는 단계를 포함하는 디바이스 패키지 기판의 제조 방법을 제공한다.
여기서, 상기 캐비티는 상기 기판을 식각 또는 펀칭하여 형성될 수 있다.
또한, 상기 제1 배선층 및 상기 제2 배선층은 상기 캐비티 내에 연장 형성될 수 있다.
그리고, 상기 제1 배선층 및 상기 제2 배선층과 이격되도록 제3 배선층을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 제3 배선층은 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속될 수 있다.
여기서, 상기 제1 배선층, 상기 제2 배선층 및 상기 제3 배선층 중 적어도 하나에 접속되는 접속부재를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 접속부재는 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속될 수 있다.
또한, 상기 접속된 외부 소자를 몰딩하는 몰딩 수지층을 형성하는 단계를 더 포함할 수 있다.
그리고, 상기 복수의 영역으로 구획된 기판을 절단하여 개별 디바이스 패키지를 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 캐비티에 칩이 수용된 디바이스 패키지 기판을 구현함으로써 기존 장치에 비하여 제조 공정이 단순하면서도 전체적인 시스템 면적을 감소시킬 수 있는 디바이스 패키지 기판 및 그의 제조 방법을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 도 1a 내지 도 3을 참조하여, 본 발명의 일 실시 형태에 따른 디바이스 패키지 기판(1, 1') 및 그 제조 공정을 설명한다.
도 1a 내지 도 1c는 본 발명의 일 실시 형태에 따른 디바이스 패키지 기판(1, 1')의 제조 방법을 설명하기 위한 공정을 개략적으로 나타낸 단면도이고, 도 2 및 도 3은 각각 본 발명의 일 실시 형태에 따라 형성된 디바이스 패키지 기판(1, 1')를 개략적으로 도시한 단면도이다.
본 발명의 일 실시 형태에 따른 디바이스 패키지 기판(1, 1')은 상면에 칩탑재영역을 포함하는 캐비티(105)가 형성된 기판(100), 캐비티(105) 내에 연장되어 형성된 제1 배선층(110) 및 제1 배선층(110)과 이격되어 형성된 제2 배선층(110'), 칩탑재영역에 위치하여 제1 배선층(110) 및 제2 배선층(110')과 접속되는 칩(D), 제1 배선층(110), 제2 배선층(110') 및 칩(D)을 덮도록 형성되며, 제2 배선 층(110')의 일부를 노출하는 콘택홀(121)을 갖는 절연층(120) 및 외부 소자(F, G)와 접속하기 위해 콘택홀(121)에 형성된 범프 패드(123)를 포함하여 구성될 수 있다.
우선, 도 1a에 도시된 바와 같이, 마련된 기판(100)을 식각하여 캐비티(105)를 형성한다. 여기서, 캐비티(105)는 기판(100)을 식각 또는 펀칭하여 형성할 수 있다.
이어서, 기판(100) 상에 형성된 캐비티(105) 내에 제1 배선층(110) 및 제2 배선층(110')을 형성한다. 여기서, 제1 배선층(110) 및 제2 배선층(110')은 캐비티(105) 내에 연장되도록 형성되며, 제1 배선층(110)과 제2 배선층(110')은 이격되게 형성될 수 있다.
또한, 제1 배선층(110) 및 제2 배선층(110')과 이격되도록 제3 배선층(110'')을 더 형성할 수도 있다. 여기서, 제3 배선층(110'')은 솔더 범프(B) 또는 와이어 본딩(W)을 통하여 외부 소자(F, G)와 접속될 수 있다.
다음, 도 1b에 도시된 바와 같이, 캐비티(105) 상의 제1 배선층(110) 및 제2 배선층(110')과 접속하도록 캐비티(105)에 칩(D)을 실장한다.
여기서, 실장되는 칩(D)은 SAW(Surface Acoustic Wave) 필터, BAW(Bulk Acoustic Wave) 필터, MEMS(Micro Electro Mechanical System) 및 sensor 중 선택되는 적어도 하나일 수 있다. 상기 칩(D)은 공진(resonance)을 위한 공동(cavity)을 필요로 하는 것인데, 본 발명의 캐비티(105)가 공동으로 사용될 수 있다.
이어서, 도 1c에 도시된 바와 같이, 제1 배선층(110), 제2 배선층(110'), 제3 배선층(110'') 및 칩(D)을 덮도록 절연층(120)을 형성한다. 기판(100) 상에 절연 물질층(도시하지 않음)을 형성한 후, 절연 물질층 상에 감광성 수지층(도시하지 않음)을 도포하고 소정의 패턴이 형성된 마스크(도시하지 않음)를 이용하여 도포된 감광성 수지층을 노광 및 현상함으로써 콘택홀(121)을 구비한 절연층(120)을 형성할 수 있다.
절연층(120)의 콘택홀(121)에는 외부 소자(F, G)와 접속될 수 있는 범프 패드(123)를 구비하도록 콘택홀(121)을 더 형성할 수 있으며, 범프 패드(123)는 적어도 한 층의 도전층을 포함하도록 형성될 수 있다.
또한, 기판(100) 또는 절연층(120) 내부를 관통하여 제1 배선층(110), 제2 배선층(110') 및 제3 배선층(110'') 중 적어도 하나에 접속되는 접속부재(130)를 더 형성할 수 있는데, 접속부재(130)는 도전성 금속 바(bar)로 이루어질 수 있다.
도 2 및 도 3을 참조하면, 접속부재(130)는 솔더 범프(B) 또는 와이어 본딩(W)을 통하여 외부 소자(F, G)와 전기적으로 접속될 수 있다. 또한, 와이어 본딩(W)으로 외부 소자(G)와 연결된 영역은 에폭시 수지층(E)으로 몰딩될 수 있다.
또한, 도 3과 같이, 에폭시 수지층(E)에 외부 연결 단자(C)를 더 형성할 수도 있다. 여기서, 외부 연결 단자(C)는 절연층(120)에 형성할 수도 있을 것이다.
본 발명의 실시예에 따르면, 복수의 영역으로 구획된 기판(100)을 절단하여 개별 디바이스 패키지 기판(1, 1')을 형성하여 사용할 수 있는 공정상의 이점이 있다.
또한, 수동 소자가 수용된 디바이스 패키지를 개별 디바이스 패키지 기판으로 구현함으로써 고주파 장치 및 고전력 소자에 응용할 수 있다. 또한, 박막 공정만을 사용하여 수동 소자를 내장하는 기존 장치에 비하여 제조 공정이 단순하면서도 전체적인 시스템 면적을 감소시킬 수 있는 이점이 있다.
이하, 도 4a 내지 도 6을 참조하여, 본 발명의 다른 실시 형태에 따른 디바이스 패키지 기판(2, 2') 및 본 발명의 일 실시 형태에 따라 형성된 디바이스 패키지 기판(2, 2')을 설명한다.
도 4a 내지 도 4c는 본 발명의 다른 실시 형태에 따른 디바이스 패키지 기판(2, 2')의 제조 방법을 설명하기 위한 공정을 개략적으로 나타낸 단면도이고, 도 5 및 도 6은 각각 본 발명의 다른 실시 형태에 따라 형성된 디바이스 패키지 기판(2, 2')을 개략적으로 도시한 단면도이다.
본 발명의 다른 실시 형태에 따른 디바이스 패키지 기판(2, 2')은 상면에 칩탑재영역을 포함하는 캐비티(205)가 형성된 기판(200), 캐비티(205) 주위 영역에 형성된 제1 배선층(210) 및 제1 배선층(210)과 이격되어 형성된 제2 배선층(210'), 칩탑재영역에 위치하여 제1 배선층(210) 및 제2 배선층(210')과 접속되는 칩(D), 제1 배선층(210), 제2 배선층(210') 및 칩(D)을 덮도록 형성되며, 제2 배선층(210')의 일부를 노출하는 콘택홀(121)을 갖는 절연층(220) 및 외부 소자(F, G)와 접속하기 위해 콘택홀(221)에 형성된 범프 패드(223)를 포함하여 구성될 수 있다.
우선, 도 4a에 도시된 바와 같이, 마련된 기판(200)을 식각하여 캐비티(205)를 형성한다. 여기서, 캐비티(205)는 기판(200)을 식각 또는 펀칭하여 형성할 수 있다.
이어서, 캐비티(205) 상에 제1 배선층(210) 및 제2 배선층(210')을 형성한다. 여기서, 제1 배선층(210) 및 제2 배선층(210')은 이전 실시예와는 다르게 캐 비티(205) 내에 형성되는 것이 아니라, 캐비티(205)의 주위 영역에 형성된다. 그리고, 제1 배선층(210)과 제2 배선층(210')은 이격되게 형성될 수 있다.
또한, 제1 배선층(210) 및 제2 배선층(210')과 이격되도록 제3 배선층(210'')을 더 형성할 수도 있다. 여기서, 제3 배선층(210'')은 솔더 범프(B) 또는 와이어 본딩(W)을 통하여 외부 소자(F, G)와 접속될 수 있다.
다음, 도 4b에 도시된 바와 같이, 캐비티(105)의 주위 영역에 형성된 제1 배선층(210) 및 제2 배선층(210')과 접속하도록 캐비티(205)에 칩(D)을 실장한다.
여기서, 실장되는 칩(D)은 SAW(Surface Acoustic Wave) 필터, BAW(Bulk Acoustic Wave) 필터, MEMS(Micro Electro Mechanical System) 및 sensor 중 선택되는 적어도 하나일 수 있다. 상기 칩(D)은 공진(resonance)을 위한 공동(cavity)을 필요로 하는 것인데, 본 발명의 캐비티(105)가 공동으로 사용될 수 있다.
이어서, 도 4c에 도시된 바와 같이, 제1 배선층(210), 제2 배선층(210'), 제3 배선층(210'') 및 칩(D)을 덮도록 절연층(220)을 형성한다. 기판(200) 상에 절연 물질층(도시하지 않음)을 형성한 후, 절연 물질층 상에 감광성 수지층(도시하지 않음)을 도포하고 소정의 패턴이 형성된 마스크(도시하지 않음)를 이용하여 도포된 감광성 수지층을 노광 및 현상함으로써 콘택홀(221)을 구비한 절연층(220)을 형성 할 수 있다.
절연층(220)의 콘택홀(221)에는 외부 소자(F, G)와 접속될 수 있는 범프 패드(223)를 더 형성할 수 있으며, 범프 패드(223)는 적어도 한 층의 도전층을 포함하도록 형성될 수 있다.
또한, 기판(200) 또는 절연층(220) 내부를 관통하여 제1 배선층(210), 제2 배선층(210') 및 제3 배선층(210'') 중 적어도 하나에 접속되는 접속부재(230)를 더 형성할 수 있는데, 접속부재(230)는 도전성 금속 바(bar)로 이루어질 수 있다.
도 5 및 도 6을 참조하면, 접속부재(230)는 솔더 범프(B) 또는 와이어 본딩(W)을 통하여 외부 소자(F, G)와 전기적으로 접속될 수 있다. 또한, 와이어 본딩(W)으로 외부 소자(G)와 연결된 영역은 에폭시 수지층(E)으로 몰딩될 수 있다.
또한, 도 6과 같이, 에폭시 수지층(E)에 외부 연결 단자(C)를 더 형성할 수도 있다. 여기서, 외부 연결 단자(C)는 절연층(220)에 형성할 수도 있을 것이다.
본 발명의 실시예에 따르면, 복수의 영역으로 구획된 기판(200)을 절단하여 개별 디바이스 패키지 기판(2, 2')을 형성하여 사용할 수 있는 공정상의 이점이 있다.
또한, 수동 소자가 수용된 디바이스 패키지를 개별 디바이스 패키지 기판으로 구현함으로써 고주파 장치 및 고전력 소자에 응용할 수 있다. 또한, 박막 공정만을 사용하여 수동 소자를 내장하는 기존 장치에 비하여 제조 공정이 단순하면서도 전체적인 시스템 면적을 감소시킬 수 있는 이점이 있다.
본 발명의 전 실시예에서 디바이스 패키지 기판의 절연층이 일 층으로 형성된 구성에 대하여만 설명하였지만, 이에 한정되는 것은 아니고 사용자의 필요에 따라 절연층은 다층 구조로 형성되어 복수 개의 수동 소자를 실장하는 것이 가능할 것이다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1a 내지 도 1c는 본 발명의 일 실시 형태에 따른 디바이스 패키지 기판의 제조 방법을 설명하기 위한 공정을 개략적으로 나타낸 단면도이
도 2는 본 발명의 일 실시 형태에 따라 형성된 디바이스 패키지 기판을 개략적으로 도시한 단면도이다.
도 3은 발명의 일 실시 형태에 따라 형성된 또다른 디바이스 패키지 기판을 개략적으로 도시한 단면도이다.
도 4a 내지 도 4c는 본 발명의 다른 실시 형태에 따른 디바이스 패키지 기판의 제조 방법을 설명하기 위한 공정을 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 다른 실시 형태에 따라 형성된 디바이스 패키지 기판을 개략적으로 도시한 단면도이다.
도 6은 발명의 다른 실시 형태에 따라 형성된 또다른 디바이스 패키지 기판을 개략적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200: 기판 105, 205: 소자 수용부
110, 210: 배선층 120, 220: 절연층
121: 콘택홀 123: 범프 패드
130, 230: 접속부재 B: 범프
D: 수동 소자 E: 에폭시 몰딩
F, G: 외부 소자 W: 와이어 본딩

Claims (24)

  1. 상면에 칩탑재영역을 포함하는 캐비티가 형성된 기판;
    상기 캐비티 내에 연장되어 형성된 제1 배선층 및 상기 제1 배선층과 이격되어 형성된 제2 배선층;
    상기 칩탑재영역에 위치하여 상기 제1 배선층 및 상기 제2 배선층과 접속되는 칩;
    상기 제1 배선층, 제2 배선층 및 상기 칩을 덮도록 형성되며, 상기 제2 배선층의 일부를 노출하는 콘택홀을 갖는 절연층; 및
    외부 소자와 접속하기 위해 상기 콘택홀에 형성된 범프 패드
    를 포함하는 디바이스 패키지 기판.
  2. 제1항에 있어서,
    상기 제1 배선층 및 상기 제2 배선층과 이격되게 형성된 제3 배선층을 더 구비하는 것을 특징으로 하는 디바이스 패키지 기판.
  3. 제2항에 있어서,
    상기 제3 배선층은 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속 되는 것을 특징으로 하는 디바이스 패키지 기판.
  4. 제2항에 있어서,
    상기 기판 또는 상기 절연층 내부를 관통하여 상기 제1 배선층, 상기 제2 배선층 및 상기 제3 배선층 중 적어도 하나에 접속되는 접속부재를 더 포함하는 것을 특징으로 하는 디바이스 패키지 기판.
  5. 제4항에 있어서,
    상기 접속부재는 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속되는 것을 특징으로 하는 디바이스 패키지 기판.
  6. 제1항에 있어서,
    상기 접속된 외부 소자를 몰딩하는 몰딩 수지층을 더 구비하는 것을 특징으로 하는 디바이스 패키지 기판.
  7. 제1항에 있어서,
    상기 칩은 SAW 필터, BAW 필터, MEMS 및 센서 중에서 선택되는 적어도 하나인 것을 특징으로 하는 디바이스 패키지 기판.
  8. 상면에 칩탑재영역을 포함하는 캐비티가 형성된 기판;
    상기 캐비티 주위 영역에 형성된 제1 배선층 및 상기 제1 배선층과 이격되어 형성된 제2 배선층;
    상기 칩탑재영역에 위치하여 상기 제1 배선층 및 상기 제2 배선층과 접속되는 칩;
    상기 제1 배선층, 제2 배선층 및 상기 칩을 덮도록 형성되며, 상기 제2 배선층의 일부를 노출하는 콘택홀을 갖는 절연층; 및
    상기 콘택홀에 형성되어 외부 소자와 접속되는 범프 패드
    를 포함하는 디바이스 패키지 기판.
  9. 제8항에 있어서,
    상기 제1 배선층 및 상기 제2 배선층과 이격되게 형성된 제3 배선층을 더 구비하는 것을 특징으로 하는 디바이스 패키지 기판.
  10. 제9항에 있어서,
    상기 제3 배선층은 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속되는 것을 특징으로 하는 디바이스 패키지 기판.
  11. 제8항에 있어서,
    상기 기판 또는 상기 절연층 내부를 관통하여 상기 제1 배선층 또는 상기 제2 배선층에 접속되는 적어도 하나의 접속부재를 더 포함하는 것을 특징으로 하는 디바이스 패키지 기판.
  12. 제11항에 있어서,
    상기 접속부재는 솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 접속되는 것을 특징으로 하는 디바이스 패키지 기판.
  13. 제8항에 있어서,
    상기 접속된 외부 소자를 몰딩하는 몰딩 수지층을 더 구비하는 것을 특징으로 하는 디바이스 패키지 기판.
  14. 제8항에 있어서,
    상기 칩은 SAW 필터, BAW 필터, MEMS 및 센서 중에서 선택되는 적어도 하나인 것을 특징으로 하는 디바이스 패키지 기판.
  15. 상면에 칩탑재영역을 포함하는 캐비티가 형성된 기판;
    상기 캐비티 주위 영역에 형성되는 배선층;
    상기 칩탑재영역에 상에 위치하여 상기 배선층과 접속되는 칩; 및
    상기 기판 상에 형성되어 상기 배선층 및 상기 칩을 덮도록 형성되는 절연층
    를 포함하는 디바이스 패키지 기판.
  16. 복수의 영역으로 구획되는 기판 상면의 적어도 일 영역에 칩탑재영역을 포함하는 캐비티를 형성하는 단계;
    상기 캐비티 주위 영역에 제1 배선층을 형성하며, 상기 제1 배선층과 이격되는 제2 배선층을 형성하는 단계;
    상기 칩탑재영역에 상기 제1 배선층과 접속되는 칩을 실장하는 단계;
    상기 제1 배선층, 상기 제2 배선층 및 상기 칩을 덮도록 절연층을 형성하는 단계;
    상기 절연층에 상기 제2 배선층의 일부를 노출하도록 콘택홀을 형성하는 단계; 및
    상기 콘택홀에 외부 소자와 접속되는 범프 패드를 형성하는 단계
    를 포함하는 디바이스 패키지 기판의 제조 방법.
  17. 제16항에 있어서,
    상기 캐비티는 상기 기판을 식각 또는 펀칭하여 형성되는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
  18. 제16항에 있어서,
    상기 제1 배선층 및 상기 제2 배선층은 상기 캐비티 내에 연장 형성되는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
  19. 제16항에 있어서,
    상기 제1 배선층 및 상기 제2 배선층과 이격되도록 제3 배선층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
  20. 제19항에 있어서,
    솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 상기 제3 배선층을 접속시키는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
  21. 제19항에 있어서,
    상기 제1 배선층, 상기 제2 배선층 및 상기 제3 배선층 중 적어도 하나에 접속되는 접속부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
  22. 제21항에 있어서,
    솔더 범프 또는 와이어 본딩을 통하여 외부 소자와 상기 접속부재를 접속시키는 단계를 더 포함하는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
  23. 제16항에 있어서,
    상기 접속된 외부 소자를 몰딩하는 몰딩 수지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
  24. 제16항에 있어서,
    상기 복수의 영역으로 구획된 기판을 절단하여 개별 디바이스 패키지를 형성하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 패키지 기판의 제조 방법.
KR1020090085928A 2009-09-11 2009-09-11 디바이스 패키지 기판 및 그 제조 방법 KR101079429B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090085928A KR101079429B1 (ko) 2009-09-11 2009-09-11 디바이스 패키지 기판 및 그 제조 방법
US12/654,417 US20110062533A1 (en) 2009-09-11 2009-12-18 Device package substrate and method of manufacturing the same
US13/532,399 US20120261816A1 (en) 2009-09-11 2012-06-25 Device package substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090085928A KR101079429B1 (ko) 2009-09-11 2009-09-11 디바이스 패키지 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110028028A true KR20110028028A (ko) 2011-03-17
KR101079429B1 KR101079429B1 (ko) 2011-11-02

Family

ID=43729658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085928A KR101079429B1 (ko) 2009-09-11 2009-09-11 디바이스 패키지 기판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US20110062533A1 (ko)
KR (1) KR101079429B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
CN114823651B (zh) * 2022-04-06 2023-04-07 杭州道铭微电子有限公司 一种带有滤波器的射频系统模块封装结构及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP2002151801A (ja) * 2000-11-10 2002-05-24 Citizen Watch Co Ltd 回路基板構造およびその製造方法
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
JP4498840B2 (ja) 2003-06-30 2010-07-07 株式会社半導体エネルギー研究所 窒化ケイ素膜の作製方法および発光装置の作製方法
JP3859158B2 (ja) * 2003-12-16 2006-12-20 セイコーエプソン株式会社 マイクロレンズ用凹部付き基板、マイクロレンズ基板、透過型スクリーン、およびリア型プロジェクタ
KR100575363B1 (ko) * 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
TWI344694B (en) * 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
US8710568B2 (en) * 2007-10-24 2014-04-29 Denso Corporation Semiconductor device having a plurality of elements on one semiconductor substrate and method of manufacturing the same
US8367477B2 (en) * 2009-03-13 2013-02-05 Wen-Cheng Chien Electronic device package and method for forming the same
JP4569704B2 (ja) 2009-04-07 2010-10-27 株式会社デンソー 配線金属板

Also Published As

Publication number Publication date
KR101079429B1 (ko) 2011-11-02
US20120261816A1 (en) 2012-10-18
US20110062533A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
JP4058642B2 (ja) 半導体装置
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US10327076B1 (en) Top port MEMS package and method
JP5115573B2 (ja) 接続用パッドの製造方法
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
JPWO2008018524A1 (ja) 半導体装置及びその製造方法
JP2005085897A (ja) リードフレーム、リードフレームの製造方法、及びこのリードフレームを用いた半導体装置
KR20080057190A (ko) 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체
TW202033004A (zh) 麥克風封裝結構
US20170057808A1 (en) Mems chip package and method for manufacturing the same
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR101179386B1 (ko) 패키지 기판의 제조방법
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
KR101079429B1 (ko) 디바이스 패키지 기판 및 그 제조 방법
JP2007227596A (ja) 半導体モジュール及びその製造方法
JP2007201044A (ja) 電子デバイス
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
KR100743653B1 (ko) 적층 반도체 패키지 및 그 제조 방법
CN218371758U (zh) 集成电路封装和支撑基板
JP4315964B2 (ja) 回路装置の製造方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP2005340864A (ja) 半導体装置の製造方法
JP2006310821A (ja) 半導体モジュールおよびその製造方法
KR100645191B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9