JP2016139729A - 電子装置および電子装置の製造方法 - Google Patents

電子装置および電子装置の製造方法 Download PDF

Info

Publication number
JP2016139729A
JP2016139729A JP2015014337A JP2015014337A JP2016139729A JP 2016139729 A JP2016139729 A JP 2016139729A JP 2015014337 A JP2015014337 A JP 2015014337A JP 2015014337 A JP2015014337 A JP 2015014337A JP 2016139729 A JP2016139729 A JP 2016139729A
Authority
JP
Japan
Prior art keywords
electronic device
main surface
recess
sealing resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015014337A
Other languages
English (en)
Inventor
秀彰 柳田
Hideaki Yanagida
秀彰 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015014337A priority Critical patent/JP2016139729A/ja
Publication of JP2016139729A publication Critical patent/JP2016139729A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 小型化を図るのに適する電子装置を提供すること。
【解決手段】 電子装置Ａ１は、主面１０１、この主面１０１に対して交差し且つ互いに反対側を向く一対の外側面１０６、および主面１０１から凹み且つ一対の外側面１０６の少なくともいずれか一方に開口する開口部１２０を有する凹部１０５、を具備し、かつ半導体材料からなる基板１００と、基板１００に形成された導電層２００と、凹部１０５に少なくとも一部が収容された電子素子３１０，３２０と、凹部１０５に充填され、電子素子３１０，３２０の少なくとも一部を覆う封止樹脂４００と、を備え、封止樹脂４００は、開口部１２０に繋がる外側面１０６の少なくとも一部を覆う、外側面被覆部４１０を有する。
【選択図】 図１

Description

本発明は、電子装置および電子装置の製造方法に関する。
外部からの電流の入出力に対して特定の機能を果たす電子装置は、様々な形態のものが提案されている。一般的には、この電子装置の機能を果たすために、各々が電気回路の一部を構成する複数の素子が内蔵されている。これらの素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の素子は、封止樹脂によって覆われる。封止樹脂は、これらの素子や上記リードの一部を保護するためのものである。このような電子装置は、たとえば電子機器の回路基板などに実装されて用いられる。技術の進歩に伴い、電子装置の小型化がますます求められている。なお、電子装置に関する文献としては、特許文献１が挙げられる。
特開２０１２−９９６７３号公報
本発明は、上記した事情のもとで考え出されたものであって、小型化を図るのに適する電子装置を提供することを主たる課題とする。
本発明の第１の側面によって提供される電子装置は、主面、この主面に対して交差し且つ互いに反対側を向く一対の外側面、および上記主面から凹み且つ上記一対の外側面の少なくともいずれか一方に開口する開口部を有する凹部、を具備し、かつ半導体材料からなる基板と、上記基板に形成された導電層と、上記凹部に少なくとも一部が収容された電子素子と、上記凹部に充填され、上記電子素子の少なくとも一部を覆う封止樹脂と、を備え、上記封止樹脂は、上記開口部に繋がる上記外側面の少なくとも一部を覆う、外側面被覆部を有する。
本発明の好ましい実施の形態においては、上記凹部は、一対の上記外側面の双方に開口する一対の上記開口部を有し、上記封止樹脂は、一対の上記外側面のそれぞれの少なくとも一部を覆う、一対の上記外側面被覆部を有する。
本発明の好ましい実施の形態においては、上記基板は、上記主面とは反対側を向く裏面を有し、上記外側面被覆部は、上記外側面において、上記裏面に繋がる端縁を覆う。
本発明の好ましい実施の形態においては、上記外側面被覆部のうち上記主面とは反対側を向く面は、上記基板の上記裏面と面一状である。
本発明の好ましい実施の形態においては、上記凹部は、底面と、各々が上記主面に対して傾いており、上記底面を挟んで離間する２つの傾斜内側面と、を有する。
本発明の好ましい実施の形態においては、上記導電層は、上記底面に形成され、上記電子素子を搭載するための複数の底面パッドを有する。
本発明の好ましい実施の形態においては、上記導電層は、上記傾斜内側面に形成され、上記電子素子を搭載するための複数の傾斜内側面パッドを有する。
本発明の好ましい実施の形態においては、一対の上記外側面は、上記主面の法線方向に対して直角である第１方向を向く。
本発明の好ましい実施の形態においては、２つの上記傾斜内側面は、上記第１方向および上記主面の法線方向のいずれにも直角である第２方向において離間する。
本発明の好ましい実施の形態においては、上記基板は、半導体材料の単結晶からなる。
本発明の好ましい実施の形態においては、上記半導体材料は、Ｓｉである。
本発明の好ましい実施の形態においては、上記主面は、（１００）面である。
本発明の好ましい実施の形態においては、上記導電層は、上記主面に形成された複数の外部端子を有する。
本発明の好ましい実施の形態においては、上記封止樹脂は、上記主面の少なくとも一部を覆っている。
本発明の好ましい実施の形態においては、上記封止樹脂は、上記外部端子を露出させている。
本発明の第２の側面によって提供される電子装置の製造方法は、厚さ方向において互いに反対側を向く主面および裏面を有する基板材料に、上記主面から凹む凹部を形成する工程と、上記凹部を含む上記基板材料上に導電層を形成する工程と、上記基板材料を、上記主面の法線方向視において上記凹部の底面を横切る切除線に沿って、上記主面側から上記底面において所定幅および所定深さとなるように切除溝を形成する工程と、上記凹部に少なくとも１つが収容されるように電子素子を搭載する工程と、上記凹部に封止樹脂を充填する工程と、上記封止樹脂および上記基板材料、あるいは上記封止樹脂のみを、上記主面の法線方向視において上記切除溝に含まれる切断線に沿って切断する工程と、を備える。
本発明の好ましい実施の形態においては、上記凹部を形成する工程においては、上記主面の法線方向に対して直角である第１方向に沿って間隔を隔てて複数並んだ上記凹部を形成し、上記切除溝を形成する工程においては、上記各凹部の上記底面において、上記第１方向に離れた２箇所に上記切除溝を形成する。
本発明の好ましい実施の形態においては、上記凹部を形成する工程においては、上記主面の法線方向に対して直角である第１方向に長く延びる上記凹部を形成し、上記切除溝を形成する工程においては、上記第１方向において所定ピッチで、上記第１方向および上記主面の法線方向のいずれにも直角である第２方向に沿って上記切除溝を形成し、上記電子素子を搭載する工程においては、複数の上記電子素子のいずれかどうしが上記切除溝を挟んで別れるように上記第１方向に離散して搭載する。
本発明の好ましい実施の形態においては、上記封止樹脂を充填する工程の後、上記切断線に沿って切断する工程の前に、上記基板材料を、上記裏面から、上記切除溝の形成箇所に到達するまで研削する工程を備える。
本発明の好ましい実施の形態においては、上記基板材料は、半導体材料の単結晶からなる。
本発明の好ましい実施の形態においては、上記半導体材料は、Ｓｉである。
本発明の好ましい実施の形態においては、上記主面は、（１００）面である。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明に係る電子装置の一例を示す斜視図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１のＩＩＩ−ＩＩＩ線に沿う断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部斜視図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す斜視断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部斜視図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部斜視図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部断面図である。 図１の電子装置の製造方法の他の例の一工程を示す要部斜視図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図３は、本発明に係る電子装置の一例を示している。本実施形態の電子装置Ａ１は、基板１００、導電層２００、電子素子３１０，３２０、および封止樹脂４００を備えている。なお、図１においては、理解の便宜上、電子素子３１０，３２０および封止樹脂４００を想像線によって示している。図２は、図１におけるＩＩ−ＩＩ線に沿うｙｚ平面における断面図である。図３は、図１におけるＩＩＩ−ＩＩＩ線に沿うｘｚ平面における断面図である。
基板１００は、電子装置Ａ１の土台となるものであり、基材１０３および絶縁層１０４からなる。基板１００は、主面１０１、裏面１０２、凹部１０５および一対の外側面１０６を有する。基板１００の厚さは、たとえば３００〜６００μｍ程度である。なお、本実施形態においては、主面１０１および裏面１０２がｚ方向（主面１０１の法線方向）において互いに反対側を向いており、ｚ方向が電子装置Ａ１の厚さ方向に相当する。また、ｘ方向およびｙ方向は、いずれもｚ方向に対して直角である。一対の外側面１０６は、いずれも主面１０１に繋がっており、ｘ方向において互いに反対側を向いている。
基材１０３は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。また、絶縁層１０４は、本実施形態においては、ＳｉＯ2からなる。なお、基材１０３の材質は、Ｓｉに限定されず、後述する意図を満たす凹部１０５を形成可能なものであればよい。絶縁層１０４は、基材１０３のうち裏面１０２とは反対側から臨む部分を覆っている。絶縁層１０４の厚さは、たとえば０．１〜１．０μｍ程度である。
本実施形態においては、主面１０１として、基材１０３の（１００）面が採用されている。凹部１０５は、主面１０１から裏面１０２に向かって凹んでいる。凹部１０５には、電子素子３１０，３２０が配置されている。凹部１０５は、一対の外側面１０６に開口する一対の開口部１２０を有している。これにより、一対の外側面１０６は、いずれも開口部１２０に繋がっている。なお、後述する本願が意図する効果を好適に奏するには、凹部１０５が一対の開口部１２０を有することが好ましいが、本願はこれに限定されず、一方のみの開口部１２０を有する構成であってもよい。本実施形態においては、凹部１０５は、ｙｚ平面における断面形状が一様である。凹部１０５は、底面１１１および２つの傾斜内側面１１２を有する。凹部１０５の形状は、主面１０１として（１００）面が採用されていることに依存している。
凹部１０５が形成されていることにより、主面１０１は、ｙ方向に離間した２つの部位からなる。
凹部１０５は、平面視矩形状である。凹部１０５の深さ（主面１０１と底面１１１との、厚さ方向における離間寸法）は、たとえば２００〜５００μｍ程度である。底面１１１は、平面視矩形状である。底面１１１は、主面１０１と略平行である。２つの傾斜内側面１１２は、平面視において底面１１１を挟み、かつ互いに略合同な矩形状である。２つの傾斜内側面１１２は、ｙ方向において離間している。各傾斜内側面１１２は、主面１０１、底面１１１に対して傾いている。本実施形態においては、傾斜内側面１１２のｘｙ平面に対する角度が５５°程度である。なお、傾斜内側面１１２が互いに略合同な矩形状であり、かつ上記角度が５５°である点は、主面１０１として（１００）面を採用したことに依存している。
導電層２００は、電子素子３１０，３２０を搭載し、これらに入出力する電流経路を構成するためのものである。導電層２００は、主に絶縁層１０４上に形成されており、本実施形態においては、シード層２０１とめっき層２０２とが積層された構造を有する。
シード層２０１は、所望のめっき層２０２を形成するためのいわゆる下地層である。シード層２０１は、基材１０３とめっき層２０２との間に介在している。シード層２０１は、たとえばＣｕ層よりなる。シード層２０１は、たとえばスパッタリングによって形成される。シード層２０１の厚さは、たとえば１μｍ以下である。
めっき層２０２は、たとえばシード層２０１を利用した電解めっきによって形成される。めっき層２０２は、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層よりなる。めっき層２０２の厚さは、たとえば３〜１０μｍ程度である。めっき層２０２の厚さは、シード層２０１の厚さよりも厚い。
本実施形態においては、導電層２００は、複数の底面パッド２１１、複数の傾斜内側面パッド２１２、複数の外部端子２２１、および連絡経路２３１を有している。
底面パッド２１１は、凹部１０５の底面１１１に形成されており、たとえば矩形状である。複数の底面パッド２１１は、電子素子３１０を搭載するために用いられる。
傾斜内側面パッド２１２は、傾斜内側面１１２に形成されており、たとえば矩形状である。本実施形態においては、２つの傾斜内側面１１２に複数ずつの傾斜内側面パッド２１２が形成される。複数の傾斜内側面パッド２１２は、電子素子３２０を搭載するために用いられる。
外部端子２２１は、主面１０１に形成されており、電子装置Ａ１をたとえば図示しない電子機器の回路基板に面実装するために用いられる。本実施形態においては、主面１０１のうち凹部１０５を挟んでｙ方向に離れて配置された２つの部位に、４つずつの外部端子２２１が形成されている。外部端子２２１は、上述したシード層２０１およびめっき層２０２上に、さらにたとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによって得られたバンプが形成された構造とされている。これにより、図２に示すように、外部端子２２１は、ｚ方向に膨出した形状となっている。
連絡経路２３１は、傾斜内側面１１２に形成されており、外部端子２２１と、底面パッド２１１あるいは傾斜内側面パッド２１２とを導通させる経路を構成している。なお、連絡経路２３１は、外部端子２２１の配置、および電子素子３１０，３２０の端子の配置等に応じて適宜形成位置が決定される。図２において、連絡経路２３１が傾斜内側面１１２に形成される態様を表すが、詳細な形成位置については省略している。また、図１においては、連絡経路２３１を省略している。
電子素子３１０は、底面１１１に支持されており、複数の底面パッド２１１を利用してはんだ３５１を介して搭載されている。電子素子３１０の一例としては、たとえば集積回路素子が挙げられ、具体的には、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子である。あるいは、電子素子３１０の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。
電子素子３２０は、傾斜内側面１１２に支持されており、複数の傾斜内側面パッド２１２を利用してはんだ３５１を介して搭載されている。本実施形態においては、２つの傾斜内側面１１２の各々に電子素子３２０が支持されている。電子素子３２０の一例としては、たとえば集積回路素子が挙げられ、具体的には、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子である。あるいは、電子素子３２０の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。
封止樹脂４００は、電子素子３１０，３２０を覆っており、凹部１０５に充填されている。本実施形態においては、封止樹脂４００は、電子素子３１０，３２０の全体を覆っている。また、封止樹脂４００は、主面１０１の少なくとも一部を覆うとともに、外部端子２２１を露出させている。
本実施形態においては、封止樹脂４００は、外側面被覆部４１０を有する。図１、図３に示すように、封止樹脂４００は、ｘ方向における両端部が基板１００の一対の外側面１０６よりもｘ方向における外側に張り出しており、当該張り出した部分によって外側面被覆部４１０が構成される。外側面被覆部４１０は、一対の外側面１０６に対応するように対をなす２箇所に設けられる。一対の外側面被覆部４１０は、一対の外側面１０６それぞれの少なくとも一部を覆う。本実施形態においては、外側面被覆部４１０は、外側面１０６において裏面１０２に繋がる端縁１０７を覆い、外側面１０６の全てを覆っている。また、各外側面被覆部４１０のうち主面１０１とは反対側を向く面４１２は、基板１００の裏面１０２と面一状である。
封止樹脂４００の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。封止樹脂４００は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次に、電子装置Ａ１の製造方法の一例について、図４〜図１９を参照しつつ以下に説明する。
まず、図４に示すように基板材料１００’を用意する。基板材料１００’は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板材料１００’の厚さは、たとえば３５０〜６５０μｍ程度である。基板材料１００’の厚さは、電子装置Ａ１における基板１００の厚さよりも厚い。また、基板材料１００’は、上述した電子装置Ａ１の基板１００を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の電子装置Ａ１を一括して製造する手法を前提としている。１つの電子装置Ａ１を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の電子装置Ａ１を一括して製造する手法が現実的である。
基板材料１００’は、ｚ方向において互いに反対側を向く主面１０１および裏面１０２を有している。本実施形態においては、主面１０１として結晶方位が（１００）である面、すなわち（１００）面を採用する。
次いで、主面１０１をたとえば酸化させることによりＳｉＯ2からなるマスク層を形成する。このマスク層の厚さは、たとえば０．７〜１．０μｍ程度である。
次いで、上記マスク層に対してたとえばエッチングによるパターニングを行う。これにより、上記マスク層に開口を形成する。この開口の形状および大きさは、最終的に得ようとする凹部１０５の形状および大きさに応じて設定する。上記開口は、たとえば矩形状である。
次いで、図５、図６に示すように、凹部１０５を形成する。凹部１０５の形成は、基板材料１００’に対して、たとえばＫＯＨを用いた異方性エッチングによって行う。そして、上記マスク層を除去する。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。この異方性エッチングを行うことにより、底面１１１および４つの傾斜内側面１１２，１１２’を有する凹部１０５が形成される。２つの傾斜内側面１１２は、底面１１１を挟んでｙ方向に離間している。他の２つの傾斜内側面１１２’は、底面１１１を挟んでｘ方向に離間している。各傾斜内側面１１２，１１２’がｘｙ平面に対してなす角度は、５５°程度となる。凹部１０５は、たとえばｘ方向およびｙ方向のそれぞれにおいて所定の間隔を隔てて並ぶように形成される。
次いで、図７に示すように、たとえばＳｉＯ2からなる絶縁層１０４を形成する。絶縁層１０４の形成は、基板材料１００’のうち裏面１０２とは反対側部分全体を熱酸化させることにより行う。これにより、厚さがたとえば０．７〜１．０μｍ程度の絶縁層１０４が得られる。
次いで、図８に示すように、シード層２０１およびめっき層２０２を形成する。シード層２０１は、たとえばＣｕを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。めっき層２０２の形成は、たとえばシード層２０１を利用した電解メッキによって行う。この結果、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層からなるからなるめっき層２０２が得られる。これらシード層２０１およびめっき層２０２は、積層されることにより導電層２００を構成する。めっき層２０２は、上述した底面パッド２１１、傾斜内側面パッド２１２、外部端子２２１および連絡経路２３１に対応する形状となっている。
次いで、図９に示すように、基板材料１００’に対して、たとえばダイサーＤ１によって基材材料１００’の一部を切除する。図９、図１０から理解されるように、基板材料１００’の切除は、ｚ方向視において凹部１０５の底面１１１を横切る切除線Ｃ１に沿って行う。ここで、一定幅のダイサーＤ１を用いて基板材料１００’の主面１０１側から予め設定された深さまで切除する。これにより、図１１に示すように、底面１１１において、所定幅および所定深さの切除溝１９０が形成される。本実施形態においては、各凹部１０５の底面１１１において、ｘ方向に離れた２箇所に切除溝１９０が形成される。このようにダイサーＤ１を用いて基板材料１００’を部分的に切除することにより、基板材料１００’においてｙｚ平面と平行な側面１０６’が新たに露出する。この側面１０６’は、電子装置Ａ１において外側面１０６となるべき部分である。
次いで、図１２に示すように、電子素子３１０，３２０を搭載する。電子素子３１０，３２０には、はんだ３５１となるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、電子素子３１０を底面１１１に、また、電子素子３２０を傾斜内側面１１２に載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、電子素子３１０，３２０の搭載が完了する。
次いで、図１３、図１４に示すように、封止樹脂４００を形成する。封止樹脂４００の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を主に凹部１０５に充填し、これを硬化させることによって行う。この際、この樹脂材料によって電子素子３１０，３２０の全体を覆っておく。図１４に示すように、封止樹脂４００は、切除溝１９０にも進入する。一方、図１３に示すように、主面１０１上のめっき層２０２の一部を確実に露出させておく。また、後述のダイサーＤ２による切断領域には、封止樹脂４００が重ならないように形成する。
次いで、図１５に示すように、外部端子２２１に、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによってｚ方向に膨出するバンプを形成する。
次いで、図１６に示すように、基板材料１００’を、裏面１０２から研削する。裏面１０２の研削は、切除溝１９０の形成箇所に到達するまで行う。これにより、封止樹脂４００のうち切除溝１９０に嵌まる部分が露出する。このとき、封止樹脂４００の露出部分と基板材料１００’の裏面１０２とは、面一状である。
次いで、図１７〜図１９に示すように、基板材料１００’および封止樹脂４００を、たとえばダイサーＤ２，Ｄ３によって切断する。ダイサーＤ２による切断は、ｚ方向視（主面１０１の法線方向視）においてｘ方向に延びる切断線Ｃ２に沿って切断する。この際、ダイサーＤ２によって基板材料１００’のみを切断し、たとえば封止樹脂４００は切断しない。また、ダイサーＤ３による切断は、ｚ方向視（主面１０１の法線方向視）において切除溝１９０に含まれる切断線Ｃ３に沿って切断する。この際、ダイサーＤ３によって封止樹脂４００のみを切断し、たとえば基板材料１００’は切断しない。このような切断作業を経ることにより、図１、図２に示した電子装置Ａ１が得られる。
次に、電子装置Ａ１および電子装置Ａ１の製造方法の作用について説明する。
本実施形態によれば、基板１００には、主面１０１から凹む凹部１０５が形成されている。基板１００は、主面１０１の法線方向（ｚ方向）に対して交差する方向（本実施形態では、ｚ方向に対して直角であるｘ方向）を向き、かつ互いに反対側を向く一対の外側面１０６を有する。凹部１０５には、電子素子３１０，３２０が収容される。凹部１０５は、外側面１０６に開口する開口部１２０を有する。これにより、凹部１０５において、電子素子３１０，３２０が搭載される部分（底面１１１や傾斜内側面１１２）は、開口部１２０に通じている。このような構成によれば、凹部１０５に配置された電子素子３１０，３２０のｘ方向におけるサイズに対して、基板１００のｘ方向の寸法を実質的に小さくすることが可能である。このことは、電子装置Ａ１の小型化に適する。
また、凹部１０５には、封止樹脂４００が充填されている。封止樹脂４００は外側面被覆部４１０を有しており、この外側面被覆部４１０は、ｘ方向を向く外側面１０６を覆っている。このような構成によれば、たとえば封止樹脂４００の形成後に当該封止樹脂４００が収縮すると、収縮により外側面１０６と外側面被覆部４１０との密着力が高まる。したがって、封止樹脂４００の剥離を防止することができる。
本実施形態においては、外側面被覆部４１０は、封止樹脂４００におけるｘ方向の両端に対をなして設けられている。これら一対の外側面被覆部４１０により、互いに反対側をむく一対の外側面１０６が覆われている。このような構成は、封止樹脂４００の剥離を防止するうえでより適する。
外側面被覆部４１０は、外側面１０６において、基板の裏面１０２に繋がる端縁１０７を覆っている。このよう構成は、封止樹脂４００の剥離を防止するのにより適する。また、上記構成によれば、封止樹脂４００と基板１００との境界面から凹部１０５に向けての水分等の進入を、適切に防止することができる。
基板１００に形成された凹部１０５は、底面１１１と、底面１１１を挟んで離間する２つの傾斜内側面１１２を有する。このような構成によれば、底面１１１および傾斜内側面１１２を利用して、電子素子３１０，３２０を立体的に配置することができる。また、底面１１１および傾斜内側面１１２に底面パッド２１１と傾斜内側面パッド２１２を形成することにより、電子素子３１０，３２０を、底面１１１と傾斜内側面１１２に適切に搭載することができる。また、傾斜内側面１１２には連絡経路２３１を形成することができる。そして、導電層２００においては、主面に形成された外部端子２２１と、底面パッド２１１や傾斜内側面パッド２１２とを、連絡経路２３１を介して適切に導通させることができる。
電子装置Ａ１を製造する際、基板材料１００’に対して、凹部１０５の底面１１１を横切る切除線Ｃ１に沿って、主面１０１側から底面１１１において切除溝１９０を形成する。そして、複数の電子装置Ａ１を得るために切断する工程においては、切断線Ｃ３に沿って封止樹脂４００を切断する。この切断線Ｃ３が、ｚ方向視（主面１０１の法線方向視）において切除溝１９０に含まれる。このような一連の作業工程により、外側面１０６を覆う外側面被覆部４１０を適切に形成することができる。
電子装置Ａ１の製造においては、封止樹脂４００を凹部１０５に充填した後、基板材料１００’を裏面１０２から切除溝１９０の形成箇所に到達するまで研削する。その後、ｚ方向視（主面１０１の法線方向視）において切除溝１９０に含まれる切断線Ｃ３に沿って、封止樹脂４００のみを切断する。このような手順によれば、封止樹脂４００とともに基板材料１００’の一部を切断する場合と異なり、基板材料１００’の欠け等の不都合を回避することができる。
図２０〜図３４は、電子装置Ａ１の製造方法の他の例を示している。なお、以下の説明においては、上記した要素と同一または類似の要素については上記と同一の符号を付し、説明を適宜省略する。
図４を参照して上記したのと同様の基板材料１００'を用意し、上記したのと同様の手法で凹部１０５を形成する（図２０、図２１参照）。図２０、図２１に示した凹部１０５は、基板材料１００’の主面１０１に所定形状の開口を有するマスク層を形成し、その基板材料１００’に対してＫＯＨを用いた異方性エッチングを行うことによって形成することができる。本製造方法においては、図２１に示すように、凹部１０５は、ｚ方向（主面１０１の法線方向）に対して直角であるｘ方向に長く延びている。また、ｘ方向に延びる凹部１０５が、ｘ方向およびｚ方向のいずれにも直角であるｙ方向において間隔を隔てて複数並んでいる。各凹部１０５は、ｘ方向に延びる底面１１１と、ｙ方向において底面１１１を挟み、各々がｘ方向に延びる２つの傾斜内側面１１２と、を有する。
次いで、図２２に示すように、たとえばＳｉＯ2からなる絶縁層１０４を形成する。次いで、図２３に示すように、シード層２０１およびめっき層２０２を形成する。めっき層２０２は、上述した底面パッド２１１、傾斜内側面パッド２１２、外部端子２２１および連絡経路２３１に対応する形状となっている。絶縁層１０４、シード層２０１およびめっき層２０２の形成は、図７、図８を参照して上記したのと同様の手法で行うことができる。
次いで、図２４に示すように、基板材料１００’に対して、たとえばダイサーＤ１によって基材材料１００’の一部を切除する。図２４、図２５から理解されるように、基板材料１００’の切除は、ｚ方向視において凹部１０５の底面１１１を横切る切除線Ｃ１に沿って行う。ここで、一定幅のダイサーＤ１を用いて基板材料１００の主面１０１側から予め設定された深さまで切除する。これにより、図２６に示すように、底面１１１において、所定幅および所定深さの切除溝１９０が形成される。
本製造方法においては、凹部１０５の底面１１１において、ｘ方向に一定ピッチで複数の切除溝１９０が形成される。このようにダイサーＤ１を用いて基板材料１００’を部分的に切除することにより、基板材料１００’においてｙｚ平面と平行な側面１０６’が新たに露出する。この側面１０６’は、電子装置Ａ１において外側面１０６となるべき部分である。
次いで、図２７に示すように、電子素子３１０，３２０を搭載する。電子素子３１０，３２０には、はんだ３５１となるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、電子素子３１０を底面１１１に、また、電子素子３２０を傾斜内側面１１２に載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、電子素子３１０，３２０の搭載が完了する。
本製造方法においては、電子素子３１０および２つの電子素子３２０を一組の素子群として、各凹部１０５において複数組の素子群をｘ方向に一定ピッチで搭載する。複数組の素子群のｘ方向における配列ピッチは、切除溝１９０のｘ方向における配列ピッチと等しく、素子群はそれぞれ、切除溝１９０を挟んで別れるように離散して搭載される。これにより、複数個の電子装置Ａ１を構成するための複数組の素子群の搭載が完了する。
次いで、図２８、図２９に示すように、封止樹脂４００を形成する。封止樹脂４００の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を主に凹部１０５に充填し、これを硬化させることによって行う。この際、この樹脂材料によって電子素子３１０，３２０の全体を覆っておく。図２９に示すように、封止樹脂４００は、切除溝１９０にも進入する。一方、図２８に示すように、主面１０１上のめっき層２０２の一部を確実に露出させておく。また、後述のダイサーＤ２による切断領域には、封止樹脂４００が重ならないように形成する。
次いで、図３０に示すように、外部端子２２１に、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによってｚ方向に膨出するバンプを形成する。
次いで、図３１に示すように、基板材料１００’を、裏面１０２から研削する。裏面１０２の研削は、封止樹脂４００のうち切除溝１９０に嵌まる部分が露出するまで行う。
次いで、図３２〜図３４に示すように、基板材料１００’および封止樹脂４００を、たとえばダイサーＤ２，Ｄ３によって切断する。ダイサーＤ２による切断は、ｚ方向視（主面１０１の法線方向視）においてｘ方向に延びる切断線Ｃ２に沿って切断する。この際、ダイサーＤ２によって基板材料１００’のみを切断し、たとえば封止樹脂４００は切断しない。また、ダイサーＤ３による切断は、ｚ方向視（主面１０１の法線方向視）において切除溝１９０に含まれる切断線Ｃ３に沿って切断する。この際、ダイサーＤ３によって封止樹脂４００のみを切断し、たとえば基板材料１００’は切断しない。このような切断作業を経ることにより、図１、図２に示した電子装置Ａ１が得られる。
本製造方法によれば、封止樹脂４００を切断する際、ｘ方向に延びる凹部１０５に対して、ｚ方向視（主面１０１の法線方向視）においてｙ方向に延びる切断線Ｃ３（切除溝１９０に含まれる切断線Ｃ３）に沿って切断する。この切断により、切断線Ｃ３を挟んでｘ方向に分離された２つの切断片は、各々が電子装置Ａ１となる。このことは、複数個の電子装置Ａ１を効率よく製造するのに適する。
本発明に係る電子装置および電子装置の製造方法は、上述した実施形態に限定されるものではない。本発明に係る電子装置および電子装置の製造方法の具体的な構成は、種々に設計変更自在である。
Ａ１ 電子装置
１００ 基板
１０１ 主面
１０２ 裏面
１０３ 基材
１０４ 絶縁層
１０５ 凹部
１０６ 外側面
１０７ 端縁
１１１ 底面
１１２ 傾斜内側面
１２０ 開口部
１９０ 切除溝
２００ 導電層
２０１ シード層
２０２ めっき層
２１１ 底面パッド
２１２ 傾斜内側面パッド
２２１ 外部端子
２３１ 連絡経路
３１０，３２０ 電子素子
４００ 封止樹脂
４１０ 外側面被覆部
４１２ 面（外側面被覆部のうち主面とは反対側を向く面）

Claims (22)

  1. 主面、この主面に対して交差し且つ互いに反対側を向く一対の外側面、および上記主面から凹み且つ上記一対の外側面の少なくともいずれか一方に開口する開口部を有する凹部、を具備し、かつ半導体材料からなる基板と、
    上記基板に形成された導電層と、
    上記凹部に少なくとも一部が収容された電子素子と、
    上記凹部に充填され、上記電子素子の少なくとも一部を覆う封止樹脂と、を備え、
    上記封止樹脂は、上記開口部に繋がる上記外側面の少なくとも一部を覆う、外側面被覆部を有する、電子装置。
  2. 上記凹部は、一対の上記外側面の双方に開口する一対の上記開口部を有し、
    上記封止樹脂は、一対の上記外側面のそれぞれの少なくとも一部を覆う、一対の上記外側面被覆部を有する、請求項１に記載の電子装置。
  3. 上記基板は、上記主面とは反対側を向く裏面を有し、
    上記外側面被覆部は、上記外側面において、上記裏面に繋がる端縁を覆う、請求項１または２に記載の電子装置。
  4. 上記外側面被覆部のうち上記主面とは反対側を向く面は、上記基板の上記裏面と面一状である、請求項３に記載の電子装置。
  5. 上記凹部は、底面と、各々が上記主面に対して傾いており、上記底面を挟んで離間する２つの傾斜内側面と、を有する、請求項１ないし４のいずれかに記載の電子装置。
  6. 上記導電層は、上記底面に形成され、上記電子素子を搭載するための複数の底面パッドを有する、請求項５に記載の電子装置。
  7. 上記導電層は、上記傾斜内側面に形成され、上記電子素子を搭載するための複数の傾斜内側面パッドを有する、請求項５または６に記載の電子装置。
  8. 一対の上記外側面は、上記主面の法線方向に対して直角である第１方向を向く、請求項５ないし７のいずれかに記載の電子装置。
  9. ２つの上記傾斜内側面は、上記第１方向および上記主面の法線方向のいずれにも直角である第２方向において離間する、請求項８に記載の電子装置。
  10. 上記基板は、半導体材料の単結晶からなる、請求項５ないし９のいずれかに記載の電子装置。
  11. 上記半導体材料は、Ｓｉである、請求項１０に記載の電子装置。
  12. 上記主面は、（１００）面である、請求項１１に記載の電子装置。
  13. 上記導電層は、上記主面に形成された複数の外部端子を有する、請求項１ないし１２のいずれかに記載の電子装置。
  14. 上記封止樹脂は、上記主面の少なくとも一部を覆っている、請求項１３に記載の電子装置。
  15. 上記封止樹脂は、上記外部端子を露出させている、請求項１４に記載の電子装置。
  16. 厚さ方向において互いに反対側を向く主面および裏面を有する基板材料に、上記主面から凹む凹部を形成する工程と、
    上記凹部を含む上記基板材料上に導電層を形成する工程と、
    上記基板材料を、上記主面の法線方向視において上記凹部の底面を横切る切除線に沿って、上記主面側から上記底面において所定幅および所定深さとなるように切除溝を形成する工程と、
    上記凹部に少なくとも１つが収容されるように電子素子を搭載する工程と、
    上記凹部に封止樹脂を充填する工程と、
    上記封止樹脂および上記基板材料、あるいは上記封止樹脂のみを、上記主面の法線方向視において上記切除溝に含まれる切断線に沿って切断する工程と、を備える、電子装置の製造方法。
  17. 上記凹部を形成する工程においては、上記主面の法線方向に対して直角である第１方向に沿って間隔を隔てて複数並んだ上記凹部を形成し、
    上記切除溝を形成する工程においては、上記各凹部の上記底面において、上記第１方向に離れた２箇所に上記切除溝を形成する、請求項１６に記載の電子装置の製造方法。
  18. 上記凹部を形成する工程においては、上記主面の法線方向に対して直角である第１方向に長く延びる上記凹部を形成し、
    上記切除溝を形成する工程においては、上記第１方向において所定ピッチで、上記第１方向および上記主面の法線方向のいずれにも直角である第２方向に沿って上記切除溝を形成し、
    上記電子素子を搭載する工程においては、複数の上記電子素子のいずれかどうしが上記切除溝を挟んで別れるように上記第１方向に離散して搭載する、請求項１６に記載の電子装置の製造方法。
  19. 上記封止樹脂を充填する工程の後、上記切断線に沿って切断する工程の前に、上記基板材料を、上記裏面から、上記切除溝の形成箇所に到達するまで研削する工程を備える、請求項１６ないし１８のいずれかに記載の電子装置の製造方法。
  20. 上記基板材料は、半導体材料の単結晶からなる、請求項１６ないし１９のいずれかに記載の電子装置の製造方法。
  21. 上記半導体材料は、Ｓｉである、請求項２０に記載の電子装置の製造方法。
  22. 上記主面は、（１００）面である、請求項２１に記載の電子装置の製造方法。
JP2015014337A 2015-01-28 2015-01-28 電子装置および電子装置の製造方法 Pending JP2016139729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015014337A JP2016139729A (ja) 2015-01-28 2015-01-28 電子装置および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015014337A JP2016139729A (ja) 2015-01-28 2015-01-28 電子装置および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016139729A true JP2016139729A (ja) 2016-08-04

Family

ID=56560513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015014337A Pending JP2016139729A (ja) 2015-01-28 2015-01-28 電子装置および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016139729A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046174A (ja) * 2016-09-15 2018-03-22 ローム株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046174A (ja) * 2016-09-15 2018-03-22 ローム株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP6606331B2 (ja) 電子装置
JP2005108898A (ja) 半導体装置内蔵基板及びその製造方法
JP2005310946A (ja) 半導体装置
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP2014179476A (ja) モジュールおよびその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US9711476B2 (en) Wiring board and electronic component device
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP5734624B2 (ja) 半導体パッケージの製造方法
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP6533066B2 (ja) 電子装置
JP2016157901A (ja) 電子装置
JP2016139729A (ja) 電子装置および電子装置の製造方法
JP4480710B2 (ja) 半導体装置内蔵基板
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP2016100352A (ja) プリント配線板およびその製造方法
JP6730495B2 (ja) 電子装置
JP2011035269A (ja) 半導体装置及びその製造方法
JP2016100555A (ja) 電子装置
US9859632B2 (en) Composite substrate and rigid substrate
JP2016225398A (ja) 半導体装置
JP2016025096A (ja) プリント配線板およびその製造方法
JP2016100553A (ja) 電子装置
JP6557481B2 (ja) 電子装置