JP4688545B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP4688545B2
JP4688545B2 JP2005105232A JP2005105232A JP4688545B2 JP 4688545 B2 JP4688545 B2 JP 4688545B2 JP 2005105232 A JP2005105232 A JP 2005105232A JP 2005105232 A JP2005105232 A JP 2005105232A JP 4688545 B2 JP4688545 B2 JP 4688545B2
Authority
JP
Japan
Prior art keywords
resin layer
wiring
wiring board
resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005105232A
Other languages
English (en)
Other versions
JP2006286967A (ja
Inventor
雅光 生雲
九弘 岡本
英二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005105232A priority Critical patent/JP4688545B2/ja
Priority to TW094123710A priority patent/TWI281234B/zh
Priority to US11/180,780 priority patent/US7355124B2/en
Priority to CNB2005100879151A priority patent/CN100477193C/zh
Publication of JP2006286967A publication Critical patent/JP2006286967A/ja
Priority to US12/021,548 priority patent/US7915538B2/en
Application granted granted Critical
Publication of JP4688545B2 publication Critical patent/JP4688545B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

本発明は多層配線基板及びその製造方法に係り、特に複数の樹脂層と複数の配線層を積層形成したコアレス中継基板及びその製造方法に関する。
近年の、ＬＳＩパッケージに対する高速化、高密度化の要求により、様々なタイプのＳｉＰ（System in Package）の開発が行われている。ＳｉＰは、複数のチップを１つの半導体パッケージに集約する技術である。このＳｉＰの発達に伴い、複数のチップを搭載するための中継基板の開発も盛んに行われている。
この中継基板はインターポーザとも呼ばれる。中継基板は、例えば、エポキシ樹脂やポリイミド樹脂等の樹脂からなる絶縁層と、銅等の金属からなる配線層を積層形成することにより構成される。通常、この中継基板は、複数の中継基板を一括して形成した後に、ダイシング工程などを行って個片化することにより作製される。
また、特許文献１には、切断後の有機薄膜の基板からの剥がれ、基板のへき開を防止するための有機薄膜多層配線基板の切断方法が示されている。特許文献２には、ダイシング工程での層間絶縁膜の剥離を防止するための多層配線基板およびその製造方法が示されている。
特開平１０−０２７９７１号公報 特開平１０−１３５１５７号公報
このような従来の方法では、積層形成された樹脂層を、ダイシングブレード等で機械的に切断する必要がある。ダイシング工程で加えられる外力によって、積層形成された樹脂層が損傷したり、各樹脂層の界面に剥離が発生する等の問題が発生する。
例えば、図２８は、従来の多層配線基板の構成を示す断面図である。図２８の従来の多層配線基板２０は、第１乃至第４の樹脂層１〜４と第１乃至第４の配線層５〜８が積層形成され、コア基板を有しない配線基板を複数個（この例では、２個）配設した多層配線基板である。この多層配線基板２０を各配線基板に個片化する際には、点線９で示した切断領域を、ダイシングブレード等で機械的に切断する。
図２８の従来の多層配線基板２０の場合、全ての樹脂層１〜４を切断する構造であるため、この機械的切断の際に、全ての樹脂層が損傷を受け易く、各樹脂層の界面に剥離が発生しやすい。
また、切断時における樹脂界面の剥離は回避されても、切断時の樹脂損傷によって、信頼性が低下するという問題がある。これを回避するために、例えば、特許文献１では、樹脂層をレーザーで除去した後に、ダイシングブレードにて機械的に切断する方法が提案されている。
しかし、特許文献１で提案された方法では、機械的に切断する際における樹脂断面の保護については考慮されていない。また、樹脂層を切断するためのレーザーの導入、工程の増加等が必要であり、コスト高となるため、実際の製造ラインにおいて現実的な方法とはいえない。
また、特許文献２で提案された方法は、樹脂層と配線層を保持するコア基板を有する配線基板には有効な方法となる。しかし、全ての層が樹脂で形成された、コア基板を有しないコアレス配線基板の場合には、機械的に切断する際に層間絶縁膜の剥離を防止する効果は十分とはいえない。
本発明は上記の点に鑑みてなされたものであり、機械的な切断時の樹脂の剥離や損傷を軽減もしくは回避することにより、信頼性が高く、かつ電気的特性に優れた多層配線基板の構造及びその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の多層配線基板は、樹脂層上に配線層が形成された配線基板が複数積層された多層配線基板であって、前記複数の配線基板のうち１つの配線基板の樹脂層を除く全ての配線基板の樹脂層及び配線層は同じ位置で分離されており、前記複数の配線基板のうち１つの前記配線基板は、積層された複数の配線基板の中間の配線基板であって、該配線基板の樹脂層が分離部において外側の配線基板の樹脂層と同じ面に屈曲して延在していることを特徴とする。
また、上記の課題を解決するために、本発明の多層配線基板は、樹脂層上に配線層が形成された配線基板が複数積層された多層配線基板であって、前記複数の配線基板のうち１つの配線基板の樹脂層を除く全ての配線基板の樹脂層及び配線層は同じ位置で分離されており、前記複数の配線基板のうち１つの前記配線基板は、積層された複数の配線基板の外側の配線基板であって、該配線基板の樹脂層が分離部において他方の外側の配線基板の樹脂層と同じ面に屈曲して延在していることを特徴とする。
本発明の多層配線基板においては、切断する層を１層のみとしている。露出する樹脂層は、最上層、最下層の樹脂層のみとして、それ以外の樹脂層を露出させない。切断時の損傷を吸収するために、あえて構造的に弱い層を設けている。切断する樹脂層をより薄くし、切断自体を容易にする。
また、樹脂切断面を金属膜で覆うことによって保護している。また、各配線層のグランドを金属膜で接続する。また、積層した樹脂層全てを切断するのではなく、切断される層以外を、あらかじめ切断部より退避させた構造とする。
これによって、切断時の外力による、積層面の剥離を回避できる。
さらに、複数の樹脂層を積層形成した各樹脂端面の露出を防ぐことにより、切断時の積層面への損傷を軽減し、信頼性を向上する。
また、中継基板の本体への損傷を軽減するために、あえて、構造的に弱い部分を形成し、その部分で損傷を吸収することが可能となる。また、切断する樹脂層を薄くすることにより、より弱い力で切断できるようにする。
樹脂層自体にかかる力を下げることによって、中継基板本体への損傷も低減可能となる。
さらに、樹脂の積層断面を金属膜で覆うことによって、切断工程時の、樹脂積層断面（端面）への損傷を防ぐ。
また、上下の樹脂層のエッジを、金属膜で接続することによって、剥離方向への機械的強度も向上させることができる。 また、信頼性も向上させることが可能となる。各配線層のグランドを相互に接続することによって、電気的特性も向上させることができる。
本発明の多層配線基板及びその製造方法によれば、切断時の損傷を軽減して、信頼性及び電気的特性を向上させた中継基板の構造を提供することができる。
本発明を実施するための形態について図面と共に説明する。
図１は、本発明の一実施形態に係る多層配線基板の構成を示す断面図である。
図１の実施形態において、第１乃至第４の樹脂層１〜４は、便宜的に異なるハッチングで示してあるが、全て同一の樹脂で構成されている。
図１（ａ）の多層配線基板１０は、第１の樹脂層１、第２の樹脂層２、第３の樹脂層３及び第４の樹脂層４と、第１の配線層５、第２の配線層６、第３の配線層７及び第４の配線層８とが積層形成され、コア基板を有しない配線基板を２個配設した多層配線基板である。多層配線基板１０を切断して各配線基板に個片化するために、各配線基板が第１の樹脂層１のみにより連続して配設されている。
同様に、図１（ｂ）の多層配線基板１０は、第１乃至第４の樹脂層１〜４と第１乃至第４の配線層５〜８が積層形成され、コア基板を有しない配線基板を２個配設した多層配線基板である。多層配線基板１０を切断して各配線基板に個片化するために、各配線基板が第３の樹脂層３のみにより連続して配設されている。
例えば、図１（ａ）の多層配線基板１０では、第１の樹脂層１のみが切断される樹脂となっており、複数の樹脂層１〜４のうち、他の樹脂層２〜４は、その切断領域９より、退避された形でそれぞれ形成されている。
前述したように、図２８の従来の多層配線基板では、全ての樹脂を切断する構造となっており、切断時に、全ての樹脂層が損傷を受ける。本実施形態のように、切断する樹脂層を1層のみとすることによって、この切断時の損傷を軽減することが可能となる。
本実施形態において、樹脂層１〜４の厚さはそれぞれ４〜６μm程度であり、配線層５〜８の厚さはいずれの層も３〜８μm程度である。樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。
配線層５〜８は、銅（Ｃｕ）、ニッケル（Ｎｉ）、あるいは金（Ａｕ）のいずれか単体、あるいは、組み合わせて形成される。
図１（ａ）、（ｂ）において、切断領域９は、多層配線基板１０を切断して個々の配線基板に個片化する際に切断される部分を示している。切断に用いられるダイシングブレードの幅が、例えば１５０μmの場合、切断領域９の幅は２００μm程度となる。
図２６は、本発明に係る多層配線基板を適用した中継基板の構成例を示す断面図である。
図２６に示した中継基板３０において、多層配線基板１０を切断して個片化した配線基板の内部には、キャパシター３１やインダクター３２が形成されている。この配線基板は、第１乃至第４の樹脂層１〜４が積層形成されており、第１の樹脂層１のみがダイシング工程で切断された断面を有する。従って、多層配線基板１０の切断時の損傷を軽減して、信頼性及び電気的特性を向上させた中継基板の構造を提供することができる。
図２７は、本発明に係る多層配線基板を適用した中継基板を実装基板上に実装した半導体装置の構成例を示す断面図である。
図２７に示した半導体装置４０は、複数の半導体素子４３（第１のチップ）、半導体素子４４（第２のチップ）が中継基板３０を介して実装基板４１上に実装されるマルチチップモヂュールの構成を有する。中継基板３０は、例えば、図２６の中継基板３０と同様の構成を有する。
この半導体装置３０において、各半導体素子４３、４４はアンダーフィル４７にて中継基板３０上に固定される。また、半導体素子４３及び半導体素子４４はそれぞれの下面に形成された半田バンプ４６により、中継基板３０上の電極パッドと接続される。
中継基板３０はアンダーフィル４９にて実装基板４１上に固定される。また、実装基板４１の下面には半田バンプ４２が形成してあり、この半導体装置３０は、さらにマザーボード（図示なし）上へ実装される。
次に、図２（ａ）及び（ｂ）は、図１の多層配線基板の変形例の構成を示す断面図である。
図２（ａ）及び（ｂ）の実施形態においては、外部に露出する面を、最上層の樹脂層１と、最下層の樹脂層４のみとすることにより、他の樹脂層２及び３の端面を保護する構造としている。これにより、切断工程時の損傷が樹脂端面に及ぶのを防止することができ、かつ信頼性を向上できる。
図２の実施形態において、各樹脂層１〜４の厚さは４〜６μm程度であり、また各配線層５〜８の厚さはいずれの層も３〜８μm程度である。樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図２の実施形態において、樹脂層４の切断領域９の近傍における外表面から樹脂層２及び３の端面までの距離は１０〜３０μm程度であるが、使用する樹脂層の密着力が極端に弱い場合は、ある程度の強度を出すために、この部分の距離を１００μm程度にする場合もある。
図３は、図１の多層配線基板の変形例の構成を示す断面図である。
図３の実施形態においては、切断される樹脂層４によって、他の全ての樹脂層１〜３の端面を覆うことにより、切断時の損傷をより効果的に軽減することが可能となる。また、それに伴い信頼性もより向上する。さらに、積層形成される樹脂層１〜３の端面を、損傷、信頼性を損なうことなく、同一面に形成することが可能となり、最もコンパクトな中継基板を実現することが可能となる。
図３の実施形態において、各樹脂層１〜４の厚さは４〜６μm程度であり、各配線層５〜８の厚さはいずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図４（ａ）及び（ｂ）は、本発明の他の実施形態の多層配線基板の構成を示す断面図である。
図４の実施形態においては、切断される樹脂層２（又は４）の上面に近い領域に、中継基板本体の構造よりも、強度的に弱い領域（クラッシャブルゾーン）として分離領域１Ａを設けている。図４の実施形態の構成により、切断時の損傷をこの分離領域１Ａで吸収し、中継基板本体への損傷を軽減することができる。
図４（ａ）の実施形態では、分離領域１Ａは第１の樹脂層１の樹脂にて第２の樹脂層２中に形成されている。第２の樹脂層２を切断する場合、分離領域１Ａの部分がクラッシャブルゾーン９Ａとなり、分離領域１Ａより外の部分への損傷を低減することが可能となる。
図４（ｂ）の実施形態では、分離領域１Ａは第１の樹脂層１の樹脂にて第４の樹脂層４中に形成されている。第４の樹脂層４を切断する場合、分離領域１Ａの部分がクラッシャブルゾーン９Ａとなり、分離領域１Ａより外の部分への損傷を低減することが可能となる。
分離領域１Ａの大きさ及び距離は、通常、それぞれ１０〜３０μm程度である。樹脂の種類によって、その最適値は異なるため、各樹脂ごとに設定する方が良い。
かかる構成においても、樹脂層の厚さは、４〜６μm程度であり、配線層の厚さは、いずれの層も３〜８μm程度である。樹脂層の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。配線層は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図５は、図４の多層配線基板の変形例の構成を示す断面図である。
図５（ａ）乃至（ｅ）の実施形態においては、分離領域１Ａの大きさ等は、図４の実施形態と同様である。但し、図４に示す実施形態と異なり、分離領域１Ａを連続した樹脂層で覆ってない。このため、機械的切断時における外力をより効果的に分散できる。
また、図5（ｃ）、（ｄ）、（ｅ）のように、各樹脂層毎に分離領域を形成し、クラッシャブルゾーン９Ａを形成することも有効である。
図５の実施形態の構成においても、各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図６（ａ）、（ｂ）は、本発明の他の実施形態に係る多層配線基板の構成を示す断面図である。また、図７（ａ）、（ｂ）は、図６の多層配線基板の変形例の構成を示す断面図である。
本実施形態においては、切断される樹脂層１以外の樹脂層２〜４の端面を金属膜１１によって覆うことにより、より信頼性を向上させた構造である。
また、各樹脂層２、３、４ごとに金属膜１１、１２、１３をそれぞれ設けることで、アンカー効果により、より強固に断面部を強化することが可能である。
図６及び図７の実施形態の構成においても、各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図８（ａ）、（ｂ）は、図６の多層配線基板の変形例の構成を示す断面図である。
図８（ａ）の実施形態においては、切断される樹脂層１以外の樹脂層２〜４の端面を覆う金属膜１４を、切断される樹脂層１上に形成された金属膜１３と接続することにより、樹脂層２〜４の端面の保護をより強固に行い、金属膜１３の密着力も向上させている。
これによって、樹脂層２〜４の外周部を金属膜１３で補強することになり、信頼性をより向上する。
尚、図８（ｂ）は、図８（ａ）の多層配線基板１０における、点線Ａで示した部分を上面から見た上面図である。
図８の実施形態の構成においても、各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。
各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図９は、図８の多層配線基板の変形例の構成を示す断面図である。
図９の実施形態においては、樹脂層２〜４の外周部を覆う金属膜１３を、各樹脂層のグランド配線１５に接続している。図９の実施形態の構成により、電気的特性の向上を図ることができる。
図９の実施形態の構成においても、各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図１０（ａ）、（ｂ）は、本発明の他の実施形態に係る多層配線基板の構成を示す断面図である。
図１０（ａ）の実施形態においては、切断される第２の樹脂層２を薄く形成する（凹部２Ａとする）ことによって、より小さい力での切断が可能となり、中継基板本体への損傷をより小さくすることができる。第２の樹脂層２における切断領域９に形成された凹部２Ａの深さは１〜４um程度であり、この部分の第２の樹脂層２の厚さは１〜３μum程度である。
図１０（ｂ）の実施形態においては、切断される第２の樹脂層２を薄く形成する（凹部２Ａ）と共に、第１の配線層５における切断領域９の金属部をエッチング除去（金属除去部５Ａとする）ことによって、より小さい力での切断が可能となり、中継基板本体への損傷をより小さくすることができる。第２の樹脂層２における切断領域９に形成された凹部２Ａの深さは１〜４um程度であり、この部分の第２の樹脂層２の厚さは１〜３μum程度である。
図１０の実施形態の構成においても、各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図１１（ａ）乃至（ｅ）は、図１の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１１（ａ）の様に、支持基板１７上に第１の配線層５を形成した後に、第１の樹脂層１を形成する。第１の樹脂層１には、第１の配線層５と第２の配線層６を電気的に接続するためのビア（図示なし）が設けてある。
図１１（ｂ）の様に、第１の樹脂層１の上に、第２の配線層６を形成する。そして、図１１（ｃ）の様に、第１の樹脂層１、第２の配線層６の上に、第２の樹脂層２を形成する。この際、第２の樹脂層２を、後の工程で切断される領域（切断領域９）から退避させて形成する。図１１（ｄ）の様に、第３及び第４の配線層７及び８と、第３及び第４の樹脂層３及び４も同様に形成する。
図１１（ａ）に示すように、シリコン（Ｓｉ）からなる支持基板１７（この場合には、シリコンウェーハを用いる）上に、第１の樹脂層１と第１の配線層５を形成する。本実施形態では、樹脂層１〜４は、例えば、旭化成製ポリイミド樹脂I-8150Gを使用して形成する。
各樹脂層は、樹脂硬化後において厚さ５〜６μm程度の薄膜にて形成する。上記ポリイミド樹脂は感光性のポリイミド樹脂であることから、第２乃至第４の樹脂層２〜４を切断領域９から退避させて形成する場合には、フォトリソグラフィ法を用いて形成することができる。
具体的には、上記ポリイミド樹脂を塗布後、例えばULTRATEC社製TITAN等のg線ステッパーを用い、500mJ程度の露光量で露光する。その後、例えば、クラリアントジャパアン製の現像液A-４30、リンス液C-260等を用い、現像、リンスを行う。このとき、各配線層を電気的に接続するためのビアも同時に形成しておく。
各樹脂層を形成後、その上に配線層を形成する。例えば、各配線層を電解めっき法を用いて形成する場合について説明する。樹脂層の上に、給電層をスパッタ法にて形成する。本実施形態の場合は、チタン（Ｔｉ）とＣｕをそれぞれ、100nm、250nmの厚さで形成している。スパッタ後、フォトレジストでパターニングを行う。例えば、東京応化工業製のLA900のポジレジストを用い、g線ステッパーにて1000mJ程度の露光を行う。同様に、東京応化工業製の現像液P-7Gを用いて現像し、パターンを形成する。パターン形成後、電解めっきにて配線形成を行う。
第１乃至第４の配線層１〜４は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属単体、あるいは、組み合わせにて形成されている。本実施形態においては、第１の配線層１はＮｉ／Ａｕにて、第２及び第３の配線層２、３はＣｕにて、第４の配線層４はＣｕ／Ｎｉ／Ａｕにてそれぞれ形成される。
次に、第２及び第３の配線層２、３の形成方法について説明する。例えば、EEJA社製のCU300等を用いて、Ｃｕめっき層を3μm程度の厚さに形成する。めっき形成後、給電層をエッチング除去する。エッチングでの除去には、Ｃｕ、Ｔｉのそれぞれに対し過水酢酸、ふっ酸等を用いる。他の配線層についても、めっき液を適宜変更し、同様に形成する。
図１１（e）に示した様に、全ての樹脂層１〜４、配線層５〜８を形成した後、支持基板１７を除去する。この場合、Ｓｉ基板の除去は、例えば、グラインダーを用いて、５０μm程度の厚さまで薄化した後に、ふっ酸と硝酸からなる混酸によって溶解させることにより、容易に除去可能である。
上記した図１１の製造方法を用いることによって、特殊な工程を必要とすることなく、容易に、切断領域９から樹脂層２〜４を退避させた多層配線基板１０を形成することが可能となる。
図１２（ａ）乃至（ｅ）は、図２の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１２（ａ）の様に、支持基板１７上に第１の配線層５を形成した後に、第１の樹脂層１を形成する。第１の樹脂層１には、第１の配線層５と第２の配線層６を電気的に接続するためのビア（図示なし）が設けてある。
図１２（ｂ）の様に、第１の樹脂層１の上に、第２の配線層６を形成する。そして、図１２（ｃ）の様に、第１の樹脂層１、第２の配線層６の上に、第２の樹脂層２を形成する。この際、第２の樹脂層２を、後の工程で切断される領域（切断領域９）から退避させて形成する。図１２（ｃ）の様に、第３の配線層７、第３の樹脂層３、第４の配線層８も同様にして形成する。
その後、図１２（ｄ）の様に、第４の樹脂層４を、第２及び第３の樹脂層２及び３を覆うように形成することによって、第１の樹脂層１と第４の樹脂層４のみが外表面に露出するように形成できる。
図１２（ｅ）に示した様に、第４の樹脂層４を形成した後に、支持基板１７を除去する。
具体的な実施形態としては、上記した図１１の実施形態と同様である。この実施形態の製造方法によって、最上層と最下層の樹脂層１と４のみが外部に露出する多層配線基板１０を容易に作成可能となる。
図１３（ａ）乃至（ｅ）は、図３の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１３（ａ）の様に、支持基板１７上に第１の樹脂層１を、後の工程で切断される領域（切断領域９）から退避させて形成する。
第１の樹脂層１の上に第１の配線層５を形成した後に、図１３（ｂ）及び（ｃ）の様に、第２の配線層６から第４の配線層８まで、同様にして積層形成する。
第４の配線層８まで形成した後、図１３（ｄ）の様に、第４の樹脂層４を、第１乃至第３の樹脂層１〜３の端面を覆うように形成する。第４の樹脂層４の形成が完了した後、図１３（ｅ）の様に、支持基板１７を除去する。
具体的な実施形態としては、上記した図１１の実施形態と同様である。この実施形態の製造方法によって、切断領域９から退避形成させた全ての樹脂層１〜３の端面を、切断される単一の樹脂層４により覆う構造を有する多層配線基板１０を容易に形成することが可能となる。
図１４（ａ）乃至（ｄ）は、図４の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１４（ａ）の様に、支持基板１７上に第１の樹脂層１を、後の工程で切断される領域（切断領域９Ａ）から退避させて形成すると共に、２つの分離領域１Ａを切断領域９Ａに分断配置するように形成する。
その後、図１４（ｂ）の様に、第１の樹脂層1の上に、第１の配線層５と接続させて第２の配線層６を形成する。第２の配線層６を形成した後、第２の樹脂層２を形成する。第２の樹脂層２は、第１の樹脂層１、第２の配線層６、後の工程で切断される領域（切断領域９）の全てを覆うように形成する。すなわち、多層配線基板を切断して個片化される左右の配線基板が第２の樹脂層２のみによって連続して配設される。
その後、図１４（ｃ）の様に、第３及び第４の配線層７、８と、第３及び第４の樹脂層３、４をそれぞれ形成する。最後に、図１４（ｄ）の様に、支持基板１７を除去する。第３及び第４の樹脂層３、４は、後の工程で切断される領域（切断領域９Ａ）から退避させて形成する。
具体的な実施形態としては、上記した図１１の実施形態と同様である。この製造方法を用いることによって、第１の樹脂層１の形成時に、同時に分断される分離領域１Ａを形成することが可能であるため、容易に、クラッシャブルゾーン９Ａを配置した多層配線基板１０を形成することが可能となる。
図１５（ａ）乃至（ｄ）は、図５の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１５（ａ）の様に、支持基板１７上に第１の樹脂層１を、後の工程で切断される領域（切断領域９Ａ）から退避させて形成すると共に、２つの分離領域１Ａを切断領域９Ａに分断配置するように形成する。
その後、図１５（ｂ）の様に、第１の樹脂層1の上に、第１の配線層５と接続して第２の配線層６を形成する。第２の配線層６を形成した後、第２の樹脂層２を形成する。第２の樹脂層２は、第１の樹脂層１の形成時に分断配置された、面積の小さい分離領域１Ａ上で、分断させて形成する。
その後、図１５（ｃ）の様に、第３及び第４の配線層７、８と、第３及び第４の樹脂層３、４をそれぞれ形成する。最後に、図１５（ｄ）の様に、支持基板１７を除去する。第３及び第４の樹脂層３、４は、後の工程で切断される領域（切断領域９Ａ）から退避させて形成する。
上記した図１４の実施形態と同様、図１５のような製造方法によって、より効果的なクラッシャブルゾーン９Ａを配置した多層配線基板１０を容易に形成することが可能となる。
図１６（ａ）乃至（ｄ）は、図６の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１６（ａ）の様に、支持基板１７上に第１の配線層５及び第１の樹脂層１を形成する。図１６（ｂ）の様に、第１の樹脂層１上に第２の配線層６を形成した後、第２の樹脂層２を、後の工程で分断される領域（分離領域９）より退避させて形成する。第３の配線層７と、第３の樹脂層３も同様に形成する。
第３の樹脂層３を形成した後、第４の配線層８を形成する。このとき、図１６（ｃ）の様に、第２及び第３の樹脂層２、３の端面を覆うように金属膜１１を同時に形成する。
その後、図１６（ｄ）の様に、第４の樹脂層４を形成し、支持基板１７を除去する。
図１６の実施態様において、各配線層５〜８の材質、厚さはそれぞれ、第１の配線層５がＮｉ／Ａｕ／Ｎｉ＝0.1μm／0.5μm／3.5μm、第２及び第３の配線層６、７がＣｕ=3μm、第４の配線層８がＣｕ／Ｎｉ／Ａｕ＝３μm／3.5μm／0.2μmである。
具体的な実施形態は、上記した図１１の実施形態と同様である。第４の配線層８の形成と同時に、第２及び第３の樹脂層２、３の端面を覆う金属膜１１を形成することによって、工程を増やすことなく、金属膜１１を形成した多層配線基板１０を容易に形成することが可能となる。
図１７（ａ）乃至（ｄ）は、図７の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１７（ａ）の様に、支持基板１７上に第１の配線層５と、第１の樹脂層１を形成する。更に、第２の配線層６を形成した後、第２の樹脂層２を、後の工程で分断される領域（分離領域９）より退避させて形成する。
第３の配線層７と第３の樹脂層３も同様に形成する。第３の樹脂層３を形成した後、図１７（ｂ）の様に、第４の配線層８を形成する。このとき、図１７（ｂ）の様に、第２及び第３の樹脂層２、３の端面を覆うように金属膜１１を形成する。
その後、図１７（ｃ）の様に、第４の樹脂層４を形成する。第４の樹脂層４を形成した後、第４の樹脂層４の端面を覆い、かつ第２及び第３の樹脂層２、３の端面を覆っている金属膜１１と接続されるように、第２の金属膜１２を形成する。図１７（ｄ）の様に、第２の金属膜１２を形成した後、支持基板１７を除去する。
具体的な実施形態は、上記した図１１の実施形態と同様である。この製造方法を用いることによって、金属膜１１及び１２を形成した多層配線基板１０を容易に形成することが可能となる。
図１８（ａ）乃至（ｄ）は、図８の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１８（ａ）の様に、支持基板１７上に第1の配線層５と第１の樹脂層１を形成する。第１の樹脂層１の上に第２の配線層６を形成する。第２の樹脂層２は、後の工程で切断される領域（切断領域９）から退避させて形成する。第３の配線層７を形成し、第２の樹脂層２と同様に第３の樹脂層３を形成する。第２及び第３の樹脂層２、３には、第１の配線層５に接続される貫通したビア１９が形成される。第４の配線層８を形成し、第４の樹脂層４を形成する。
図１８（ｂ）の様に、第４の樹脂層４にも、第１の配線層５に接続される、第２〜第４の樹脂層２〜４を貫通するビア１９が形成される。
第４の樹脂層４を形成した後、図１８（ｃ）の様に、この貫通ビア１９を通して、第１の配線層５と接続され、かつ、第２〜第４の樹脂層２〜４の端面を覆うように金属膜１４を形成する。その後、図１８（ｄ）の様に、支持基板１７を除去する。
具体的な実施形態は、基本的には、上記した図１１の実施形態と同様である。本実施形態の多層配線基板１０においては、第２〜第４の樹脂層２〜４の端面を覆う金属膜１４と、第１の配線層５とを接続するため、第２〜第４の樹脂層２〜４に貫通ビア１９が設けられている。
上記した感光性ポリイミド樹脂を用いることにより、この貫通ビア１９は容易に形成可能であり、図１８の製造方法を用いることによって、この実施形態の多層配線基板１０を容易に形成することが可能となる。
図１９（ａ）〜（ｄ）は、図９の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図１９（ａ）の様に、支持基板１７上に第１の配線層５と第１の樹脂層１を形成する。第１の樹脂層１の上に第２の配線層６を形成する。第２の樹脂層２は、後の工程で切断される領域（切断領域９）から退避させて形成する。更に、第３の配線層７を形成し、第２の樹脂層２と同様に第３の樹脂層３を形成する。第２及び第３の樹脂層２、３には、第１の配線層５に接続される貫通したビア１９が形成される。第４の配線層８を形成し、第４の樹脂層４を形成する。
図１９（ｂ）の様に、第４の樹脂層４にも、第1の配線層５に接続される、第２〜第４の樹脂層２〜４を貫通するビア１９が形成される。第２〜第４の樹脂層２〜４を貫通するように形成されているビア１９には、それぞれ第２及び第３の配線層６、７のグランド配線１５が接続されている。
第４の樹脂層を形成した後、図１９（ｃ）の様に、この貫通ビア１９を通して、第１の配線層５と、第２及び第３の配線層６、７のグランド配線１５と接続され、且つ、第２〜第４の樹脂層２の端面を覆うように金属膜１４を形成する。その後、図１９（ｄ）の様に、支持基板１７を除去する。
具体的な実施形態は、基本的に、上記した図１８の実施形態と同様である。本実施形態の多層配線基板１０においては、第２〜第４の樹脂層２〜４の端面を覆う金属膜１４と、第１の配線層５のグランド配線１５を接続するため、各樹脂層に形成される貫通ビア１９に、各配線層のグランド配線が露出するように形成される。この形成は、フォトリソグラフィ工程によって、各配線層、各樹脂層の形成時と同時に行えることから、この製造方法によって、この実施形態の多層配線基板１０を容易に形成することが可能となる。
図２０（ａ）乃至（ｄ）は、図１０の実施形態に係る多層配線基板（半導体装置）の製造方法を説明するための図である。
本実施形態においては、図２０（ａ）の様に、支持基板１７上に第１の配線層５を形成する際、後の工程で切断される領域（切断領域９）にも、同時に金属膜を形成する。その後、図２０（ｂ）及び（ｃ）の様に、第１の樹脂層１から第４の配線層８までを、上記したいずれかの方法にて形成する。図２０（ｄ）の様に、支持基板１７を除去する工程で、切断領域９に形成された金属膜を同時に除去する。
具体的な実施形態は、基本的に、上記した図１１の実施形態と同様である。切断される領域に形成する金属膜は、第１の配線層５の形成と同時に形成する。
第１の配線層５を構成する金属は、支持基板１７の除去時にエッチング除去されないよう、ストッパーとなる金属を、第１の樹脂層１と第２の樹脂層２とで挟んだ構造で形成されている。このとき、第１の樹脂層１に形成するビアの大きさより、第２の樹脂層２に形成するビアの大きさを小さくすることにより、ストッパーとなる金属を形成する。
切断領域９に形成する金属部分５Ａについては、第１及び第２の樹脂層１、２のビアを同じ大きさに形成する。このように形成することにより、支持基板１７除去時のエッチング処理時に、エッチャントがストッパー金属を回り込んで、この金属膜を完全に除去することが可能となる。図２０の製造方法を用いることによって、この実施形態の多層配線基板１０を容易に形成することが可能となる。
図２１（ａ）乃至（ｄ）は、図１乃至図３の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。
図２１の実施形態においては、切断領域９が単一の樹脂層のみで形成される構成であることから、多層配線基板１０の切断面に切断時の機械的損傷は殆ど無く、信頼性が良好な中継基板を形成することができる。
図２１（ｃ）及び（ｄ）に示す中継基板においては、他の樹脂層の切断面（端面）を更に樹脂層で覆うことにより信頼性を向上させている。
各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは組み合わせて形成される。
図２２（ａ）乃至（ｅ）は、図４及び図５の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。
本実施形態においては、切断される樹脂層の外周部にクラッシャブルゾーン９Ａを配設した構造により、切断時の損傷を軽減させている。
各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは組み合わせて形成されている。
図２３（ａ）及び（ｂ）は、図６の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。
本実施形態においては、個片化した中継基板において、外周部の樹脂端面が、金属膜１１で覆われている。複数の樹脂層２〜４の積層端面を金属膜１１で覆うことによって、信頼性の高い中継基板を形成することができる。
各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは組み合わせて形成されている。
図２４（ａ）及び（ｂ）は、図７の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。
本実施形態においては、金属膜１１〜１３を各樹脂層２〜４ごとに形成することによって、より高いアンカー効果を得ることができ、より高い信頼性を与える中継基板を形成することができる。
各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは、組み合わせて形成されている。
図２５（ａ）、（ｂ）、（ｃ）は、図８及び図９の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。
図２５（ａ）及び（ｂ）の実施形態においては、第１の樹脂層1上に形成された配線層１３と、第２乃至第４御樹脂層２〜４の端面外周部を保護する金属膜１４とを接続することによって、より信頼性の高い中継基板を形成することができる。
また、図２５（ｃ）の実施形態においては、外周の金属膜１４を、各樹脂層のグランド配線１５と接続することによって、電気的特性を向上させた中継基板を形成することができる。
各樹脂層１〜４の厚さは、４〜６μm程度であり、各配線層５〜８の厚さは、いずれの層も３〜８μm程度である。各樹脂層１〜４の材質は、ポリイミド系、フェノール系、エポキシ系、シリコン系、ＢＣＢのいずれかの樹脂からなる。各配線層５〜８は、Ｃｕ、Ｎｉ、Ａｕのいずれかの金属を単体、あるいは組み合わせて形成されている。従って、本実施形態の中継基板の構成によれば、上述の図８及び図９の多層配線基板と同様の効果を得ることができる。
（付記１）
樹脂層上に配線層が形成された配線基板が複数積層された多層配線基板であって、前記複数の配線基板のうち1つの配線基板の樹脂層を除く全ての配線基板の樹脂層及び配線層は同じ位置で分離されていることを特徴とする多層配線基板。
（付記２）
前記複数の配線基板のうち1つの前記配線基板は、積層された複数の配線基板の中間の配線基板であって、該配線基板の樹脂層が分離部において外側の配線基板の樹脂層と同じ面に屈曲して延在していることを特徴とする付記１記載の多層配線基板。
（付記３）
前記複数の配線基板のうち1つの前記配線基板は、積層された複数の配線基板の外側の配線基板であって、該配線基板の樹脂層が分離部において他方の外側の配線基板の樹脂層と同じ面に屈曲して延在していることを特徴とする付記１記載の多層配線基板。
（付記４）
前記複数の配線基板のうち1つの前記配線基板は、積層された複数の配線基板の外側の配線基板であって、他方の外側の配線基板の樹脂層が他の分離された配線基板の樹脂層の端面を被覆していることを特徴とする付記１記載の多層配線基板。
（付記５）
前記複数の配線基板のうち1つの前記配線基板は、積層された複数の配線基板の外側の配線基板であって、分離された他の配線基板の樹脂層の端面が金属膜で被覆されていることを特徴とする付記１記載の多層配線基板。
（付記６）
前記複数の配線基板のうち1つの前記配線基板は、積層された複数の配線基板の外側の配線基板であって、分離された他の配線基板の樹脂層に貫通するビアが形成されていることを特徴とする付記１記載の多層配線基板。
（付記７）
前記複数の配線基板の樹脂層のうち、最上層と最下層の樹脂層のみが外部に露出していることを特徴とする付記１記載の多層配線基板。
（付記８）
前記複数の配線基板のうち1つの前記配線基板の樹脂層が他の全ての樹脂層の端面を被覆して形成されることを特徴とする付記１記載の多層配線基板。
（付記９）
前記複数の配線基板の樹脂層のうち1つの前記配線基板の樹脂層以外の少なくとも２層以上の樹脂層の端面が金属膜により被覆されることを特徴とする付記１記載の多層配線基板。
（付記１０）
前記金属膜を形成する金属は前記複数の配線基板の配線層のうち１つの配線層を形成する金属と同一の金属であることを特徴とする付記９記載の多層配線基板。
（付記１１）
前記金属膜は２種類以上の金属を含むことを特徴とする付記９記載の多層配線基板。
（付記１２）
前記金属膜は前記複数の配線基板の樹脂層のうち最上層の樹脂層上に形成された金属膜と電気的に接続されることを特徴とする付記９記載の多層配線基板。
（付記１３）
多層配線基板の製造方法であって、支持基板上に第１の配線層と第１の樹脂層を形成する第１の工程と、前記第１の樹脂層上に、分割して第２の配線層と第２の樹脂層を形成する第２の工程と、前記第２の樹脂層上に複数の配線層及び樹脂層を交互に形成する第３の工程と、前記支持基材を除去する第４の工程とを有することを特徴とする多層配線基板の製造方法。
（付記１４）
前記第２の樹脂層上に前記第２の樹脂層よりも狭い面積の第３の配線層及び第３の樹脂層を形成する第５の工程と、前記第３の樹脂層上に第４の配線層を形成し、前記第２、第３の樹脂層の端面を覆う様に第４の樹脂層を形成する第６の工程とを有することを特徴とする付記１３記載の多層配線基板の製造方法。
（付記１５）
前記第３の工程の後に、前記複数の積層された樹脂層の端面を覆う金属層を形成する第７の工程を有することを特徴とする付記１３記載の多層配線基板の製造方法。
（付記１６）
多層配線基板の製造方法であって、支持基板上に第１の配線層と第１の樹脂層を分割して形成する第１の工程と、前記第１の樹脂層上に、第２の配線層を形成し、該第２の配線層及び第１の樹脂層上に第２の樹脂層を形成する第２の工程と、前記第２の樹脂層上に分割して複数の配線層及び樹脂層を交互に形成する第３の工程と、前記支持基材を除去する第４の工程とを有することを特徴とする多層配線基板の製造方法。
（付記１７）
前記複数の配線基板の樹脂層のうち、最上層と最下層の樹脂層のみが外部に露出するように形成されることを特徴とする付記１３記載の多層配線基板の製造方法。
（付記１８）
前記複数の配線基板のうち1つの前記配線基板の樹脂層が他の全ての樹脂層の端面を被覆して形成されることを特徴とする付記１３記載の多層配線基板の製造方法。
（付記１９）
前記複数の配線基板の樹脂層のうち1つの前記配線基板の樹脂層以外の少なくとも２層以上の樹脂層の端面を金属膜で被覆するように形成することを特徴とする付記１３記載の多層配線基板の製造方法。
（付記２０）
前記少なくとも２層以上の樹脂層の端面を覆う前記金属膜の形成と、前記複数の配線基板の配線層のうち１つの配線層の形成とを同一の金属を用いて同時に行うことを特徴とする付記１９記載の多層配線基板の製造方法。
本発明の一実施形態の多層配線基板の構成を示す断面図である。 図１の多層配線基板の変形例の構成を示す断面図である。 図１の多層配線基板の変形例の構成を示す断面図である。 本発明の他の実施形態の多層配線基板の構成を示す断面図である。 図４の多層配線基板の変形例の構成を示す断面図である。 本発明の他の実施形態に係る多層配線基板の構成を示す断面図である。 図６の多層配線基板の変形例の構成を示す断面図である。 図６の多層配線基板の変形例の構成を示す断面図である。 図８の多層配線基板の変形例の構成を示す断面図である。 本発明の他の実施形態に係る多層配線基板の構成を示す断面図である。 図１の実施形態に係る多層配線基板の製造方法を説明するための図である。 図２の実施形態に係る多層配線基板の製造方法を説明するための図である。 図３の実施形態に係る多層配線基板の製造方法を説明するための図である。 図４の実施形態に係る多層配線基板の製造方法を説明するための図である。 図５の実施形態に係る多層配線基板の製造方法を説明するための図である。 図６の実施形態に係る多層配線基板の製造方法を説明するための図である。 図７の実施形態に係る多層配線基板の製造方法を説明するための図である。 図８の実施形態に係る多層配線基板の製造方法を説明するための図である。 図９の実施形態に係る多層配線基板の製造方法を説明するための図である。 図１０の実施形態に係る多層配線基板の製造方法を説明するための図である。 図１乃至図３の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。 図４及び図５の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。 図６の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。 図７の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。 図８及び図９の多層配線基板を切断して個片化した中継基板の構成をそれぞれ示す断面図である。 本発明に係る多層配線基板を適用した中継基板の構成例を示す断面図である。 本発明に係る多層配線基板を適用した中継基板を実装基板上に実装した半導体装置の構成例を示す断面図である。 従来の多層配線基板の構成を示す断面図である。
符号の説明
１ 第１の樹脂層
１Ａ 分離領域
２ 第２の樹脂層
２Ａ 薄膜化した樹脂層
３ 第３の樹脂層
４ 第４の樹脂層
５ 第１の配線層
５Ａ エッチング除去される金属膜
６ 第２の配線層
７ 第３の配線層
８ 第４の配線層
９ 切断領域
９Ａ クラッシャブルゾーン
１０ 多層配線基板
１１ 金属膜
１２ 金属膜
１３ 金属膜
１４ 金属膜
１５ グランド配線
１７ 支持基板
１９ ビア

Claims (2)

  1. 樹脂層上に配線層が形成された配線基板が複数積層された多層配線基板であって、
    前記複数の配線基板のうち１つの配線基板の樹脂層を除く全ての配線基板の樹脂層及び配線層は同じ位置で分離されており、
    前記複数の配線基板のうち１つの前記配線基板は、積層された複数の配線基板の中間の配線基板であって、該配線基板の樹脂層が分離部において外側の配線基板の樹脂層と同じ面に屈曲して延在していることを特徴とする多層配線基板。
  2. 樹脂層上に配線層が形成された配線基板が複数積層された多層配線基板であって、
    前記複数の配線基板のうち１つの配線基板の樹脂層を除く全ての配線基板の樹脂層及び配線層は同じ位置で分離されており、
    前記複数の配線基板のうち１つの前記配線基板は、積層された複数の配線基板の外側の配線基板であって、該配線基板の樹脂層が分離部において他方の外側の配線基板の樹脂層と同じ面に屈曲して延在していることを特徴とする多層配線基板。
JP2005105232A 2005-03-31 2005-03-31 多層配線基板 Expired - Fee Related JP4688545B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005105232A JP4688545B2 (ja) 2005-03-31 2005-03-31 多層配線基板
TW094123710A TWI281234B (en) 2005-03-31 2005-07-13 Multilayer wiring board and its manufacturing method
US11/180,780 US7355124B2 (en) 2005-03-31 2005-07-14 Multilayer wiring board and its manufacturing method
CNB2005100879151A CN100477193C (zh) 2005-03-31 2005-07-29 多层接线板及其制造方法
US12/021,548 US7915538B2 (en) 2005-03-31 2008-01-29 Multilayer wiring board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005105232A JP4688545B2 (ja) 2005-03-31 2005-03-31 多層配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010276000A Division JP5170227B2 (ja) 2010-12-10 2010-12-10 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006286967A JP2006286967A (ja) 2006-10-19
JP4688545B2 true JP4688545B2 (ja) 2011-05-25

Family

ID=37030651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005105232A Expired - Fee Related JP4688545B2 (ja) 2005-03-31 2005-03-31 多層配線基板

Country Status (4)

Country Link
US (2) US7355124B2 (ja)
JP (1) JP4688545B2 (ja)
CN (1) CN100477193C (ja)
TW (1) TWI281234B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688545B2 (ja) * 2005-03-31 2011-05-25 富士通セミコンダクター株式会社 多層配線基板
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
TWI324380B (en) * 2006-12-06 2010-05-01 Princo Corp Hybrid structure of multi-layer substrates and manufacture method thereof
US7777257B2 (en) * 2007-02-14 2010-08-17 Freescale Semiconductor, Inc. Bipolar Schottky diode and method
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
JP6158676B2 (ja) * 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2016157721A (ja) * 2015-02-23 2016-09-01 京セラ株式会社 配線基板の製造方法
JP6724775B2 (ja) * 2016-12-28 2020-07-15 凸版印刷株式会社 配線基板の個片化方法及びパッケージ用基板
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
WO2024047872A1 (ja) * 2022-09-02 2024-03-07 株式会社レゾナック 電子部品装置を製造する方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142823A (ja) * 1993-11-12 1995-06-02 Ibiden Co Ltd 多連状の電子部品搭載用基板及びその製造方法
JPH10135157A (ja) * 1996-10-25 1998-05-22 Murata Mfg Co Ltd 多層配線基板およびその製造方法
JP2000151102A (ja) * 1998-11-16 2000-05-30 Matsushita Electric Ind Co Ltd 多層回路基板の製造方法
JP2002064271A (ja) * 2000-06-09 2002-02-28 Matsushita Electric Ind Co Ltd 複合配線基板及びその製造方法
JP2003101162A (ja) * 2001-09-21 2003-04-04 Kyocera Corp フレキシブルプリント基板
JP2003209357A (ja) * 2002-01-15 2003-07-25 Sony Corp 多層基板製造方法
JP2003304038A (ja) * 2002-04-11 2003-10-24 Fuji Photo Film Co Ltd 配線基板
JP2004319607A (ja) * 2003-04-14 2004-11-11 North:Kk 多層配線回路基板とその製造方法
JP2004319962A (ja) * 2002-12-13 2004-11-11 Victor Co Of Japan Ltd フレックスリジッドプリント配線板及びその製造方法
JP2005079402A (ja) * 2003-09-01 2005-03-24 Fujikura Ltd 回路基板およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02197190A (ja) * 1989-01-26 1990-08-03 Shin Kobe Electric Mach Co Ltd 多層印刷配線板
TW382736B (en) * 1996-04-18 2000-02-21 Eastern Kk Circuit board for a semiconductor device and method of making the same
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
JP4470693B2 (ja) * 2004-11-02 2010-06-02 セイコーエプソン株式会社 プリンタホスト、印刷装置状態情報表示プログラムおよびプリンタホストにおける印刷装置の状態情報表示方法
JP4688545B2 (ja) * 2005-03-31 2011-05-25 富士通セミコンダクター株式会社 多層配線基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142823A (ja) * 1993-11-12 1995-06-02 Ibiden Co Ltd 多連状の電子部品搭載用基板及びその製造方法
JPH10135157A (ja) * 1996-10-25 1998-05-22 Murata Mfg Co Ltd 多層配線基板およびその製造方法
JP2000151102A (ja) * 1998-11-16 2000-05-30 Matsushita Electric Ind Co Ltd 多層回路基板の製造方法
JP2002064271A (ja) * 2000-06-09 2002-02-28 Matsushita Electric Ind Co Ltd 複合配線基板及びその製造方法
JP2003101162A (ja) * 2001-09-21 2003-04-04 Kyocera Corp フレキシブルプリント基板
JP2003209357A (ja) * 2002-01-15 2003-07-25 Sony Corp 多層基板製造方法
JP2003304038A (ja) * 2002-04-11 2003-10-24 Fuji Photo Film Co Ltd 配線基板
JP2004319962A (ja) * 2002-12-13 2004-11-11 Victor Co Of Japan Ltd フレックスリジッドプリント配線板及びその製造方法
JP2004319607A (ja) * 2003-04-14 2004-11-11 North:Kk 多層配線回路基板とその製造方法
JP2005079402A (ja) * 2003-09-01 2005-03-24 Fujikura Ltd 回路基板およびその製造方法

Also Published As

Publication number Publication date
US20060219429A1 (en) 2006-10-05
TWI281234B (en) 2007-05-11
TW200634999A (en) 2006-10-01
US20080124529A1 (en) 2008-05-29
US7915538B2 (en) 2011-03-29
JP2006286967A (ja) 2006-10-19
CN100477193C (zh) 2009-04-08
CN1841719A (zh) 2006-10-04
US7355124B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
JP4688545B2 (ja) 多層配線基板
US9859201B2 (en) Wiring substrate, semiconductor device, and method for manufacturing wiring substrate
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
US7843059B2 (en) Electronic parts packaging structure
JP6133227B2 (ja) 配線基板及びその製造方法
JP4803844B2 (ja) 半導体パッケージ
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
US8729401B2 (en) Wiring substrate and method of manufacturing the same
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JP5362569B2 (ja) インターポーザー及びインターポーザーの製造方法
JP2008160019A (ja) 電子部品
JP2017112209A (ja) 配線基板、半導体装置及び配線基板の製造方法
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JPWO2008044537A1 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP6533680B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6505521B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5170227B2 (ja) 多層配線基板及びその製造方法
JP3860028B2 (ja) 半導体装置
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP4528018B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Ref document number: 4688545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees