JPH06163755A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH06163755A
JPH06163755A JP31324992A JP31324992A JPH06163755A JP H06163755 A JPH06163755 A JP H06163755A JP 31324992 A JP31324992 A JP 31324992A JP 31324992 A JP31324992 A JP 31324992A JP H06163755 A JPH06163755 A JP H06163755A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
sealing resin
uneven
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31324992A
Other languages
English (en)
Inventor
Ryoichi Ishimatsu
良一 石松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31324992A priority Critical patent/JPH06163755A/ja
Publication of JPH06163755A publication Critical patent/JPH06163755A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/82169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, e.g. nozzle
    • H01L2224/8218—Translational movements
    • H01L2224/82181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半田付け時に発生する封止樹脂内での水蒸気
爆発による封止樹脂と半導体チップ間の剥離を抑制し、
この剥離による封止樹脂の歪みで金属線が切断されるな
どの問題を解決する。 【構成】 半導体チップ13上に凹凸部材14を設け、この
上から封止樹脂11で封止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は樹脂封止型半導体装置
に係り、特に封止される半導体チップとこれを封止する
封止樹脂とが接している面の形状に関するものである。
【０００２】
【従来の技術】図11、図12および図13は従来の樹脂封止
型半導体装置の断面図、平面図および要部断面図であ
る。図において、１はエポキシ樹脂からなる封止樹脂、
２は金属製のリードフレームにおけるダイパッド、３は
半導体素子が形成された半導体チップで、ダイパッド２
に固定支持されている。４は半導体チップ３上に形成さ
れ、例えばポリミドからなる有機系被覆樹脂で、封止樹
脂１中のα線などの放射線源から半導体チップ３を保護
し、ソフトエラーなどを防止する役目をもっている。５
は一部が封止樹脂１中に位置し、その他の部分が封止樹
脂１の外部に位置し、外部から電源電位が印加されたり
外部との信号をやりとりする金属からなるリードフレー
ムにおけるリード、６は半導体チップ３に形成された金
属電極からなるパッド部で、このパッド部６上に有機系
被覆樹脂４は形成されていない。７はリード５と半導体
チップ３上のパッド部６とを電気的に接続する金属細線
である。
【０００３】
【発明が解決しようとする課題】上記のような従来の樹
脂封止型半導体装置においては、封止後時間が経つと空
気中の水分が封止樹脂１内に吸湿され、この水分は特に
半導体チップ３の上面付近に集まりやすく、この半導体
装置を電気機器などの基板に半田実装するときに、熱が
リード５および金属細線７を介して封止樹脂１内の水分
に伝わり、この水分が水蒸気爆発をおこし、半導体チッ
プ３の上面と封止樹脂１とが剥離し、この剥離による封
止樹脂１の歪みで金属細線７が切断されるなどの信頼性
に対する問題があった。この発明は上記した点に鑑み、
封止樹脂１と半導体チップ３との密着性を良くし、封止
樹脂１と半導体チップ３との剥離を抑制することを目的
とする。
【０００４】
【課題を解決するための手段】この発明に係る樹脂封止
型半導体装置は、半導体素子が形成された半導体チップ
と、この半導体チップの上面上に設けられ、表面に凹凸
が形成された凹凸部材と、この凹凸部材の表面に接し、
上記半導体チップを封止する封止樹脂を備えたものであ
る。
【０００５】
【作用】この発明においては、半導体チップ上に表面が
凹凸にされた凹凸部材が、半導体チップを封止するため
の封止樹脂との密着性を向上せしめ、半導体チップと封
止樹脂の剥離を抑制する。
【０００６】
【実施例】
実施例１．以下にこの発明の実施例１の樹脂封止型半導
体装置について、図１、図２および図３の断面図、平面
図および要部断面図に基づき説明する。図において、11
はエポキシ樹脂からなる封止樹脂、12は金属製のリード
フレームにおけるダイパッド、13は半導体素子が形成さ
れた半導体チップで、ダイパッド12に固定支持されてい
る。14はこの半導体チップ13の上面上に設けられ、表面
に凹凸が形成された凹凸部材で、半導体チップ13上に設
けられた例えばポリミドからなる有機系被覆樹脂14ａ
と、この有機系被覆樹脂14ａ上に接着剤で接着され、例
えば鉄などの金属からなり、上面が半導体チップ13の短
辺方向に平行に溝を形成して凹凸加工された金属板14ｂ
とによって形成されている。
【０００７】15は一部が封止樹脂11中に位置し、その他
の部分が封止樹脂11の外部に位置し、外部から電源電位
が印加されたり外部との信号をやりとりする金属からな
るリードフレームにおけるリード、16は半導体チップ13
に形成された金属電極からなるパッド部で、このパッド
部16上に凹凸部材14は形成されていない。17はリード15
と半導体チップ13上のパッド部16とを電気的に接続する
金属細線である。
【０００８】次に、上記凹凸部材14における一主面が凹
凸の金属板14ｂの凹凸加工方法について、図４に基づき
説明する。まず図４の(a) に示すように10〜200 μm の
厚さの鉄板21にレジスト22を塗布し、図４の(b) に示す
ようにマスク23をかぶせて露光し、図４の(c) に示すよ
うにマスク23をはずし現像すると、光の当たった所だけ
レジスト22が除去される。そして、図４の(d) に示すよ
うに残ったレジスト22をマスクにして、硫酸により鉄板
21をエッチングし、図４の(e) に示すようにレジスト22
を除去する。
【０００９】上記のようなこの発明の実施例１において
は、半導体チップ13上に密着した有機系被覆樹脂14ａと
この有機系被覆樹脂14ａに接着剤で接着され、上面が凹
凸にされた金属板14ｂとで形成される凹凸部材14の表面
に接し、半導体チップ13を封止する封止樹脂11が形成さ
れている。これにより凹凸部材14と封止樹脂11との接着
面積が広くなり密着性が向上するので、半導体チップ13
と封止樹脂11とが凹凸部材14を介して強固に接着され、
半導体チップ13と封止樹脂11間の剥離が抑制され、この
剥離による封止樹脂11の歪みで金属細線17が切断される
のを防ぐことができる。
【００１０】実施例２．以下にこの発明の実施例２の樹
脂封止型半導体装置について、図５、図６および図７の
断面図、平面図および要部断面図に基づき説明する。図
において図１〜図３に示された上記実施例１と異なるの
は、上記実施例１では半導体チップ13の上面だけ凹凸部
材14を取り付けていたが、この実施例２では半導体チッ
プ13の側面も凹凸部材14を取り付けている点である。上
記のようなこの発明の実施例２においても実施例１と同
様に半導体チップ13と封止樹脂11間の剥離が抑制でき
る。
【００１１】実施例３．以下にこの発明の実施例３の樹
脂封止型半導体装置について、図８、図９および図10の
断面図、平面図および要部断面図に基づき説明する。図
において図１〜図３に示された上記実施例１と異なるの
は、上記実施例１では凹凸部材14が有機系被覆樹脂14ａ
と金属板14ｂとで形成され、金属板14ｂの一主面を凹凸
加工していたが、この実施例３ではポリミドなどの実施
例１よりも厚い有機系被覆樹脂14ａのみで凹凸部材14を
形成し、この有機系被覆樹脂14ａの一主面を凹凸加工し
ている点である。そして、この実施例３においても上記
実施例１と同様にフォトリソグラフィとエッチングによ
り凹凸加工が行われる。
【００１２】まず、半導体チップ13上にレジストを塗布
しマスクを被せて露光する。次にマスクを外して現像す
ると、光の当たったところのレジストが除去されるの
で、このレジストをマスクにしてポリミドをエッチング
する。ただし、このポリミドをエッチングする際に実施
例１で鉄板をエッチングした硫酸を用いない。最後にレ
ジストを除去して凹凸加工が完了する。上記のようなこ
の発明の実施例３においても実施例１と同様に半導体チ
ップ13と封止樹脂11間の剥離が抑制できる。
【００１３】実施例４．上記実施例１、２および３では
凹凸部材14の凹凸形状が半導体チップ13の短辺方向に平
行に溝を形成した波状形状であったが、この実施例では
複数の小穴を形成した形状とするものとして、上記実施
例と同様の効果を奏する。
【００１４】
【発明の効果】上記したこの発明における樹脂封止型半
導体装置は、半導体チップ上に密着して設けられ表面が
凹凸にされた凹凸部材を介して、半導体チップと封止樹
脂とが密着するので、半導体チップと封止樹脂間の剥離
が抑制され、この剥離による封止樹脂の歪みで金属細線
が切断されるのを防ぐことができる。
【図面の簡単な説明】
【図１】この発明の実施例１を示す断面図である。
【図２】この発明の実施例１を示す平面図である。
【図３】この発明の実施例１の要部断面図である。
【図４】この発明の実施例１の金属板の凹凸加工方法を
示す断面図である。
【図５】この発明の実施例２を示す断面図である。
【図６】この発明の実施例２を示す平面図である。
【図７】この発明の実施例２の要部断面図である。
【図８】この発明の実施例３を示す断面図である。
【図９】この発明の実施例３を示す平面図である。
【図１０】この発明の実施例３の要部断面図である。
【図１１】従来の樹脂封止型半導体装置を示す断面図で
ある。
【図１２】従来の樹脂封止型半導体装置を示す平面図で
ある。
【図１３】従来の樹脂封止型半導体装置の要部断面図で
ある。
【符号の説明】
11 封止樹脂 13 半導体チップ 14 凹凸部材

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が形成された半導体チップ、 この半導体チップの上面上に設けられ、表面に凹凸が形
    成された凹凸部材、 この凹凸部材の表面に接し、上記半導体チップを封止す
    る封止樹脂を備えた樹脂封止型半導体装置。
JP31324992A 1992-11-24 1992-11-24 樹脂封止型半導体装置 Pending JPH06163755A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31324992A JPH06163755A (ja) 1992-11-24 1992-11-24 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31324992A JPH06163755A (ja) 1992-11-24 1992-11-24 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH06163755A true JPH06163755A (ja) 1994-06-10

Family

ID=18038924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31324992A Pending JPH06163755A (ja) 1992-11-24 1992-11-24 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH06163755A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135782B2 (en) 2001-12-03 2006-11-14 Sharp Kabushiki Kaisha Semiconductor module and production method therefor and module for IC cards and the like
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135782B2 (en) 2001-12-03 2006-11-14 Sharp Kabushiki Kaisha Semiconductor module and production method therefor and module for IC cards and the like
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
US8350392B2 (en) 2009-01-21 2013-01-08 Renesas Electronics Corporation Semiconductor device having recess with varying width and method of manufacturing the same
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
US11606888B2 (en) 2018-02-27 2023-03-14 Tdk Corporation Circuit module
US11812542B2 (en) 2018-02-27 2023-11-07 Tdk Corporation Circuit module

Similar Documents

Publication Publication Date Title
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JPH11186468A (ja) 半導体装置
KR20060023991A (ko) 집적 회로 디바이스를 패키징하는 방법 및 장치
JPH02155256A (ja) 半導体装置
JPH11307674A (ja) 半導体装置用パッケージおよびその製造方法
JPH1092865A (ja) 半導体装置およびその製造方法
TW538485B (en) Semiconductor package
JPH06163755A (ja) 樹脂封止型半導体装置
JP2007150038A (ja) 光学半導体装置及びその製造方法
JPH01192125A (ja) 半導体装置の実装構造
JP3304672B2 (ja) 半導体装置及びその製造方法
JP2532496B2 (ja) 半導体装置の実装方法
JP2010062514A (ja) 粘着性保護層を有する半導体ウェハ
JPS5817646A (ja) 半導体装置の製造方法
JPH0563112A (ja) 半導体装置
JP2735532B2 (ja) 半導体装置およびその製造方法
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
JPH0778921A (ja) 半導体装置
JP3339397B2 (ja) 半導体装置の製造方法
JPH04305945A (ja) 半導体集積回路装置及びその製造方法
JP2002280408A (ja) 半導体装置
JPS62154768A (ja) 半導体集積回路装置
JPH1168016A (ja) 樹脂封止型半導体装置
JPS6164132A (ja) 半導体装置
JPS6394646A (ja) 電子装置