DE69930970T2 - Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode - Google Patents

Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode Download PDF

Info

Publication number
DE69930970T2
DE69930970T2 DE69930970T DE69930970T DE69930970T2 DE 69930970 T2 DE69930970 T2 DE 69930970T2 DE 69930970 T DE69930970 T DE 69930970T DE 69930970 T DE69930970 T DE 69930970T DE 69930970 T2 DE69930970 T2 DE 69930970T2
Authority
DE
Germany
Prior art keywords
thin film
deposited thin
electroless
insulating layer
resin insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69930970T
Other languages
English (en)
Other versions
DE69930970D1 (de
Inventor
Ltd. Motoo Ibiden Co. ASAI
Ltd. Kouta Ibiden Co. NODA
Ltd Takashi c/o Ibiden Co. KARIYA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Application granted granted Critical
Publication of DE69930970D1 publication Critical patent/DE69930970D1/de
Publication of DE69930970T2 publication Critical patent/DE69930970T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • TECHNISCHES GEBIET
  • Diese Erfindung betrifft eine mehrschichtige Leiterplatte und ein Verfahren zu deren Herstellung und schlägt spezieller eine Technik vor, bei der eine mehrschichtige Leiterplatte mit ausgezeichneter Hafteigenschaft zwischen einer stromlos abgeschiedenen Dünnschicht und einer elektrolytisch abgeschiedenen Dünnschicht, die eine Leiterschaltung bildet, durch ein Teiladditivverfahren hergestellt wird, ohne dass die Ablösung der Galvanisierabdeckung verursacht wird.
  • STAND DER TECHNIK
  • Das Teiladditivverfahren ist eine Methode, bei der die Oberfläche einer Isolierschicht zuerst stromlosem Plattieren unterzogen wird, eine Galvanisierabdeckung ausgebildet und elektrolytisches Plattieren durchgeführt wird, indem durch die stromlos abgeschiedene Dünnschicht, die einem Teil entspricht, der nicht die Galvanisierabdeckung bildet, Strom geführt wird und die stromlos abgeschiedene Dünnschicht unterhalb der Gatvanisierabdeckung aufgelöst und durch eine Ätzbehandlung entfernt wird, um eine aus der stromlos abgeschiedenen Dünnschicht und der elektrolytisch abgeschiedenen Dünnschicht bestehende Leiterschaltung zu bilden.
  • Bei dem Herstellungsverfahren der Leiterplatte durch das Teiladditivverfahren wird an der dazwischen liegenden Grenzschicht jedoch wahrscheinlich die Ablösung oder dergleichen verursacht, wenn an der Oberfläche der stromlos abgeschiedenen Dünnschicht ein Oxidbelag oder Fette und Öle anhaften, falls die elektrolytisch abgeschiedene Dünnschicht an der Oberfläche der stromlos abgeschiedenen Dünnschicht ausgebildet ist. Insbesondere wird die Ablösung erheblich durch Wärmekreislauf, thermischen Schock und dergleichen verursacht.
  • Bei dem herkömmlichen Teiladditivverfahren ist die Oberfläche der stromlos abgeschiedenen Dünnschicht glatt, so dass, wenn die Galvanisierabdeckung an der Oberfläche der stromlos abgeschiedenen Dünnschicht ausgebildet ist, sie leicht abgelöst wird und es das Problem gibt, dass zwischen Leitungsmustern ein Kurzschluss verursacht wird.
  • Für diesen Zweck kann ein solches Problem dadurch gelöst werden, dass die Oberfläche der Isolierschicht aufgeraut wird und sich die stromlos abgeschiedene Dünnschicht der aufgerauten Oberfläche anschließt.
  • Wenn es jedoch beabsichtigt ist, dass sich die stromlos abgeschiedene Dünnschicht der aufgerauten Oberfläche der Isolierschicht anschließt, ist es erforderlich, die abgeschiedene Dünnschicht in Vertiefungsabschnitten der aufgerauten Fläche widerstandsfähig auszubilden, weil die aufgeraute Oberfläche flach wird, wenn sich die abgeschiedene Dünnschicht einfach in diesen Vertiefungsabschnitten niederschlägt.
  • An sich ist stromloses Abscheiden ein Ethylendiamintetraessigsäure verwendendes stromloses Verkupfern. Zum Beispiel gibt es "Build Copper" (Handelsbezeichnung, hergestellt von Okuno Seiyaku Co., Ltd.), das in der Druckschrift JP-A-11-68308 offenbart ist.
  • Wenn die mehrschichtige Leiterplatte durch Verwendung einer solchen Abscheidung hergestellt wird, wird in dem Kontaktlochabschnitt, falls der Durchmesser des Kontaktlochs nicht größer als 90 μm ist, Verdrahtungsbruch beobachtet.
  • Die Erfindung soll die dem Teiladditvverfahren innewohnenden, oben erwähnten Problemelösen. Eine hauptsächliche Aufgabe der Erfindung ist die Bereitstellung einer mehrschichtigen Leiterplatte, die in der Lage ist, die an der Grenzschicht zwischen der stromlos abgeschiedenen Dünnschicht und der elektrolytisch abgeschiedenen Dünnschicht, die die Leiterschaltung bildet, erzeugte Ablösung durch das Teiladditivverfahren mittels Wärmekreislauf oder thermischen Schock zu steuern, um Bruchstellen der Verdrahtung in dem Kontaktlochabschnitt vollständig zu verhindern.
  • Eine andere Aufgabe der Erfindung ist, eine Technik vorzuschlagen, die die Ablösung der Galvanisierabdeckung im Produktionsschritt der Leiterplatte durch das Teiladditivverfahren sicher verhindern kann.
  • DARSTELLUNG DER ERFINDUNG
  • Die Erfinder haben verschiedene Untersuchungen angestellt, um die oben erwähnten Aufgaben zu erfüllen und haben entdeckt, dass das Vorhandensein eines solchen Verdrahtungsbruchs überraschenderweise auf Grund des folgenden Mechanismus verursacht wird.
  • Wenn sich die stromlos abgeschiedene Dünnschicht niedergeschlagen hat, so dass sie sich der aufgerauten Oberfläche der Isolierschicht anschließt, ist es natürlich, dass die Ausfällung der abgeschiedenen Dünnschicht kaum im Inneren des Kontaktlochs auftritt, da sich eine solche stromlos abgeschiedene Dünnschicht kaum in den Vertiefungsabschnitten der aufgerauten Fläche niederschlägt.
  • Insbesondere wurde eine sehr überraschende Tatsache entdeckt, dass diese Tendenz sichtbar wird, wenn der mittlere Durchmesser des Kontaktlochs nicht größer als 90 μm und die Dicke der stromlos abgeschiedenen Dünnschicht, die am Oberflächenabschnitt der interlaminaren Harz-Isolierschicht ausgebildet wird, geringer als 50% der Dicke der stromlos abgeschiedenen Dünnschicht am unteren Ende des Kontaktlochs ist.
  • In einem solchen Zustand wird die elektrolytisch abgeschiedene Dünnschicht nicht ausgefällt, oder das Kontaktloch wird abgelöst, so dass die Zuverlässigkeit der Verbindung des Kontaktlochabschnitts geringer wird.
  • Die Erfinder haben jetzt weiter untersucht und herausgefunden, dass die Abscheidungsrate der stromlos abgeschiedenen Dünnschicht auf nicht mehr als 2 μm/Stunde eingestellt ist, wobei sich die stromlos abgeschiedene Dünnschicht der aufgerauten Oberfläche der Isolierschicht anschließen kann und gleichzeitig die Dicke der stromlos abgeschiedenen Dünnschicht am unteren Ende des Kontaktlochs auf 50 bis 100% der stromlos abgeschiedenen Dünnschicht eingestellt werden kann, die auf der interlaminaren Harz-Isolierschicht ausgebildet ist und die Folge davon ist, dass die Erfindung erfüllt wurde.
  • Das Verfahren zum Einstellen der Abscheidungsrate der stromlos abgeschiedenen Dünnschicht auf nicht mehr als 2 μm/Stunde ist nicht besonders eingeschränkt. Zum Beispiel gibt es ein Verfahren zum Einstellen der Temperatur der Abscheidungslösung auf nicht höher als 50°C, ein Verfahren zur Verwendung von Weinstein als komplexen Zusatzstoff für die Abscheidung, und so werter. Die Erfindung wird nachstehend ausführlich beschrieben.
  • Der Erfindung liegt eine mehrschichtige Leiterplatte mit einem Substrat zu Grunde, das mit inneren Leiterschaltungen versehen ist, einer darauf ausgebildeten interlaminaren Harz-Isolierschicht und in der interlaminaren Isolierschicht ausgebildeten, äußeren Leiterschaltungen und Kontaktlöchern, die dadurch gekennzeichnet ist, dass eine aufgeraute Fläche an der Oberfläche der interlaminaren Harz-Isolierschicht ausgebildet wird, die äußere Leiterschaltung aus einer stromlos abgeschiedenen Dünnschicht besteht, die anschließend an die aufgeraute Oberfläche ausgebildet wird, und eine elektrolytisch abgeschiedene Dünnschicht, die auf der stromlos abgeschiedenen Dünnschicht ausgebildet wird, und das Kontaktloch einen mittleren Durchmesser von nicht mehr als 90 μm aufweist und eine Dicke der stromlos abgeschiedenen Platte am unteren Ende des Kontaktlochs 50 bis 100% einer Dicke der stromlos abgeschiedenen Dünnschicht an der Oberfläche der interlaminaren Harz-Isolierschicht beträgt.
  • Des Weiteren liegt der Erfindung ein Verfahren zum Herstellen einer mehrschichtigen Leiterplatte zugrunde, welches das Ausbilden einer interlaminaren Harz-Isolierschicht auf einem mit inneren Leiterschaltungen versehenen Substrat, Ausbilden einer Öffnung mit einem mittleren Durchmesser von nicht mehr als 90 μm in der interlaminaren Harz-Isolierschicht, Aufrauen der Oberfläche der interlaminaren Harz-Isolierschicht, Durchführen von stromlosem Abscheiden, um eine stromlos abgeschiedene Dünnschicht so auszubilden, dass sie sich an die aufgeraute Fläche an der Oberfläche der interlaminaren Harz-Isolierschicht anschließt, und gleichzeitig Durchführen von stromlosem Abscheiden an der Innenseite der Öffnung, um eine Dicke der stromlos abgeschiedenen Dünnschicht am unteren Ende eines Kontaktlochs auf 50 bis 100% einer Dicke der stromlos abgeschiedenen Dünnschicht an der Oberfläche der interlaminaren Harz-Isolierschicht einzustellen, Ausbilden einer Galvanisierabdeckung, Durchführen von elektrochemischem Abscheiden an Abschnitten, die nicht die Galvanisierabdeckung bilden, Entfernen der Galvanisierabdeckung und Entfernen der stromlos abgeschiedenen Dünnschicht unterhalb der Galvanisierabdeckung durch Ätzen, um eine äußere Leiterschal tung und Kontaktbecher auszubilden, die aus der stromlos abgeschiedenen Dünnschicht und der elektrolytisch abgeschiedenen Dünnschicht bestehen, umfasst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 2 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 3 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 4 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 5 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 6 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 7 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 8 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 9 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 10 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 11 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht;
  • 12 ist eine schematische Darstellung, die einen Herstellungsschritt in einer Ausführung der mehrschichtigen Leiterplatte gemäß der Erfindung veranschaulicht.
  • BESTE AUSFÜHRUNGSART DER ERFINDUNG
  • Die erfindungsgemäße, mehrschichtige Leiterplatte ist eine mehrschichtige Leiterplatte mit einem Substrat, das mit inneren Leiterschaltungen versehen ist, darauf ausgebildeten interlaminaren Harz-Isolierschichten und äußere Leiterschaltungen sowie Kontaktlöcher, die in der interlaminaren Harz-Isolierschicht ausgebildet sind, die dadurch gekennzeichnet ist, dass eine aufgeraute Fläche an der Oberfläche der interlaminaren Harz-Isolierschicht ausgebildet wird, die äußere Leiterschaltung aus einer stromlos abgeschiedenen Dünnschicht besteht, die anschließend an die aufgeraute Oberfläche ausgebildet wird sowie eine elektrolytisch abgeschiedene Dünnschicht, die auf der stromlos abgeschiedenen Dünnschicht ausgebildet wird; das Kontaktloch einen mittleren Durchmesser von nicht mehr als 90 μm aufweist und die Dicke der stromlos abgeschiedenen Dünnschicht am unteren Ende des Kontaktlochs 50 bis 100% der Dicke der stromlos abgeschiedenen Dünnfläche an der Oberfläche der interlaminaren Harz-Isolierschicht beträgt.
  • Nach einem solchen Aufbau wird die auf der interlaminaren Harz-Isolierschicht ausgebildete, stromlos abgeschiedene Dünnschicht in ihrer Fläche uneben und haftet stark an der elektrolytisch abgeschiedenen Dünnschicht an, wobei die Unebenheit als Verankerung dient. Folglich wird hier keine Ablösung durch Wärmekreislauf oder thermischen Schock an der Grenzfläche zwischen der stromlos abgeschiedenen Dünnschicht und der elektrolytisch abgeschiedenen Dünnschicht bewirkt.
  • Außerdem haftet entsprechend der oben erwähnten Konstruktion die Galvanisierabdeckung an der stromlos abgeschiedenen Dünnschicht mit der unebenen Fläche an, so dass die Ablösung an der Grenzfläche zur stromlos abgeschiedenen Dünnschicht kaum auftritt. Für diesen Zweck gibt es zwischen den Leiterschaltungen im Verlauf der Herstellung der Leiterplatte durch das Teiladditivverfahren nicht veranlassten Kurzschluss.
  • Darüber hinaus beträgt die Dicke der stromlos abgeschiedenen Dünnschicht am unteren Ende des Kontaktlochs 50 bis 100% der Dicke der stromlos abgeschiedenen Dünnschicht an der Oberfläche der interlaminaren Harz-Isolierschicht, selbst wenn der mittlere Durchmesser des Kontaktlochs nicht mehr als 90 μm beträgt, so dass das Nicht-Abscheiden der elektrolytisch abgeschiedenen Dünnschicht und Verdrahtungsbruch in dem Kontaktlochabschnitt verhindert werden können.
  • Nach der Erfindung ist es vorteilhaft, dass die stromlos abgeschiedene Dünnschicht, die die äußere Leiterschaltung bildet, eine Dicke von 0,1 bis 5 μm, spezieller 0,5 bis 5 μm, aufweist. Wenn die Dicke zu groß ist, sinkt die Fähigkeit der interlaminaren Harz-Isolierschicht, sich anzuschließen, während eine Verringerung der Ablösefestigkeit verursacht wird, wobei der Widerstand groß wird, wenn sie zu dünn ist, so dass eine Streuung der Dicke der abgeschiedenen Dünnschicht in dem Fall bewirkt wird, dass sie der elektrolytischen Abscheidung unterzogen wird.
  • Außerdem ist es wünschenswert, dass die Dicke der elektrolytisch abgeschiedenen Dünnschicht, die die äußere Leiterschaltung bildet, 5 bis 30 μm, vorzugsweise 10 bis 20 μm, beträgt. Wenn die Dicke zu groß ist, wird eine Verringerung der Ablösefestigkeit verursacht, während der elektrische Widerstand höher wird, wenn sie zu dünn ist.
  • Nach der Erfindung ist es wünschenswert, dass die aufgeraute Schicht an der Oberfläche der inneren und der äußeren Leiterschaltung ausgebildet wird, weil eine Haftung an der interlaminaren Isolierschicht als einer oberen Schicht ausgezeichnet ist.
  • Es ist wünschenswert, dass die aufgeraute Schicht eine aufgeraute Oberfläche ist, die durch Ätzbehandlung, Polierbehandlung, Oxidationsbehandlung oder Oxidations-Reduktions-Behandlung oder eine durch eine abgeschiedene Dünnschicht gebildete aufgeraute Fläche ausgebildet wird.
  • Insbesondere ist es wünschenswert, dass die aufgeraute Schicht eine Schicht aus einer Legierung von Kupfer, Nickel und Phosphor ist. Daher ist die Legierungsschicht eine nadelförmige Schicht und weist eine ausgezeichnete Hafteigenschaft an der intertaminaren Isolierschicht auf.
  • Wünschenswert ist es, dass die Zusammensetzung der Legierungsschicht ein Verhältnis von Kupfer zu Nickel zu Phosphor von 90 bis 96 Gew.% zu 1 bis 5 Gew.% zu 0,5 bis 2 Gew.% ist. In einem solchen Zusammensetzungsverhältnis hat die Legierungsschicht eine nadelförmige Struktur.
  • Im Falle der Bildung der aufgerauten Schicht durch Oxidationsbehandlung ist es wünschenswert, eine oxidierende Wirkstofflösung, die Natriumchlorit, Natriumhydroxid und Natriumphosphat enthält, einzusetzen.
  • Im Falle der Bildung der aufgerauten Schicht durch Oxidations-Reduktions-Behandlung ist es wünschenswert, nach der oben erwähnten Oxidationsbehandlung das Eintauchen in eine reduzierende Wirkstofflösung, die Natriumhydroxid und Natriumborhydrid enthält, durchzuführen.
  • Es ist wünschenswert, dass die an der Oberfläche der Leiterschaltung ausgebildete, aufgeraute Schicht eine Dicke von 1 bis 10 μm, besser 1 bis 5 μm, aufweist. Wenn die Dicke zu groß ist, wird die aufgeraute Schicht selbst wahrscheinlich beschädigt oder abgelöst, wobei die Hafteigenschaft nachlässt, wenn sie zu dünn ist.
  • Nach der Erfindung ist es wünschenswert, einen Klebstoff zum stromlosen Abscheiden wie die oben erwähnte Isolierschicht oder interlaminare Isolierschicht zu verwenden. Optimal ist es, wenn der Klebstoff zum stromlosen Abscheiden gebildet wird durch Dispersion von gehärteten, wärmebeständigen Kunstharzpartikeln, die in einer Lösung oder einem oxidierenden Wirkstoff lösbar sind, zu ungehärtetem, wärmebeständigem Harz, das in der Säure oder dem oxidierenden Wirkstoff nach dem Härten kaum lösbar ist. Infolgedessen werden die wärmebeständigen Harzpartikel aufgelöst und entfernt, wenn sie mit der Säure oder dem oxidierenden Wirkstoff behandelt werden, wodurch die aufgeraute Oberfläche mit faltenförmigen Verankerungen in Tintenfischform in ihrer Fläche ausgebildet werden kann.
  • Es ist vorteilhaft, wenn die Tiefe der aufgerauten Oberfläche 0,01 bis 20 μm beträgt, um die Hafteigenschaft zu gewährleisten. Außerdem beträgt sie in dem Teiladditivverfahren 0,1 bis 5 μm. In einem solchen Bereich kann die stromlos abgeschiedene Dünnschicht entfernt werden, während die Hafteigenschaft gesichert wird.
  • Als gehärtete, wärmebeständige Harzpartikel im Klebstoff zum stromlosen Abscheiden ist es wünschenswert, zumindest jeweils ein ausgewähltes aus der Gruppe zu verwenden, die aus:
    • 1. wärmebeständigem Harzpulver mit einer durchschnittlichen Partikelgröße von nicht mehr als 10 μm;
    • 2. angehäuften Teilchen aus einem wärmebeständigen Harzpulver mit einer durchschnittlichen Partikelgröße von nicht mehr als 2 μm;
    • 3. einem Gemisch aus wärmebeständigem Harzpulver mit einer durchschnittlichen Partikelgröße von nicht mehr als 10 μm und wärmebeständigem Harzpulver mit einer durchschnittlichen Partikelgröße von nicht mehr als 2 μm;
    • 4. fehlerhaften Partikeln, die durch Kleben von mindestens einem von wärmebeständigem Harzpulver und einem anorganischen Pulver mit einer durchschnittlichen Partikelgröße von nicht mehr als 2 μm auf eine Oberfläche aus wärmebeständigem Harzpulver mit einer durchschnittlichen Partikelgröße von 2 bis 10 μm erhalten werden; und
    • 5. einem Gemisch aus wärmebeständigen Harzpartikeln mit einer durchschnittlichen Partikelgröße von 0,1 bis 0,8 μm sowie einem wärmebeständigen Harzpulver mit einer durchschnittlichen Partikelgröße von mehr als 0,8 μm, jedoch weniger als 2 μm, bestehen. Diese Partikel können kompliziertere Verankerungen bilden.
  • Anschließend wird ein Verfahren zum Herstellen der erfindungsgemäßen Leiterplatte beschrieben.
  • 1. Zuerst wird eine Leiterplatte vorbereitet, bei der ein Innenschicht-Kupfermuster auf der Oberfläche eines Kernsubstrats gebildet wird. Die Ausbildung des Kupfermusters auf dem Kernsubstrat wird durchgeführt, indem kupferkaschiertes Laminat geätzt wird oder eine Klebstoffschicht zum stromlosen Abscheiden auf einem Substrat wie zum Beispiel Glasepoxidharzsubstrat, Poiyimidsubstrat, Keramiksubstrat, Metallsubstrat oder dergleichen gebildet wird, die Fläche der Klebstoffschicht aufgeraut und die aufgeraute Fläche dem stromlosen Abscheiden oder dem so genannten Teiladditivverfahren unter zogen wird (ein Verfahren, bei dem das stromlose Abscheiden über der gesamten aufgerauten Fläche durchgeführt wird, um eine Galvanisierabdeckung zu bilden, wobei die Abschnitte, die nicht die Galvanisierabdeckung bilden, einer elektrolytischen Abscheidung unterzogen werden, die Galvanisierabdeckung entfernt und eine Ätzbehandlung durchgeführt wird, um eine Leiterschaltung zu bilden, die aus einer elektrolytisch abgeschiedenen Dünnschicht und einer stromlos abgeschiedenen Dünnschicht besteht).
  • Wenn nötig, wird die aus Kupfer-Nickel-Phosphor hergestellte, aufgeraute Schicht an der Oberfläche des Kupfermusters ausgebildet (Rückseitenfläche der Leiterschaltung) der Leiterplatte.
  • Die aufgeraute Schicht wird durch stromloses Abscheiden gebildet. Es ist wünschenswert, dass eine wässrige Lösung zum stromlosen Abscheiden eine Zusammensetzung aufweist, bei der Konzentrationen von Kupferion, Nickelion und Hypophosphit-Ion jeweils 2,2·10–2 bis 4,1·10–2 Mol/l, 2,2·10–3 bis 4,1·10–3 Mol/l und 0,20 bis 0,25 Mol/l betragen.
  • Es ist wünschenswert, die aufgeraute Schicht entweder durch Polierbehandlung, Ätzbehandlung, Graphitierung-Reduktionsbehandlung und eine Galvanisierungsbehandlung als Verfahren zum Aufrauen zu bilden. Im Fall der Graphitiening-Reduktionsbehandlung von diesen Behandlungen ist es wünschenswert, dass die aufgeraute Oberfläche durch Verwendung eines Graphitierungsbades (Oxidationsbad), das aus einer NaOH (20 g/l), NaClO2 (50 g/l) und Na3PO4 (15,0 g/l) enthaltenden, wässrigen Lösung besteht, und eines Reduktionsbades, welches aus einer NAOH (2,7 g/l) und NaBH4 (1,0 g/l) enthaltenden wässrigen Lösung besteht, ausgebildet wird.
  • Im Falle der Ausbildung der aufgerauten Schicht durch die Galvanisierung ist es wünschenswert, dass das stromlose Abscheiden in einem Galvanisierungsbad mit pH-Wert von 9, das Kupfersulfat (1 bis 40 g/l), Nickelsulfat (0,1 bis 6,0 g/l), Zitronensäure (10 bis 20 g/l), Natriumhypophosphit (10 bis 100 g/l), Borsäure (10 bis 40 g/l) und eine oberflächenaktive Substanz (Surfinol 465, Handelsbezeichnung, hergestellt von Nisshin Kagaku Kogyo Co., Ltd.) enthält, durchgeführt wird, um eine aufgeraute Schicht zu bilden, die aus einer Cu-Ni-P-Legierung besteht. In diesem Falle besitzt die ausgefällte Dünnschicht eine nadelförmige Kristallstruktur und eine ausgezeichnete Verankerungswir kung. Das Galvanisierungsbad kann zusätzlich zu den oben erwähnten Verbindungen einen Komplexwirkstoff und Zusatzstoffe enthalten.
  • Als Verfahren zum Bilden der aufgerauten Schicht durch das Ätzverfahren wird ein Verfahren erwähnt, bei dem die Oberfläche der Leiterschaltung dadurch aufgeraut wird, dass eine Ätzlösung verwendet wird, die einen Kupfer(II)-Komplex und eine organische Säure bei gleichzeitigem Vorhandensein von Sauerstoff enthält. In diesem Falle verläuft das Ätzen entsprechend den chemischen Reaktionen, die durch die folgenden Gleichungen (1) und (2) dargestellt sind: Cu + Cu (II) An → 2 Cu (I) A n/2 (1) 2 Cu(I)An/2 + n/4O2 + n AH (Belüftung) → 2 Cu (II) An + n/2H2O (2)wobei A ein komplexbildender Stoff (wirkt wie ein Komplexbildner) und n eine Koordinationszahl ist.
  • Als Kupfer(II)-Komplex ist es wünschenswert, den Kupfer(II)-Komplex von Azol zu verwenden. Ein solcher Kupfer(II)-Komplex von Azol ist wie ein oxidierender Wirkstoff zum Oxidieren von metallischem Kupfer oder dergleichen wirksam. Als Azol können Diazole, Triazole und Tetraazole Erwähnung finden. Unter diesen sind Imidazol, 2-Methylimidazol, 2-Ethylimidazol, 2-Ethyl-4-Methylimidazol, 2-Phenylimidazol, 2-Undecylimidarol und dergleichen wünschenswert. Wünschenswert ist, dass der Gehalt des Kupfer(II)-Komplexes von Azol in der Ätzlösung 1 bis 15 Gew.% beträgt. Infolgedessen ist seine Löslichkeit und Stabilität ausgezeichnet und kann ein Edelmetall wie zum Beispiel Palladium oder dergleichen, das einen Katalysatorkern bildet, auflösen.
  • Außerdem wird die organische Säure mit dem Kupfer(II)-Komplex von Azol zum Auflösen des Kupferoxids verbunden. Als organische Säure kann Erwähnung finden: Ameisensäure, Essigsäure, Propionsäure, Buttersäure, Valeriansäure, Capronsäure, Acrylsäure, Crotonsäure, Zitronensäure, Malonsäure, Bernsteinsäure, Glutarsäure, Maleinsäure, Benzoesäure, Glycolsäure, Milchsäure, Apfelsäure, Sulfaminsäure und dergleichen. Diese Säuren können allein oder in einer Beimengung von zwei oder mehreren Säuren eingesetzt werden.
  • Es ist wünschenswert, dass der Gehalt der organischen Säure in der Ätzlösung 0,1 bis 30 Gew.% beträgt, um die Löslichkeit des oxidierenden Kupfers beizubehalten und die Stabilität der Auflösung zu gewährleisten. Wie es durch die oben erwähnte Gleichung (2) dargestellt ist, wird der sich ergebende Kupfer(I)-Komplex durch die Wirkung der Säure aufgelöst und an Sauerstoff gebunden, um einen Kupfer(II)-Komplex zu bilden, der wiederum zur Oxidation von Kupfer beiträgt.
  • Um die Auflösung von Kupfer und die Oxidationswirkung von Azol zu unterstützen, kann der Ätzlösung ein Halogenion wie zum Beispiel ein Fluorion, Chlorion, Bromion oder dergleichen hinzugefügt werden. Außerdem kann das Halogenion durch Ergänzung von Chlorwasserstoff, Natriumchlorid oder dergleichen zugeführt werden. Wünschenswert ist, dass die Größe des Halogenions in der Ätzlösung 0,01 bis 20 Gew.% beträgt, weil die Hafteigenschaft zwischen der aufgerauten Oberfläche und der interlaminaren Harz-Isolierschicht in diesem Bereich ausgezeichnet ist.
  • Bei der Vorbereitung der Ätzlösung wird der Kupfer(II)-Komplex von Azol und die organische Säure (bei Bedarf Halogenion) in Wasser aufgelöst. Als Ätzlösung kann eine handelsüblich erhältliche Ätzlösung, z. B. "Mech Etchbond", Handelsbezeichnung, von Mech Corporation hergestellt, verwendet werden. Im Falle einer Verwendung dieser Ätzlösung ist die Ätzmenge 0,1 bis 10 μm, vorzugsweise 1 bis 5 μm. Wenn die Ätzmenge 10 μm überschreitet, wird die schlechte Verbindung zwischen der aufgerauten Oberfläche und dem Kontaktlochleiter verursacht, wobei die Hafteigenschaft an der darauf ausgebildeten interlaminaren Harz-Isolierschicht unzureichend wird, wenn sie kleiner als 0,1 μm ist.
  • Die aufgeraute Schicht der aufgerauten Oberfläche kann mit einer Schicht aus Metall oder einem Edelmetall überzogen werden, das eine größere Ionisierungsneigung als Kupfer aufweist, die aber nicht größer als die von Titan (im Folgenden als eine Metallschicht bezeichnet) ist. Als ein solches Metall kann Titan, Aluminium, Zink, Eisen, Indium, Thallium, Kobalt, Wickel, Zinn, Blei, Wismut und dergleichen erwähnt werden. Als Edelmetall kann Gold, Silber, Platin, Palladium und dergleichen erwähnt werden. Sie können allein oder in einer Kombination von zwei oder mehreren eingesetzt werden, um mehrfache Schichten zu bilden.
  • Die Metallschicht überzieht die aufgeraute Schicht und behindert die örtliche Elektrodenreaktion bei der auf Aufrau-Behandlung der interlaminaren Harz-Isolierschicht, μm die Auflösung der Leiterschaltung zu verhindern. Es ist wünschenswert, dass die Dicke der Metallschicht 0,1 bis 2 μm beträgt.
  • Von den Metallen, die die Metallschicht bilden, ist Zinn wünschenswert. Zinn kann durch stromlose Substitutionsabscheidung eine dünne Schicht bilden und sich der aufgerauten Schicht anschließen.
  • Bei der Bildung der aus Zinn bestehenden Metallschicht wird Substitutionsabscheidung durchgeführt, indem eine Lösung eingesetzt wird, die Zinnborfluorid und Thioharnstoff enthält, oder eine Zinnchlorid und Thioharnstoff enthaltende Lösung. In diesem Falle wird die Sn-Schicht von etwa 0,1 bis 2 μm durch eine Cu-Sn-Substitutionsreaktion ausgebildet.
  • Bei der Bildung der aus dem Edelmetall bestehenden Metallschicht kann das Sputterverfahren, Aufdampfung und dergleichen gewählt werden.
  • In diesem Falle besitzt die ausgefällte Dünnschicht eine nadelförmige Kristallstruktur und eine ausgezeichnete Verankerungswirkung. Das stromlose Abscheidungsbad kann neben den oben erwähnten Verbindungen einen Komplexbildner und Zusatzstoffe enthalten.
  • Außerdem wird in dem Kernsubstrat ein Durchgangsloch ausgebildet, durch welches Verdrahtungsschichten an der vorderen und der hinteren Fläche miteinander elektrisch verbunden werden können.
  • Um die Ebenheit zu gewährleisten, kann in das Durchgangsloch und zwischen den Leiterschaltungen des Kernsubstrats auch ein Harz eingefüllt werden, um Gleichmäßigkeit zu gewährleisten.
  • (2) Anschließend wird auf der im Punkt (1) vorbereiteten Leiterplatte eine interlaminare Harz-Isolierschicht ausgebildet.
  • In der Erfindung ist es besonders wünschenswert, den oben erwähnten Klebstoff zum stromlosen Abscheiden als Material der interlaminaren Harz-Isolierschicht zu verwenden.
  • (3) Nachdem die im Punkt (2) ausgebildete Klebstoffschicht zum stromlosen Abscheiden getrocknet ist, wird bei Bedarf eine Öffnung zur Bildung eines Kontaktlochs geformt.
  • In diesem Falle wird der Öffnungsabschnitt zur Bildung des Kontaktlochs in der Klebstoffschicht durch das Aussetzen von Licht, Entwickeln und Aushärten im Falle eines lichtempfindlichen Harzes, oder durch das Aushärten und Aussetzen einem Laserstrahl im Falle eines hitzehärtbaren Harzes ausgebildet.
  • (4) Als Nächstes werden die an der Oberfläche der Klebstoffschicht vorhandenen Epoxidharz-Partikel aufgelöst und mit einer Säure oder einem Oxidationsmittel entfernt, um die Oberfläche der Klebstoffschicht aufzurauen.
  • Als Säure wird Phosphorsäure, Chlorwasserstoffsäure, Schwefelsäure oder organische Säuren wie Ameisensäure, Essigsäure und dergleichen verwendet. Insbesondere ist die Verwendung der organischen Säure wünschenswert, weil sie eine von dem Kontaktloch freigelegte metallische Leiterschicht beim Aufrauen kaum korrodiert. Als Oxidationsmittel ist es wünschenswert, Chromsäure und Permanganat (Kaliumpermanganat oder dergleichen) zu verwenden.
  • (5) Anschließend wird ein Katalysatorkern an der mit der aufgerauten Oberfläche der Klebstoffschicht versehenen Leiterplatte aufgebracht.
  • Bei der Anwendung des Katalysatorkerns ist es erwünscht, das Ion eines Edelmetalls, ein Edelmetall-Kolloid oder dergleichen zu verwenden. Im Allgemeinen wird Palladiumchlorid oder Palladium-Kolloid verwendet.
  • Außerdem ist es wünschenswert, eine Wärmebehandlung durchzuführen, um den Katalysatorkern zu fixieren. Als Katalysatorkern ist Palladium günstig.
  • (6) Als Nächstes wird die Oberfläche der Klebstoffschicht zum stromlosen Abscheiden dem stromlosen Abscheiden ausgesetzt, um eine stromlos abgeschiedene Dünnschicht auszubilden, die sich der gesamten aufgerauten Oberfläche anschließt. In diesem Falte ist die Dicke der stromlos abgeschiedenen Dünnschicht 0,1 bis 5 μm, vorzugsweise 0,5 bis 3 μm.
  • Die Lösung zum stromlosen Abscheiden ist eine wässrige Lösung, die eine Alkaliverbindung, ein Reduktionsmittel, ein Kupferion und Weinsäure oder ein Salz davon enthält.
  • Weil in der Lösung zum stromlosen Abscheiden Weinsäure oder ein Salz davon verwendet wird, wird die abgeschiedene Dünnschicht kaum im Vertiefungsabschnitt der aufgerauten Oberfläche niedergeschlagen, und folglich wird die stromlos abgeschiedene Dünnschicht entlang der aufgerauten Fläche erzielt. Außerdem ist die Abscheidungsrate sehr klein (1 bis 2 μm/Stunde) und die Abscheidung am unteren Ende des Kontaktlochs gut. Infolgedessen ist, wenn die Abscheidungsrate langsam wird, die Ergänzung durch Diffusion eines Metallions schneller als die Reduktion eines Metallions in der Lösung, wobei die Abscheidung der abgeschiedenen Dünnschicht am unteren Ende des Kontaktlochs einfach ist.
  • Die Abscheidungsrate der abgeschiedenen Dünnschicht kann auf 1 bis 2 μm/Stunde durch Einstellen der Alkaliverbindung auf 0,025 bis 0,25 Mol/l und des Reduktionsmittels auf 0,03 bis 0,15 Mol/l verringert werden. Deshalb kann das Kupferion in die Öffnung für das Kontaktloch ausreichend diffundieren, wenn die abgeschiedene Dünnschicht in der Öffnung für das Kontaktloch durch Verwendung der oben erwähnten Lösung zum stromlosen Abscheiden verwendet wird; und folglich kann die abgeschiedene Dünnschicht mit einer genügenden Dicke auch in feinen Kontaktlöchern ausgebildet werden.
  • Es ist wünschenswert, die relative Dichte der Lösung für stromloses Abscheiden auf 1,02 bis 1,10 einzustellen, um die abgeschiedene Dünnschicht in den Öffnungen für feine Kontaktlöcher niederzuschlagen.
  • Außerdem ist es wünschenswert, dass die Temperatur der Lösung zum stromlosen Abscheiden nicht höher als 50°C, vorzugsweise 5 bis 40°C, ist. Wenn die Temperatur zu hoch ist, wird die Abscheidungsrate zu schnell, und es ist schwierig, die abgeschiedene Dünnschicht in den Öffnungen für feine Durchgangslöcher auszufällen.
  • Ferner ist es wünschenswert, dass die Lösung für stromloses Abscheiden 0,01 bis 0,05 Gew.% von Nickelion, Eisenion, Kobaltion oder dergleichen enthält.
  • Wenn die Konzentration des Nickelions oder dergleichen auf den oben erwähnten Bereich eingestellt ist, kann der Gehalt von zumindest einem Metall, das von der Gruppe, die aus Nickel, Eisen und Kobalt besteht, ausgewählt wird, auf 0,1 bis 0,5 Gew.% berechnet werden, und es kann die abgeschiedene Dünnschicht, die eine hohe Härte und eine ausgezeichnete Hafteigenschaft an der Harz-Isolierschicht aufweist, erhalten werden.
  • In der Lösung zum stromlosen Abscheiden nach der Erfindung werden Natriumhydroxid, Kaliumhydroxid, Ammoniak und dergleichen als Alkaliverbindung erwähnt.
  • Als Reduktionsmittel werden Formaldehyd, Natriumhypophosphit, NaBH4, Hydrazin und dergleichen erwähnt. Als Verbindung zur Bildung des Kupferions werden Kupfersulfat, Kupferchlorid und dergleichen erwähnt.
  • Als Salz der Weinsäure werden Natriumsalz, Kaliumsatz und dergleichen erwähnt. In diesen Salzen kann nur eine der zwei Carboxylgruppen durch das oben erwähnte Metall ersetzt werden, oder die zwei Carboxylgruppen können durch die Metalle ersetzt werden.
  • Anschließend wird auf der stromlos abgeschiedenen Dünnschicht eine Galvanisierabdeckung ausgebildet. Es ist wünschenswert, als Zusammensetzung der Galvanisierabdeckung eine solche zu verwenden, die ein Acrylat von Epoxidharz-Kresolnovolak oder Epoxidharz-Phenolnovolak und Imidazol-Härtungsmittel enthält, jedoch kann eine handelsüblich erhältliche, trockene Dünnschicht eingesetzt werden.
  • (7) Als Nächstes werden Abschnitte, die keine Galvanisierabdeckung bilden, einer elektrolytischen Abscheidung unterzogen, um äußere Leiterschaltungen und Kontaktlöcher zu bilden. In diesem Falle ist es wünschenswert, dass die Dicke der elektrolytisch abgeschiedenen Dünnschicht 5 bis 30 μm beträgt.
  • Als elektrolytische Abscheidung ist es wünschenswert, die Verkupferung zu verwenden.
  • (8) Nach der Entfernung der Galvanisierabdeckung wird die stromlos abgeschiedene Dünnschicht unterhalb der Galvanisierabdeckung aufgelöst und mit einer Ätzlösung wie eine gemischte Lösung aus Schwefelsäure und Wasserstoffperoxid, Natriumpersulfat, Ammoniakpersulfat oder dergleichen entfernt, um unabhängige Leiterschaltungen zu bilden.
  • In diesem Falle ist es wünschenswert, die Oberfläche der stromlos abgeschiedenen Dünnschicht mit Wasser von nicht mehr als 40°C vor dem elektrolytischen Abscheiden zu waschen. Wenn Waschen mit warmem Wasser durchgeführt wird, das 40°C überschreitet, verdampft es an der Oberfläche der stromlos abgeschiedenen Dünnschicht, und folglich wird die Oberfläche der stromlos abgeschiedenen Dünnschicht getrocknet und oxidiert, so dass sich die elektrolytisch abgeschiedene Dünnschicht kaum niederschlägt und nicht vorhandene Abschnitte des Leiters bei der Entfernung der stromlosen abgeschiedenen Dünnschicht in dem oben erwähnten Schritt (8) erzeugt werden. Ein solches Phänomen wird in der vorstehenden Fläche und den Kontaktlochabschnitten auffallend beobachtet.
  • Außerdem ist es optimal, wenn das Waschwasser nicht weniger als 5°C hat, um die Waschfähigkeit zu sichern.
  • (9) Anschließend wird die aufgeraute Schicht an der Oberfläche der äußeren Leiterschaltung ausgebildet.
  • Als Verfahren zum Ausbilden der aufgerauten Schicht gibt es Ätzbehandlung, Polierbehandlung, Oxidations-Reduktions-Behandlung und Galvanisierungsbehandlung.
  • Unter diesen wird die Oxidations-Reduktions-Behandlung durch Verwendung von NaOH (10 g/l), NaClO2 (40 g/l) und Na3PO4 (6 g/l) als Oxidationsbad (Graphitierungsbad) und NaOH (10 g/l) und NaBH4 (5 g/l) als Reduktionsbad durchgeführt.
  • Außerdem wird die aus Kupfer-Nickel-Phosphor-Legierung hergestellte, aufgeraute Schicht durch Abscheidung durch die stromlose Abscheidungsbehandlung gebildet.
  • Als Lösung zum stromlosen Abscheiden einer solchen Legierung ist es wünschenswert, ein Galvanisierungsbad mit der Zusammensetzung von 1 bis 40 g/l Kupfersulfat, 0,1 bis 6 g/l Nickelsulfat, 10 bis 20 g/l Zitronensäure, 10 bis 100 g/l Hypophosphit, 10 bis 40 g/l Borsäure und 0,01 bis 10 g/l einer oberflächenaktiven Substanz zu verwenden.
  • Außerdem wird die Oberfläche der aufgerauten Schicht mit einer Schicht aus einem Metall oder einem Edelmetall überzogen, das eine Ionisierungsneigung besitzt, die größer als Kupfer aber nicht größer als Titan ist.
  • Im Falle der Verwendung von Zinn wird eine Lösung von Zinnborfluorid-Thioharnstoff oder eine Lösung von Zinnchlorid-Thioharnstoff eingesetzt. In diesem Falle wird eine Sn-Schicht mit einer Dicke von etwa 0,1 bis 2 μm durch Cu-Sn-Substitutionsreaktion gebildet. Im Falle einer Verwendung von Edelmetall kann Sputtern, Aufdampfung und dergleichen gewählt werden.
  • (10) Anschließend wird eine Klebstoffschicht zum stromlosen Abscheiden auf dem Substrat als interlaminare Harz-Isolierschicht ausgebildet.
  • (11) Ferner werden die oben erwähnten Schritte (3) bis (8) wiederholt, um eine Leiterschaltung als obere Schicht zu bilden. Diese äußerste Leiterschaltung ist eine Leiterbahn-Kontaktstelle, die als Lötkontaktstelle oder Kontaktloch dient.
  • (12) Auf die Oberfläche der so erhaltenen Leiterplatte wird eine Lötresist-Verbindung aufgebracht und getrocknet, und eine mit einem Öffnungsabschnitt dargestellte Foto- maske wird auf die getrocknete Beschichtung gelegt und einer Belichtung und einer Entwicklungsbehandlung unterzogen, um einen Öffnungsabschnitt zu bilden, der die Lötkontaktstelle (einschließlich Leiterkontaktstelle und Kontaktloch) unter den Leiterschaltungen freilegt. In diesem Falle kann der Durchmesser des Öffnungsabschnitts größer gemacht werden als der Durchmesser der Lötkontaktstelle, um die Lötkontaktstelle völlig freizulegen. Außerdem kann der Durchmesser des Öffnungsabschnitts kleiner als der Durchmesser der Lötkontaktstelle gemacht werden, um den Kantenumfang der Lötkontaktstelle mit der Lötresistschicht zu überziehen. Im letzteren Falle kann die Lötkontaktstelle durch die Lötresistschicht festgehalten werden, um das Ablösen der Lötkontaktstelle zu verhindern.
  • (13) Auf der vom Öffnungsabschnitt freigelegten Lötkontaktstelle wird eine Metallschicht aus "Nickel-Gold" ausgebildet.
  • Es ist wünschenswert, dass die Nickelschicht 1 bis 7 μm und die Goldschicht 0,01 bis 0,06 μm beträgt. Wenn die Nickelschicht zu dick ist, wird eine Zunahme des Widerstandswertes bewirkt; ist sie zu dünn, wird die Haftwirkung am Lötkörper verringert.
  • (14) Anschließend wird auf die von dem Öffnungsabschnitt freigelegte Lötkontaktstelle ein Lötkörper zugeführt. Als Verfahren zum Zuführen des Lötkörpers kann ein Lotübertragungsverfahren und ein Lötdruckverfahren eingesetzt werden. Das Lotübertragungsverfahren ist ein Verfahren, bei dem eine Lötfolie an eine Vorimprägnierung angeklebt und geätzt wird, damit ein dem Öffnungsabschnitt entsprechender Abschnitt zum Bilden eines Lötmusters als eine Lotträger-Dünnschicht übrig bleibt, und nachdem auf den Lötresist-Öffnungsabschnitt des Substrats ein Lötmittel aufgebracht ist, die Lötträger-Dünnschicht laminiert wird, um das Lötmuster mit der Kontaktstelle in Kontakt zu bringen und erhitzt wird, und eine Übertragung durchzuführen. Andererseits ist das Druckverfahren ein Verfahren, bei dem eine Metallmaske, die mit einem Durchgangsloch an einer der Kontaktstelle entsprechenden Position versehen ist, auf das Substrat gelegt und Lötpaste aufgedrückt wird, um eine Wärmebehandlung durchzuführen.
  • Die folgenden Beispiele werden zur Veranschaulichung der Erfindung gegeben und sind nicht als deren Einschränkungen beabsichtigt.
  • (Beispiel 1)
  • (1) Ein Klebstoff zum stromlosen Abscheiden wird durch das Mischen der folgenden (1) bis (2) vorbereitet.
  • (1) 35 Gewichtsteile einer Harzlösung, die 25% eines mit Acrylat versehenen Produkts von Epoxidharz-Kresolnovolak (hergestellt von Nippon Kayaku Co., Ltd., Molekulargewicht: 2500) in DMDG bei einer Konzentration von 80 Gew.% auflöst, werden unter Rühren mit 3,15 Gewichtsteilen eines lichtempfindlichen Monomers (Aronix M 315, Handelsbezeichnung, hergestellt von Toa Gosei Co., Ltd.), 0,5 Gewichtsteilen eines Entschäumungsmittels (S-65, Handelsbezeichnung, hergestellt von Sannopuco) und 3,6 Gewichtsteilen von NMP gemischt.
  • (2) 12 Gewichtsteile von Polyethersulfon (PES) werden mit 7,2 Gewichtsteilen von Epoxidharz-Partikeln (Polymerpol, Handelsbezeichnung, hergestellt von Sanyo Kasei Co., Ltd.) mit einer durchschnittlichen Partikelgröße von 1,0 μm und 3,09 Gewichtsteilen der Epoxidharz-Partikel mit einer durchschnittlichen Partikelgröße von 0,5 μm gemischt und mit 30 Gewichtsteilen von NMP ergänzt, die unter Rühren in einer Perlenreibmühle gemischt werden.
  • (3) 2 Gewichtsteile eines Imidazol-Härtemittels (2E4MZ-CN, Handelsbezeichnung, hergestellt von Shikoku Kasei Co., Ltd.) werden mit 2 Gewichtsteilen eines Photoinitiators (Irgaqua 1-907, Handelsbezeichnung, hergestellt von Ciba Geigy), 0,2 Gewichtsteilen eines Photosensibilisators (DETX-S, Handelsbezeichnung, hergestellt von Nippon Kayaku Co., Ltd.) und 1,5 Gewichtsteilen von NMP unter Rühren gemischt.
  • (2) Eine Harzmischung, die als interlaminare Harz-Isolationsschicht mit zweischichtiger Struktur bildende Rückseiten-Isoliermittelschicht verwendet wird, wird durch Mischen von Folgendem (1) bis (3) hergestellt.
  • (1) 35 Gewichtsteile einer Harzlösung, die 25% eines mit Acrylat versehenen Produkts von Epoxidharz-Kresolnovolak (hergestellt von Nippon Kayaku Co., Ltd., Molekulargewicht: 2500) in DMDG bei einer Konzentration von 80 Gew.% auflöst, werden unter Rühren mit 4 Gewichtsteilen eines lichtempfindlichen Monomers (Aronix M315, Handelsbezeichnung, hergestellt von Toa Gosei Co., Ltd.), 0,5 Gewichtsteilen eines Entschäumungsmittels (S-65, Handelsbezeichnung, hergestellt von Sannopuco) und 3,6 Gewichtsteilen von NMP gemischt.
  • (2) 12 Gewichtsteile von Polyethersulfon (PES) werden mit 14,49 Gewichtsteilen Epoxidharz-Partikeln (Polymerpol, Handelsbezeichnung, hergestellt von Sanyo Kasei Co., Ltd.) mit einer durchschnittlichen Partikelgröße von 0,5 μm gemischt und mit 30 Gewichtsteilen von NMP ergänzt, die unter Rühren in einer Perlenreibmühle gemischt werden.
  • (3) 2 Gewichtsteile eines Imidazol-Härtemittels (2E4MZ-CN, Handelsbezeichnung, hergestellt von Shikoku Kasei Co., Ltd.) werden mit 2 Gewichtsteilen eines Photoinitiators (Irgaqua 1-907, Handelsbezeichnung, hergestellt von Ciba Geigy), 0,2 Gewichtsteilen eines Photosensibilisators (DETX-S, Handelsbezeichnung, hergestellt von Nippon Kayaku Co., Ltd.) und 1,5 Gewichtsteilen von NMP unter Rühren gemischt.
  • (3) Ein Harzfüller wird durch Mischen der folgenden (1) und (2) hergestellt.
  • (1) 100 Gewichtsteile eines Epoxidharzmonomers von Bisphenol des F-Typs (1TL983U, Handelsbezeichnung, hergestellt von Yuka Shell Co., Ltd., Molekulargewicht: 310), 170 Gewichtsteile von SiO2 Kugelpartikeln, die mit einem Silankopplungsmittel überzogen sind und einer durchschnittlichen Partikelgröße von 1,6 μm (CRS 1101-CE, Handelsbezeichnung, hergestellt von Admatech Co., Ltd., die maximale Partikelgröße ist nicht großer als die Dicke (15 μm) eines Rückseiten-Kupfermusters wie es später erwähnt wird) und 1,5 Gewichtsteile eines Egalisierungsmittels (Prenol S4, Handelsbezeichnung, hergestellt von Sannopuco) werden durch drei Walzen geknetet, um eine Viskosität des sich ergebenden Gemisches auf 45 000 bis 49 000 cps bei 23 ± 1 °C einzustellen.
  • (2) 6,5 Gewichtsteile eines Imidazo-Härtemittels (2E4MZ-CN, Handelsbezeichnung, hergestellt von Shikoku Kasei Co., Ltd.)
  • (4) Es wird kupferkaschiertes Laminat vorbereitet, das durch Laminieren von Kupferfolien 8 mit 18 μm Dicke auf beide Oberflächen eines aus Glas-Epoxidharz oder BT (Bismaleinimidtriazin) Harz bestehenden Substrats 1 mit einer Dicke von 1 mm als Ausgangsmaterial erhalten wird (siehe 1). Zuerst wird das kupferkaschierte Laminat gebohrt und darauf eine Galvanisierabdeckung ausgebildet und einer stromlosen Galvanisierbehandlung unterzogen, um ein Durchgangsloch 9 zu bilden, und außerdem wird die Kupferfolie 8 auf normale Art und Weise zu einer Musterform geätzt, um auf beiden Flächen des Substrats Rückseiten-Kupfermuster 4 auszubilden.
  • (5) Das mit dem Rückenseiten-Kupfermuster 4 und dem Durchgangsloch 9 versehene Substrat wird mit Wasser gewaschen und einer Oxidations-Reduktions-Behandlung mittels NaOH (10 g/l), NaClO2 (40 g/l) und Na3PO4 (6 g/l) als ein Oxidationsbad (Graphitierungsbad) sowie NaOH (10 g/l) und NaBH4 (6 g/l) als ein Reduktionsbad unterzogen, um eine aufgeraute Schicht 11 über eine volle Fläche des Rückseiten-Kupfermusters 4 und des Durchgangslochs 9 (siehe 2) zu bilden.
  • (6) Der Harzfüller 10 wird mittels einer Beschichtungsanlage auf eine Fläche des Substrates aufgebracht und zwischen Leiterschaltungen 4 und Durchgangsloch 9 eingefüllt und 20 Minuten lang bei 70°C getrocknet, wobei der Harzfüller 10 außerdem zwischen die Leiterschaltungen 4 und in das Durchgangsloch 9 auf der anderen Fläche des Substrates eingefüllt und 20 Minuten lang bei 70°C getrocknet wird.
  • (7) Eine Seitenfläche des Substrates wird nach Fertigstellung der Behandlung im Punkt (6) durch Bandschleifmaschinenpolierung poliert, so dass auf der Oberfläche des Rückseiten-Kupfermusters 4 und einer vorstehenden Fläche des Durchgangslochs 9 kein Harzfüller 10 übrig bleibt, und anschließend mit Schleifkorn aus Aluminiumoxid gepuffert, um die Beschädigung aufgrund der Polierung mit der Bandschleifmaschine zu entfernen. Eine solche Reihe des Polierens wird an der äußeren Fläche des Substrates angewandt.
  • Anschließend wird das Substrat einer Wärmebehandlung 1 Stunde lang bei 100°C, 3 Stunden lang bei 120°C, 1 Stunde lang bei 150°C und 7 Stunden lang bei 180°C unterzogen, um den Harzfüller zu härten (siehe 4).
  • Anschließend wird die aufgeraute Schicht 11 auf dem Abschnitt der Oberflächenschicht des Harzfüllers 10 in das Durchgangsloch 9 oder dergleichen gefüllt, und die obere Fläche der Rückseiten-Leiterschaltung 4 wird entfernt, um beide Flächen des Substrates zu glätten und dadurch eine Leiterplatte zu erhalten, bei der der Harzfüller 10 und eine Seitenfläche der Rückseiten-Leiterschaltung 4 durch die aufgeraute Schicht 11 fest aneinander haften, wobei die Innenwandfläche des Durchgangslochs 9 und der Harzfüller 10 durch die aufgeraute Schicht 11 fest aneinander haften. Das heißt, die Oberfläche des Harzfüllers 10 und die Oberfläche des Rückseiten-Kupfermusters 4 befinden sich in diesem Schritt in der gleichen Ebene. In diesem Falle besitzt das eingefüllte gehärtete Harz eine Transformationstemperatur von 155,6°C und einen linearen Wärmeausdehnungskoeffizienten von 44,5·106/°C.
  • (8) Die aufgeraute Schicht 11, die aus einer mit einer Cu-Ni-P-Legierung überzogenen Schicht der Dicke von 5 μm und einer nadelförmigen Schicht aus einer Cu-Ni-P-Legierung mit einer Dicke von 2 μm besteht, wird auf der Rückseiten-Leiterschaltung 4 und einer vorstehenden oberen Fläche des Durchgangslochs 9, das durch die Behandlung nach Punkt (7) freigelegt ist, ausgebildet. Eine mit Sn-Metall überzogene Schicht der Dicke von 0,3 μm wird an der Oberfläche der aufgerauten Schicht 11 ausgebildet (siehe 5, unter der Bedingung, dass die mit Sn-Metall überzogene Schicht nicht dargestellt ist)
  • Das Bildungsverfahren ist wie folgt. Das heißt, das Substrat wird mit einer Säure entfettet, weich geätzt und mit einer Katalysatorlösung behandelt, die Palladiumchlorid und eine organische Säure enthält, um einen Palladiumskatalysator zu erhalten. Nachdem der Katalysator aktiviert ist, wird das Substrat in eine wässrige Lösung zum stromlosen Galvanisieren, die 8 g/l Kupfersulfat, 0,6 g/l Nickelsulfat, 15 g/l Zitronensäure, 29 g/l Natriumhypophosphit, 31 g/l Borsäure und 0,1 g/l einer oberflächenaktiven Substanz enthält und einen pH-Wert von 9 aufweist, eingetaucht und alte vier Sekunden in vertikaler Richtung geschüttelt und nach drei Minuten Luft in Blasen aufsteigt, so dass sich auf der Kupfer-Leiterschaltung 4 und einer vorstehenden Fläche des Durchgangslochs 9 eine abgeschiedene Schicht einer nicht nadelförmigen Cu-Ni-P-Legierung niederschlägt und sich anschließend auf dieser eine nadelförmige Cu-Ni-P-Legierung niederschlägt, die eine aufgeraute Schicht 11 bildet. Außerdem wird sie 30 Minuten lang bei 100°C, 30 Minuten lang bei 120°C und zwei Stunden lang bei 150°C erhitzt, mit einer wässrigen Lösung von 10 Gew.% Schwefelsäure und einer wässrigen Lösung von 0,2 Mol/l Borfluorsäure behandelt und einer Cu-Sn-Substitutionsreaktion unterzogen bei Bedingungen von Zinnborfluorid: 0,1 mol/l, Thioharnstoff: 1,0 Mol/l, Temperatur: 50°C und einem pH-Wert von 1,2, um eine mit Sn-Metall überzogene Schicht von 0,3 μm auf der aufgerauten Schicht 11 (die mit Sn-Metall überzogene Schicht ist nicht dargestellt) zu bilden.
  • (9) Das interlaminare Harz-Isolationsmittel nach dem oben erwähnten Punkt (2) (Viskosität: 1,9 Pa·s) wird auf beide Oberflächen des Substrats, das in dem oben erwähnten Punkt (8) mittels einer Walzenauftragmaschine behandelt wird, aufgebracht, 20 Minuten lang im horizontalen Zustand stehen gelassen und 30 Minuten lang bei 60°C getrocknet (vorgebrannt), μm eine Isoliermittelschicht 2a zu bilden.
  • Auf die Isoliermittelschicht 2a wird der Klebstoff zum stromlosen Abscheiden im oben erwähnten Punkt (1) durch eine Walzenauftragmaschine aufgebracht (Viskosität: 1,0 Pa·s), im horizontalen Zustand 20 Minuten lang stehen gelassen und 30 Minuten lang bei 60°C getrocknet (vorgebrannt), um eine Klebstoffschicht 2b zu bilden, wodurch auf jeder Oberfläche des Substrats eine interlaminare Harz-Isolierschicht 2 mit einer Dicke von 40 μm und eine zweischichtige Struktur gebildet wird (siehe 6).
  • (10) Auf beide mit der interlaminaren Harz-Isolierschicht 2 in dem Punkt (9) versehenen Oberflächen des Substrats wird eine mit einem schwarzen Kreis mit einem Durchmesser von 85 μm dargestellte Photomaske geklebt, die einer Höchstdruck-Quecksilberlampe bei 500 mJ/cm2 ausgesetzt wird. Durch Sprühen einer DMDG-Lösung wird sie entwickelt, um in der interlaminaren Harz-Isolierschicht 2 eine Öffnung 6 für ein Kontaktloch mit einem Durchmesser von 85 μm zu bilden. Außerdem wird das Substrat einer Höchstdruck-Quecksilberlampe bei 3000 mJ/cm2 ausgesetzt und 1 Stunde lang bei 100°C und 5 Stunden lang bei 150°C einer Wärmebehandlung unterzogen (Nachbrennen), um die interlaminare Harz-Isolierschicht (zweischichtige Struktur) 2 von 35 μm Dicke zu bilden, die die Öffnung (Öffnung für die Bildung des Kontaktlochs) 6 mit einer ausgezeichneten Größengenauigkeit, die der Photomaske (siehe 7) entspricht, aufweist. Außerdem ist die mit Zinn abgeschiedene Schicht in der Öffnung für das Kontaktloch örtlich freigelegt.
  • (11) Das mit der Öffnung zur Bildung des Kontaktlochs versehene Substrat wird 19 Minuten lang bei 70°C in 800 9h Chromsäure eingetaucht, um an der Oberfläche der Klebstoffschicht 2b der interlaminaren Harz-Isolierschicht 2 vorhandene Epoxidharzpartikel aufzulösen und zu entfernen, damit die Oberfläche der interlaminaren Harz-Isolierschicht 2 aufgeraut wird (Aufrautiefe: 3,5 μm), und wird anschließend in eine neutrale Lösung (hergestellt von Shipley eingetaucht und mit Wasser gewaschen (siehe 8).
  • Darüber hinaus wird auf die aufgeraute Oberfläche des Substrats ein Palladiumkatalysator (hergestellt von Atotech) aufgebracht, um an der Oberfläche der interlaminaren Harz-Isolierschicht 2 und der Innenwandfläche der Öffnung 6 für ein Kontaktloch einen Katalysatorkern zu erhalten.
  • (12) Das Substrat wird in ein stromloses Kupfergalvanisierungsbad eingetaucht, das die folgende Zusammensetzung aufweist, um eine stromlos abgeschiedene Dünnschicht 12 aus Kupfer mit einer Dicke von 0,6 μm auf der gesamten aufgerauten Oberfläche zu bilden (siehe 9). In diesem Falle ist die stromlos abgeschiedene Dünnschicht dünn, so dass an der Oberfläche der Dünnschicht Unregelmäßigkeiten beobachtet werden. Wässrige Lösung zum stromlosen Abscheiden
    NiSO4 0,003 Mol/l
    Weinsäure 0,20 Mol/l
    Kupfersulfat 0,03 Mol/l
    HCHO 0,05 Mol/l
    NaOH 0,10 Mol/l
    α,α'-Bipirydyl 40 mg/l
    Polyethylenglycol (PEG) 0,1 g/l
    (stromloses Abscheidebedingung)
    Flüssigkeitstemperatur von 33°C
  • (13) Eine handelsüblich ehältliche, lichtempfindliche, trockene Dünnschicht wird auf die im Punkt (12) gebildete, stromlos abgeschiedene Kupferdünnschicht 12 gelegt und auf diese eine Maske gelegt, die einem Licht von 100 mJ/cm2 ausgesetzt und mit 0,8% Natriumcarbonat entwickelt wird, um eine Galvanisierungsabdeckung 3 zu bilden, die eine Dicke von 15 μm aufweist (siehe 10).
  • (14) Anschließend werden die Abschnitte, die keine Abdeckung bilden, unter folgenden Bedingungen einer elektrolytischen Verkupferung unterzogen, um eine elektrolytisch abgeschiedene Kupferdünnschicht 13 zu bilden, die eine Dicke von 15 μm aufweist (siehe 11). Wässrige Lösung zum elektrolytischen Abscheiden
    Schwefelsäure 180 g/l
    Kupfersulfat 80 g/l
    Zusatzstoff (Caparasid GL, Handelsbezeichnung,
    hergestellt von Atotech Japan) 1 ml/l
    (elektrolytische Abscheidebedingung)
    Stromdichte 1 A/dm2
    Zeit 30 Minuten
    Temperatur Raumtemperatur
  • (15) Nachdem die Galvanisierabdeckung 3 abgelöst und mit 5% KOH entfernt ist, wird die stromlos abgeschiedene Dünnschicht 12 unterhalb der Galvanisierabdeckung 3 aufgelöst und durch Ätzen mit einer gemischten Lösung von Schwefelsäure und Wasserstoffperoxid entfernt, um Leiterschaltungen (einschließlich Kontaktloch) zu bilden, die aus der stromlos abgeschiedenen Kupferdünnschicht 12 und der elektrolytisch abgeschiedenen Kupferdünnschicht 13 bestehen und eine Dicke von 15 μm aufweisen (siehe 12).
  • In der so hergestellten Leiterplatte ist die Hafteigenschaft zwischen der Galvanisierabdeckung und der stromlos abgeschiedenen Dünnschicht gut, und es wird kein Kurzschluss zwischen den Leiterschaltungen beobachtet.
  • Im Wärmekreislauftest von –55° bis 125°C wurde kein Ablösen an der Grenzfläche zwischen der stromlos abgeschiedenen Dünnschicht und der die Leiterschaltung bildenden, elektrolytisch abgeschiedenen Dünnschicht beobachtet.
  • Vergleichsbeispiel 1
  • Das gleiche Verfahren wie im Beispiel 1 wird wiederholt, außer dass "Buildcopper", Handelsbezeichnung, hergestellt von Okuno Seiyaku Co., Ltd. als Lösung zum stromlosen Abscheiden verwendet wird. Wässrige Lösung zum elektrolytischen Abscheiden
    EDTA 150 g/l
    Kupfersulfat 20 g/l
    HCNO 30 g/l
    NaOH 40 g/l
    α,α'-Bipirydyl 40 mg/l
    PBG 0,1 g/l
    (stromlose Abscheidebedingung)
    Flüssigkeitstemperatur von 70°C, 30 Minuten lang
    Abscheidungsgeschwindigkeit 6 μm/Stunde
  • Bezugsbeispiel 1
  • Das gleiche Verfahren wie im Beispiel 1 wird wiederholt, außer dass der mittlere Durchmesser der Öffnung für das Kontaktloch 100 μm beträgt und Buildcopper, Handelsbezeichnung hergestellt von Okuno Seiyaku Co., Ltd. als eine stromlose Galvanisierungslösung verwendet wird.
  • Hinsichtlich der im Beispiel 1, Vergleichsbeispiel 1 und Bezugsbeispiel 1 erhaltenen Leiterplatten wird das Vorhandensein oder Fehlen von Ablösung an der Grenzfläche zwischen der stromlos abgeschiedenen Dünnschicht und der die Leiterschaltung bildenden, elektrolytisch abgeschiedenen Dünnschicht durch einen Wärmekreislauftest von –55°C bis 125°C untersucht.
  • Außerdem wird das Vorhandensein oder Fehlen von Verdrahtungsbruch in dem Kontaktlochabschnitt durch Beobachtung des Schnitts mittels eines optischen Mikroskops gemessen. Die Ergebnisse sind in Tabelle 1 dargestellt. Tabelle 1
    Figure 00280001
  • Industrielle Anwendbarkeit
  • Wie oben erwähnt, kann das Ablösen der Galvanisierabdeckung erfindungsgemäß in dem Herstellungsschritt der Leiterplatte durch das Teiladditivverfahren sicher verhindert werden, und das Ablösen, das an der Grenzfläche zwischen der stromlos abgeschiedenen Dünnschicht und der die Leiterschaltung bildenden, elektrolytisch abgeschiedenen Dünnschicht durch Wärmekreislauf, thermischen Schock oder dergleichen erzeugt wird, kann sicher vehindert sowie die Zuverlässigkeit der Verbindung in dem feinen Kontaktloch gewährleistet werden.
  • Deshalb zeigen die erfindungsgemäße Leiterplatte und das Verfahren zu ihrer Herstellung eine ausgezeichnete Anwendbarkeit auf vielen Gebieten, die eine hohe Leistungsfähigkeit und hohe Verdichtung von elektronischen Teilen erforderlich machen.

Claims (4)

  1. Mehrschichtige Leiterplatte, die ein Substrat, das mit Leiterschaltungen versehen ist, interlaminare Harz-Isolierschichten, die darauf ausgebildet sind, und Kontaktlöcher umfasst, die in den interlaminaren Harz-Isolierschichten ausgebildet sind, dadurch gekennzeichnet, dass eine aufgeraute Fläche an der Oberfläche der interlaminaren Harz-Isolierschicht ausgebildet ist, die Leiterschaltung aus einer stromlos abgeschiedenen Dünnschicht und einer elektrochemisch abgeschiedenen Dünnschicht besteht und so ausgebildet ist, dass sie der aufgerauten Fläche folgt, und das Kontaktloch einen durchschnittlichen Durchmesser von nicht mehr als 90 μm hat und eine Dicke der stromlos abgeschiedenen Dünnschicht am unteren Ende des Kontaktlochs 50-100 % einer Dicke der stromlos abgeschiedenen Dünnschicht an der Oberfläche der interlaminaren Harz-Isolierschicht beträgt.
  2. Leiterplatte nach Anspruch 1, wobei die stromlos abgeschiedene Dünnschicht eine Dicke von 0,1-5 μm hat und die elektrochemisch abgeschiedene Dünnschicht eine Dicke von 5-30 μm hat.
  3. Leiterplatte nach Anspruch 1, wobei die Oberfläche der Leiterschaltung aufgeraut ist.
  4. Verfahren zum Herstellen einer mehrschichtigen Leiterplatte, das Ausbilden einer interlaminaren Harz-Isolierschicht auf einem Substrat, das mit Leiterschaltungen versehen ist, Ausbilden einer Öffnung mit einem durchschnittlichen Durchmesser von nicht mehr als 90 μm in der interlaminaren Harz-Isolierschicht, Aufrauen der Oberfläche der interlaminaren Harz-Isolierschicht, Durchführen eines stromlosen Abscheidens, um eine stromlos abgeschiedene Dünnschicht so auszubilden, dass sie der aufgerauten Fläche an der Oberfläche der interlaminaren Harz-Isolierschicht folgt, und gleichzeitig Durchführen eines stromlosen Abscheidens an der Innenseite der Öffnung, um eine Dicke der stromlos abgeschiedenen Dünnschicht an dem unteren Ende eines Kontakt lochs auf 50-100 % einer Dicke der stromlos abgeschiedenen Dünnschicht an der Oberfläche der interlaminaren Harz-Isolierschicht zu regulieren, Ausbilden eines Abscheide-Resists, Durchführen eines elektrochemischen Abscheidens an Abschnitten, die den Abscheide-Resist nicht aufweisen, Entfernen des Abscheide-Resists und Entfernen der stromlos abgeschiedenen Dünnschicht unterhalb des Abscheide-Resists durch Ätzen zum Ausbilden einer Leiterschaltung umfasst, die aus der stromlos abgeschiedenen Dünnschicht und der elektrochemisch abgeschiedenen Dünnschicht besteht.
DE69930970T 1999-05-13 1999-05-13 Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode Expired - Lifetime DE69930970T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/002488 WO2000070925A1 (fr) 1998-01-28 1999-05-13 Carte a circuit imprime multicouche et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
DE69930970D1 DE69930970D1 (de) 2006-05-24
DE69930970T2 true DE69930970T2 (de) 2006-08-31

Family

ID=14235674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69930970T Expired - Lifetime DE69930970T2 (de) 1999-05-13 1999-05-13 Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode

Country Status (6)

Country Link
US (1) US6762921B1 (de)
EP (1) EP1194024B1 (de)
KR (1) KR100556818B1 (de)
CN (1) CN1182767C (de)
DE (1) DE69930970T2 (de)
WO (1) WO2000070925A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1583407B1 (de) * 1998-02-26 2007-05-30 Ibiden Co., Ltd. Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP3986743B2 (ja) * 2000-10-03 2007-10-03 株式会社日立製作所 配線基板とその製造方法及びそれに用いる無電解銅めっき液
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
JP5214154B2 (ja) * 2007-01-19 2013-06-19 住友電気工業株式会社 プリント配線板およびその製造方法
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
KR100950916B1 (ko) * 2008-05-06 2010-04-01 삼성전기주식회사 인쇄회로기판의 제조방법 및 이에 의해 제조된인쇄회로기판
KR100993342B1 (ko) * 2008-09-03 2010-11-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US8863377B2 (en) * 2010-04-27 2014-10-21 Kyocera Corporation Method for manufacturing circuit board and method for manufacturing structure using the same
US8552564B2 (en) 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias
CN102307437B (zh) * 2011-08-24 2012-12-12 上海美维科技有限公司 提高半加成工艺中积层基材与积层导体层的结合力的方法
US20130284500A1 (en) * 2012-04-25 2013-10-31 Jun-Chung Hsu Laminate circuit board structure
JPWO2014034539A1 (ja) * 2012-08-27 2016-08-08 日本ゼオン株式会社 回路基板の製造方法
KR20170038535A (ko) * 2015-09-30 2017-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20170179042A1 (en) * 2015-12-17 2017-06-22 International Business Machines Corporation Protection of elements on a laminate surface
CN108633175B (zh) * 2017-03-23 2020-08-28 欣兴电子股份有限公司 线路板堆叠结构及其制作方法
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
JP2022178308A (ja) * 2021-05-20 2022-12-02 イビデン株式会社 プリント配線板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585502A (en) * 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
JPS61163691A (ja) 1985-01-14 1986-07-24 松下電工株式会社 プリント配線板の電路形成方法
JPH06177511A (ja) 1992-12-02 1994-06-24 Ibiden Co Ltd プリント配線板
JP3400049B2 (ja) * 1993-11-26 2003-04-28 住友ベークライト株式会社 プリント配線板用接着剤及びこの接着剤を用いたプリント配線板の製造方法
DE69535768D1 (de) * 1994-12-01 2008-07-24 Ibiden Co Ltd Mehrschichtige leiterplatte und verfahren für deren herstellung
JPH09223859A (ja) 1996-02-16 1997-08-26 Ibiden Co Ltd プリント配線板
JP3229923B2 (ja) 1996-03-01 2001-11-19 イビデン株式会社 多層プリント配線板およびその製造方法
JP3560299B2 (ja) * 1996-03-13 2004-09-02 三井金属鉱業株式会社 ヴィアホール付き多層プリント配線板
US5770032A (en) * 1996-10-16 1998-06-23 Fidelity Chemical Products Corporation Metallizing process
US6217987B1 (en) * 1996-11-20 2001-04-17 Ibiden Co. Ltd. Solder resist composition and printed circuit boards
EP1921902B1 (de) * 1996-12-19 2011-03-02 Ibiden Co., Ltd. Mehrlagige Leiterplatte
JPH10261869A (ja) * 1997-01-17 1998-09-29 Ibiden Co Ltd 多層プリント配線板
JPH1168308A (ja) 1997-08-22 1999-03-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
US6541301B1 (en) * 1999-02-12 2003-04-01 Brook David Raymond Low RF loss direct die attach process and apparatus
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法

Also Published As

Publication number Publication date
CN1182767C (zh) 2004-12-29
KR20020002502A (ko) 2002-01-09
WO2000070925A1 (fr) 2000-11-23
KR100556818B1 (ko) 2006-03-10
US6762921B1 (en) 2004-07-13
EP1194024B1 (de) 2006-04-19
CN1350771A (zh) 2002-05-22
EP1194024A4 (de) 2004-08-25
DE69930970D1 (de) 2006-05-24
EP1194024A1 (de) 2002-04-03

Similar Documents

Publication Publication Date Title
DE69930970T2 (de) Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode
KR100361565B1 (ko) 인쇄 배선판 및 이의 제조방법
EP1006763B1 (de) Kupferfolie für Leiterplatten mit hervorragender chemischer Beständigkeit und Wärmebeständigkeit
EP0952762B1 (de) Leiterplatte und verfahren zur herstellung dieser
DE69938182T2 (de) Mehrschichtige leiterplatte und verfahren zu deren herstellung
DE60027141T2 (de) Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
KR100330277B1 (ko) 솔더레지스트 조성물 및 프린트배선판
US20040134682A1 (en) Printed wiring board and its manufacturing method
DE69812404T2 (de) Klebstoff zur stromlosen plattierung, rohstoffzusammensetzung zur herstellung eines klebstoffs zur stromlosen plattierung und gedruckte leiterplatte
DE69934379T2 (de) Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten
DE69432591T2 (de) Material für leiterplatte mit barriereschicht
DE102004019877B4 (de) Haftschicht zum Kleben von Harz auf eine Kupferoberfläche
DE602004001790T2 (de) Kupferfolie für Chip-on-Film-Verwendung
EP1102523A1 (de) Leiterplatte und verfahren zu ihrer herstellung
JP2010028145A (ja) 多層プリント配線板の製造方法
DE69627254T2 (de) Kupferfolie für innenschichtschaltungen von mehrschichtigen leiterplatten hoher dichte
DE102004019878B4 (de) Verfahren zur Herstellung einer Haftschicht auf einer Kupferoberfläche durch Abscheiden einer Zinnlegierung und daraus gebildetes schichtförmiges Produkt
DE69934832T2 (de) Mehrschichtige gedruckte Leiterplatte und ihr Herstellungsverfahren
DE3850176T2 (de) Verdrahtungsverfahren.
DE69023816T2 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten.
US6579568B2 (en) Copper foil for printed wiring board having excellent chemical resistance and heat resistance
US5304428A (en) Copper foil for printed circuit boards
JPH06256960A (ja) 銅被覆アラミド基板の製造方法
JPH10242639A (ja) 多層プリント配線板およびその製造方法
JP4132331B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
8364 No opposition during term of opposition