DE69432591T2 - Material für leiterplatte mit barriereschicht - Google Patents

Material für leiterplatte mit barriereschicht Download PDF

Info

Publication number
DE69432591T2
DE69432591T2 DE69432591T DE69432591T DE69432591T2 DE 69432591 T2 DE69432591 T2 DE 69432591T2 DE 69432591 T DE69432591 T DE 69432591T DE 69432591 T DE69432591 T DE 69432591T DE 69432591 T2 DE69432591 T2 DE 69432591T2
Authority
DE
Germany
Prior art keywords
layer
electrical resistance
circuit board
resistance
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69432591T
Other languages
English (en)
Other versions
DE69432591D1 (de
Inventor
X. Phong NGUYEN
R. Steven NISSEN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ohmega Electronics Inc Culver City
Ohmega Electronics Inc
Original Assignee
Ohmega Electronics Inc Culver City
Ohmega Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ohmega Electronics Inc Culver City, Ohmega Electronics Inc filed Critical Ohmega Electronics Inc Culver City
Publication of DE69432591D1 publication Critical patent/DE69432591D1/de
Application granted granted Critical
Publication of DE69432591T2 publication Critical patent/DE69432591T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826—Group VIB metal-base component
    • Y10T428/12847—Cr-base component
    • Y10T428/12854—Next to Co-, Fe-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein verbessertes Leiterplattenmaterial, das eine elektrische Widerstandsschicht aufweist.
  • Hintergrund der Erfindung
  • Leiterplattenmaterialien, die eine elektrische Widerstandsschicht einschließen, sind bekannt. Solche Materialien sind, zum Beispiel, in der U.S.-Patent Nr. 4.892.776 und den darin zitierten Referenzen offenbart. Diese Materialien schließen typisch eine Trägerschicht, wenigstens eine elektrische Widerstandsschicht, wie beispielsweise eine Nickellegierung, und eine leitende Schicht, wie beispielsweise Kupfer, ein, die an der Widerstandsschicht haftet. Die US 2662957 offenbart ein mehrschichtiges Ausgangsmaterial für die Herstellung elektrischer Widerstände, das eine isolierende Trägerschicht, eine Schicht von Widerstandsmaterial und eine Schicht leitenden Materials umfasst, die mit dem Widerstandsmaterial Kontakt hat. Bekannte Materialien haben sich bei einigen Anwendungen zufrieden stellend erwiesen. Es wäre, jedoch, wünschenswert Materialien bereitzustellen, die verbesserte chemische, thermische und mechanische Eigenschaften, wie beispielsweise, höhere elektrische Widerstandswerte, höheren Temperaturwiderstand und höhere Belastungslebensdauer, aufweisen.
  • Ein spezielles Problem mir bekannten Leiterplattenmaterialien, die eine elektrische Widerstandsschicht einschließen, ist unzureichende Ätzmittelselektivität. Beim Herstellen elektrischer Schaltungen aus diesen Leiterplattenmaterialien, wird ein Ätzmittel gebraucht, das Kupfer selektiv ätzen kann, ohne mit der elektrischen Widerstandsschicht zu reagieren, um so Widerstände zu Konstruktionswerten und akzeptablen Widerständen innerhalb der gewünschten Toleranzen bereitzustellen. Bekannte Ätzmittel, die die gewünschte Selektivität besitzen, wie beispielsweise Chrom-Schwefelätzmittel, sind außerdem umweltfeindlich. Andere sicherere, kommerziell verfügbare Ätzmittel, wie beispielsweise alkalische ammoniakhaltige Kupferätzmittel, neigen dazu mit dem elektrischen Widerstandsmaterial in gewissem Grad zu reagieren. Dies macht es schwieriger Widerstände mit den nominellen Zielwiderstandswerten und steuerbaren Toleranzen zu erhalten. Beispielsweise verlangt die Verwendung von alkalischem ammoniakhaltigem Kupferätzmittel zum Ätzen von Leiterplattenmaterialien, die elektrische Widerstandsschichten einschließen, sehr präzise Kontrolle der Prozessparameter und Ausrüstung. Dieses Erfordernis extremer Präzision hat erhöhte Produktionskosten zur Folge.
  • Es wäre daher wünschenswert ein Leiterplattenmaterial bereitzustellen, das verbesserte Ätzmittelselektivität zeigt, dermaßen, dass konventionelle alkalische ammoniakhaltige Ätzmittel eingesetzt werden können, um die leitende Schicht selektiv zu ätzen ohne die elektrische Widerstandsschicht zu beeinträchtigen. Solch ein verbessertes Leiterplattenmaterial würde die Produktion elektrischer Leiterplatten, ohne die Notwendigkeit äußerst präziser Kontrolle von Prozessparametern, erleichtern.
  • Es wäre außerdem wünschenswert ein Herstellungsverfahren elektrischer Leiterplatten bereitzustellen, das das verbesserte Leiterplattenmaterial verwendet.
  • Zusammenfassung der Erfindung
  • In Übereinstimmung mit einem Gesichtspunkt der vorliegenden Erfindung wird ein Leiterplattenmaterial bereitgestellt, das umfasst:
    • (a) eine Trägerschicht;
    • b) eine Schicht mit elekt(rischem Widerstand mit einem voreingestellten spezifischen Widerstand, die auf der Trägerschicht haftet;
    • (c) eine Spenschicht, die auf der Schicht mit elektrischem Widerstand haftet und
    • (d) einer leitenden Schicht, die auf der Spenschicht haftet; dadurch gekennzeichnet, dass die Spenschicht im Wesentlichen beständig ist gegen alkalische ammoniakhaltige Kupferätzmittel und die Widerstandsschicht vor Angriffen durch diese schützen kann und dass die Spenschicht einen elektrischen Widerstand hat, der im Wesentlichen gleich ist, wie der voreingestellte spezifische Widerstand der Schicht mit elektrischem Widerstand.
  • Die vorliegende Erfindung stellt außerdem ein Verfahren zur Herstellung einer elektrischen Leiterplatte bereit, das folgende Schritte umfasst:
    Beschichten der Oberfläche der leitenden Schicht eines Leiterplattenmaterials, wie im unmittelbar vorhergehenden Abschnitt beschrieben, mit einer ersten Schicht, die ein Fotolackgemisch umfasst;
    bildbezogene Belichtung der ersten Fotolackschicht, um ein Bild eines kombinierten Leiter- und Widerstandsmusters zu erzeugen;
    Entwickeln des Bilds;
    Entfernen der belichteten leitenden Schicht durch Ätzen des Leiterplattenmaterials mit alkalischem ammoniakhaltigem Ätzmittel;
    Ätzen des Leiterplattenmaterials mit einem Ätzmittel, das die belichtete Spenschicht und die unter der belichteten Spenschicht liegende Schicht mit elektrischem Widerstand ablösen kann;
    Ablösen der ersten Fotolackschicht; Beschichten des geätzten Leiterplattenmaterials mit einer zweiten, eine Fotolackmischung umfassende Schicht;
    bildbezogene Belichtung der zweiten Fotolackschicht, um ein Bild eines Leitermusters zu erzeugen Entwickeln des Bilds aus dem vorhergehenden Schritt Entfernen der belichteten leitenden Schicht durch Ätzen des Leiterplattenmaterials mit einem alkalischen ammoniakhaltigen Ätzmittel; und Ablösen der zweiten Fotolackschicht.
  • Vorteilhaft ist, dass sich besagte Spenschicht und besagte elektrische Widerstandsschicht durch dasselbe Ätzmittel ätzen oder ablösen lassen.
  • Vorzugsweise umfasst die erfinderische Spenschicht ein Material, das aus der Gruppe ausgewählt wird, die aus Ni-Sn, Co-Sn, Cd-Sn, Cd-Ni, Ni-Cr, Ni-Au, Ni-Pd, Ni-Zn, Sn-Pb, Sn-Zn, Ni und Sn besteht. Vorzugsweise ist das ausgewählte Material Ni-Sn. In einem bevorzugten Ausführungsbeispiel beträgt die Dicke der Spenschicht weniger als 0,1 μm, vor allem zwischen ca. 5 × 10–3 μm (50 Å) und 0,1 μm.
  • Andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden Fachleuten an Hand der folgenden Beschreibung offenkundig werden. Es wird jedoch vorausgesetzt, dass die detaillierte Beschreibung und die spezifischen Beispiele, obgleich sie bevorzugte Ausführungsbeispiele der vorliegenden Erfindung andeuten, nur beispielsweise und nicht als Beschränkung angegeben sind.
  • Kurzbeschreibung der Zeichnungen
  • Die Erfindung lässt sich unter Verweis auf die zugehörigen Zeichnungen leichter verstehen, in denen
  • 1 eine Querschnittsansicht eines erfindungsgemäßen Leiterplattenmaterials ist, die die Anordnung der Trägerschicht, elektrischen Widerstandsschicht, Spenschicht und leitenden Schicht zeigt.
  • Detaillierte Beschreibung bevorzugter Ausführungsbeispiele
  • Die Spenschicht des erfinderischen Leiterplattenmaterials schützt die darunter liegende elektrische Widerstandsschicht vor dem alkalinischen ammoniakhaltigen Ätzmittel. Vorzugsweise ist die Spenschicht außerdem in derselben Lösung ätzbar und lösbar, die zum Lösen der Widerstandsschicht benutzt wird. Beispielsweise sollten die Spenschichten, die eine darunter liegende Ni-P-Widerstandsschicht schützen, in 1 M Kupfersulfatlösungen ätzbar oder lösbar sein, die gegenwärtig zum Lösen des Ni-P-Widerstandsmaterials verwendet werden.
  • Wünschenswert sollte ein solches Ablösen, unter Einsatz einer 1 M Kupfersulfatlösung bei 90°C, innerhalb von ca. 15 Minuten vollendet sein. Spenschichten, die längere Ablösezeit erfordern, können jedoch in einigen Anwendungen auch vorteilhaft eingesetzt werden.
  • Die Spenschicht kann ein anorganisches Material sein, das gute Ätzmittelselektivität aufweist. Außerdem ist wichtig, dass die als Spenschicht verwendeten Materialien keinen im wesentlichen nachteiligen Effekt auf die Einheitlichkeit der Resistivität und anderer Funktionseigenschaften der darunter liegenden elektrischen Widerstandsschicht haben. Vorzugsweise wird auch der Nennwert des Widerstands nicht beeinträchtigt.
  • Geeignete Materialien, die in der erfinderischen Spenschicht benutzt werden können, schließen anorganische Materialien wie beispielsweise Ni-Sn, Co-Sn, Cd-Sn, Cd-Ni, Ni-Cr, Ni-Au, Ni-Pd, Ni-Zn, Sn-Pb, Sn-Zn, Ni und Sn ein. Vorzugsweise ist die Spenschicht eine Schicht aus Ni-Sn-Legierung.
  • Man sollte aufpassen, dass die Spenschicht nicht übermäßig dick ist. Schichten, die dicker als 0,1 μm sind, beginnen als Leiter zu fungieren; d. h. sie zeigen ausreichend niedrigen Widerstand, und daher hohe Leitfähigkeit, um die Einheitlichkeit des Widerstands der darunter liegenden Widerstandsschicht, sowie ihren Nennwert, zu beeinträchtigen. Vorzugsweise beträgt die Dicke solcher Spenschichten zwischen ca. 5 × 10–3 μm (50 Å) und 0,1 μm, besonders bevorzugt zwischen ca. 15 × 10–3 (150 Å) und 6 × 10–2 μm (600Å).
  • Die erfinderische Spenschicht sollte außerdem konsistent und einheitlich über die ganze Oberfläche der leitenden Schicht produzierbar sein. Dies lässt sich, beispielsweise, durch Anwendung konventioneller Elektroplattierverfahren erreichen.
  • Die folgenden Elektroplattierbäder eignen sich ganz besonders für das Aufbringen anorganischer Spenschichten innerhalb der vorliegenden Erfindung (alle Konzentrationen in g/l): 1) Nickel-Zinn-Bäder (a) Pyrophosphat
    Zinn(II)-chlorid (SnCl2 · 2H2O) 28 g/l
    Nickelchlorid (NiCl2 · 6H2O) 31
    Kaliumpyrophosphat (K4P2O7 · 3H2O) 192
    Glycin 20
    Betriebstemperatur 40–60°C
    pH-Wert 7,5–8,5
    Stromdichte 0,05–0,5 A/dm2
    (b) Fluorid
    Zinn(II)-Chlorid wasserfrei (SnCl2) 50 g/l
    Nickelchlorid (NiCl2 · 6H2O) 300
    Ammoniumbifluorid (NH4HF2) 56
    Betriebstemperatur 45–75°C
    pH-Wert 2–2,5
    Stromdichte 0,02–0,3 A/dm2
    (c) Salzsauer
    Zinn(II)-chlorid (SnCl2 · 2H2O) 30 g/l
    Nickelchlorid (NiCl2 · 6H2O) 300
    Salzsäure (HCl) 5–25 vol%
    Betriebstemperatur 40–70°C
    pH-Wert 0,2–0,5
    Stromdichte 0,05–0,5 A/dm2
    2) Cobalt-Zinn-Bad
    Zinn(II)-pyrophosphat (Sn2P2O7) 20 g/l
    Cobaltchlorid (CoCl2 6H2O) 50
    Kaliumpyrophosphat (K4P2O · 3H2O) 250
    Betriebstemperatur 50–70°C
    pH-Wert 9,5–9,9
    Stromdichte 0,05–0,5 A/dm2
    3) Cadmium-Zinn-Bad
    Zinn(II)-Sulfat (SnSO4) 15 g/l
    Cadmiumsulfat (3CdSO4 · 8H2O) 70
    Schwefelsäure (H2SO4) 50
    Polyvinylalkohol 1
    Pentaerythritol 1
    Betriebstemperatur 15–30°C
    pH-Wert <1
    Stromdichte 0,05–0,2 A/dm2
    4) Cadmium-Nickel-Bad
    Nickelsulfat (NiSO4 · 7H2O) 114 g/l
    Cadmiumsulfat (3CdSO4 · 8H2O) 10
    Borsäure (H3BO3) 10
    Betriebstemperatur 35–70°C
    pH-Wert 2–3
    Stromdichte 0,01–0,1 A/dm2
    5) Nickel-Chrom-Bad (a) Formiat
    Nickelformiat (Ni(HCOO)2 · 2H2O) 90 g/l
    Kaliumchromalaun (KCr(SO4)2 · 12H2O) 430
    Natriumcitrat (Na3C6H5O7 · 2H2O) 75
    Borsäure (H3BO3) 40
    Natriumfluorid (NaF) 10
    Glycin 20
    Betriebstemperatur 30–35°C
    pH-Wert 2–2,2
    Stromdichte 0,05–0,5 A/dm2
    (b) Fluoroborat-Bad
    Nickelfluoroborat (Ni(BF4)2) 30 g/l
    Chromfluoroborat (Cr(BF4)3) 50
    Borflusssäure (HBF4) 300
    Betriebstemperatur 20–70°C
    pH-Wert 1–3
    Stromdichte 0,05–1 A/dm2
    6) Nickel-Gold-Bad
    Kaliumgoldcyanid (KAu(CN)2) 6 g/l
    Kaliumnickelcyanid (K2Ni(CN)4) 8
    Kaliumcyanid (KCN) 16
    Temperatur: 60–80°C
    Stromdichte 0,05–0,2 A/dm2
    7) Nickel-Palladium-Bad
    P-Salz (Pd(NH3)2(NO)2) 6 g/l
    Nickelsulfamat (Ni(SO3NH2)2) 32
    Ammoniumsulfamat (NH4(SO3NH2)) 90 Ammoniumhydroxid zu pH 8–9
    Temperatur: 20–40°C Stromdichte 0,05–0,1 A/dm2
    8) Nickel-Zink-Bad
    Nickelchlorid (NiCl2 6H2O) 300 g/l
    Zinkchlorid (ZnCl2) 155
    pH-Wert 2–3
    Temperatur 70 – 80°C
    Stromdichte 0,05–0,5 A/dm2
    9) Zinn-Blei-Bad
    Zinn(II)-fluoroborat (Sn(BF4)2) 108 g/l
    Bleifluoroborat (Pb(BF4)2) 70
    Borflusssäure (HBF4) 400
    Borsäure (H3BO3) 26
    Pepton 5
    Temperatur 15–25°C
    Stromdichte 0,05–2,0 A/dm2
    10) Zinn-Zink-Bad
    Zinn(II)-pyrophosphat (Sn2P2O7) 20 g/l
    Zinkpyrophosphat (Zn2P2O7) 39
    Natriumpyrophosphat (Na4P2O7) 268
    Gelatine 1
    Temperatur 50–70°C
    pH-Wert 8,5–9,5
    Stromdichte 0,05–0,5 A/dm2
    11) Nickel-Bad
    Nickelchlorid (NiCl2 · 6H2O) 300 g/l
    Borsäure (H3BO3) 37,5
    Butindiol 1
    Betriebstemperatur 40–60°C
    pH-Wert 1,5–2,5
    Stromdichte 0,05–1,0 A/dm2
    12) Zinn-Bad
    Kaliumtrioxostannat (IV) (K2SnO3 · 3H2O) 100 g/l
    Kaliumhydroxid (KOH) 15
    Betriebstemperatur 60–85°C
    pH-Wert 10–11,8
    Stromdichte 0,05–1,0 A/dm2
  • Die Verwendung der vorgenannten Galvanisierbäder gestattet präzise Auftragung von Spenschichten der Erfindung in Dicken, die ausreichenden Widerstand gegen ammoniakalisches alkalinhaltiges Ätzmittel bereitstellt. Die so aufgetragenen Spenschicten sind außerdem in 1 M Kupfersulfatlösung ablösbar, die typisch zum Ablösen elektrischer Widerstandsmaterialien eingesetzt wird. Die, mit Hilfe des Pyrophosphatbads 1 (a) produzierten Ni-Sn-Spenschichten der Erfindung werden besonders bevorzugt.
  • Zur Verwendung als leitende Schicht geeignete Materialien sind Fachleuten bekannt. Das bevorzugte Material zur Verwendung als leitende Schicht ist Kupfer oder eine Kupferlegierung.
  • Materialien, die sich zur Verwendung als elektrische Widerstandsschicht eignen, sind ebenso gut bekannt und schließen Ni-P- und Ni-Cr-Legierungen ein. Das bevorzugte Material ist eine Ni-P-Legierung.
  • Ebenso sind Fachleuten Materialien bekannt, die sich zur Verwendung als Trägerschicht eignen. Die Trägerschicht sollte allgemein nicht leitend sein. Materialien, die zur Verwendung als Trägerschicht geeignet sind, sind zum Beispiel organische Polymermaterialien, verstärkte Epoxide und dergleichen.
  • Beispielhafte konventionelle Kupferätzmittel, die sich für die vorliegende Erfindung eignen, schließen alkalisches ammoniakhaltiges Cuprichlorid, Chrom-Schwefelsäure, Ammoniumpersulfat, salzsaures Cuprichlorid und salzsaures Ferrichlorid ein. Das bevorzugte konventionelle Kupferätzmittel ist alkalisches ammoniakhaltiges Cuprichlorid.
  • Typische Betriebsbedingungen in Ätzprozessen, die alkalische ammoniakhaltige Kupferätzmittel verwenden, sind nachstehend angegeben:
    Temperatur 48–57°C
    pH-Wert 7,6–8,2
    Sprühdruck 110–150 kPa
    Kupfercharge 112–142 g/l
    Chlorid 4.0–5.0 M
  • Unter Bezugnahme auf die Zeichnung schließt in 1 das Leiterplattenmaterial 10 eine konventionelle Trägerschicht 12 ein, die ein keramisches oder polymerisches Substrat sein kann. Die elektrische Widerstandsschicht 14 haftet an der Trägerschicht 12 an. In der Abbildung ist eine einzige elektrische Widerstandsschicht dargestellt. Jedoch kann, wenn erwünscht, eine Mehrzahl elektrischer Widerstandsschichten verschiedener Zusammensetzung zugegen sein. Die Spenschicht 16 haftet an der elektrischen Schicht 14 (oder an die oberste elektrische Widerstandsschicht an, falls mehr als eine derartige Schicht verwendet wird). Die leitende Schicht 18 haftet an der Spenschicht 16 an.
  • Die vorliegende Erfindung wird weiter durch die folgenden, nicht beschränkenden Beispiele illustriert.
  • Beispiel 1: Produktion der Leiterplatte mit Ni-Sn-Sperrschicht
  • Leiterplattenmaterialien werden nach folgendem Verfahren produziert. Es wurde ein Chargenverfahren angewandt, bei dem die Plattierungszelle konstant blieb. Mildes Umrühren in der Plattierungszelle wurde durch eine Umlaufpumpe bereitgestellt, um einheitliche Badzusammensetzung beizubehalten. Die verwendete Kathode war eine elektrolytisch auf die matte Seite aufgebrachte 28,35 g (eine Unze) Kupferfolie. Die glänzende bzw. Trommelseite der Folie war durch eine mit Gummi beschichtete Trägervorrichtung verkappt. Die Kathodengröße war 0,9 dm × 1,25 dm. Die Anode war mit Platin plattiertes Niob (Columbium) mit einem Anoden-Kathoden-Verhältnis von 1,3 : 1. Vor Einlauf in die Plattierungszelle, wurde die Kupferfolie 30 Sekunden lang in eine wässerige Schwefelsäurelösung (20% Volumenprozent) getaucht.
  • Ein Galvanisierbad wurde gemäß 1(a) geformt und dazu verwendet eine Ni-Sn-Spenschicht auf die vorbereitete obige Kupferfolie zu plattieren. Anschließend wurde ein Nickelphosphor/phosphoriges Bad in Übereinstimmung mit der U.S. Pat. Nr. 4.888.574 zubereitet.
  • Das Bad hatte folgende Zusammensetzung:
    Nickelcarbonat (NiCO3) 106 g/l
    Phosphorige Säure (H3PO3) 164
    Phosphorsäure (H3PO4) 25
    Betriebstemperatur 70°C
    pH-Wert 1,8
  • Die Doppelschichtkupferfolie wurde dann im vorgenannten Bad plattiert, um die Widerstandsschicht zu produzieren.
  • Nach Plattieren des Nickel-P elektrischen Widerstandsmaterials auf die Doppelschichtkupferfolienprobe, wurde der Widerstandsschicht eine Oxidisierbehandlung gegeben, wie es in diesem Fachgebiet allgemeine Praxis ist. Danach wurde das Widerstandsmaterial auf eine Epoxidfiberglas-Trägerschicht laminiert, wobei die oxidisierte Oberfläche der Widerstandsschicht engen Kontakt mit der Trägerschicht hatte. Anschließend an das Laminieren wurde die Kupferoberfläche mit einem Photoresistmaterial beschichtet, das dann durch ein Photonegativ belichtet wurde, das die kombinierten Leiter- und Widerstandsstrukturen enthielt. Das belichtete Photoresist wurde entwickelt, was die zusammengesetzte Widerstands-Leiter-Struktur geschützt ließ. Das freigelegte Kupfer wurde dann mit einem alkalischen ammoniakhaltigen Cuprichlorid-Ätzmittel geätzt und in Wasser abgespült, danach in eine selektive 1 M Kupfersulfatlösung getaucht, bis sowohl die freigelegte Spenschicht als auch die darunter liegende Widerstandsschicht entfernt waren. Die 1 M Kupfersulfatlösung hatte 90°C und bestand aus 250 g/l Kupfersulfat und 2 ml/l konzentrierter Schwefelsäure.
  • Als nächstes wurde das verbliebene Photoresist abgelöst, und die Tafel wurde erneut mit einem Photoresist beschichtet und belichtet, um die Leiterstruktur zu schützen. Das belichtete Photoresist wurde in alkalischem ammoniakhaltigem Cuprichlorid-Ätzmittel geätzt, um das blanke Kupfer zu entfernen. Die Tafel wurde abgespült, und das verbliebene Photoresist wurde dann abgelöst, wonach die Tafel erneut abgespült und getrocknet wurde. An diesem Punkt waren die leitenden und ohmschen Elemente definiert und in elektrischem Kontakt miteinander.
  • Beispiel 2: Ni-Sn Sperrschicht
  • Eine dreilagige Kupferfolie, die eine Ni-Sn-Sperrschicht und eine Ni-P elektrische Widerstandsschicht einschließt, wurde produziert. Die Widerstandsschichten wurden unter Verwendung des geeigneten Bads produziert, das im Beispiel 1 oben beschrieben ist. Die Kupferfolie wurde 30 Sekunden lang bei 3 Amp/dm2 (Tabelle 1) bzw. 5 Amp/dm2 (Tabelle 2) im Phosphor-/phosphorhaltigen Bad des Beispiels 1 plattiert, um Widerstandsschichten zu produzieren.
  • Eine Zusammensetzungsanalyse der abgeschiedenen Ni-Sn-Schicht durch "Auger" Spektroskopie zeigte ein Atomverhältnis von 50 : 50 bzw. ein Gewichtsverhältnis von Sn zu Ni von 65 : 35.
  • Die Auswirkungen der Ni-Sn-Sperrschicht auf den Folienwiderstand und auf die Chemikalienresistenz der elektrischen Widerstandsschicht des Leiterplattenmaterials gemäß der Erfindung (nominell 100 Ohm/Quadrat und 25 Ohm/Quadrat) sind in den Tabellen 1 bzw. 2 dargestellt. Verschiedene Dicken der Ni-Sn-Spenschicht, in Spalte 1 gezeigt, wurden vor Aufbringen des Ni-P-Widerstandsfilms auf das Kupfersubstrat elektroplattiert. Die dreilagigen Metallfolien wurden dann unter Hitze und Druck mit einem Epoxid/Glas-Dielektrizitätsmaterial gepresst, um ein laminiertes Leiterplattenmaterial zu formen. Die Laminate wurden dann zu quadratischen Widerstandselementen mit den in Spalte 2 gezeigten Folienwiderstandswerten verarbeitet. Der Widerstand der Elemente gegen ammoniakalisches alkalinhaltiges Kupferätzmittel, wie durch die Änderung in Folienwiderstand gemessen nachdem die Elemente für eine festgelegte Zeitspanne dem Ätzmittel ausgesetzt wurden, ist in den Spalten 3 und 4 veranschaulicht. Die Werte gelten für die Widerstandsänderung nach 60 bzw. 120 Sekunden Einwirkung. Die Zeiten für das Ablösen derselben Widerstandselemente in Kupfersulfat- und salzsauren Cuprichloridätzmitteln sind in den Spalten 5 bzw. 6 angezeigt.
  • TABELLE 1
    Figure 00120001
  • TABELLE 2
    Figure 00120002
  • Die Daten zeigen deutlich, dass je dicker die Ni-Sn-Sperrschicht über der Ni-P-Widerstandsfolie aufgebracht wird, desto niedriger der kombinierte Folienwiderstand, und desto beständiger das Widerstandsmaterial gegenüber verschiedenen Kupferätzmitteln. Eine sehr dünne Schicht von ca. 160 × 10–4 μm (160 Å, siehe Zeile 2 der Tabelle 2) kann die Beständigkeit der Widerstandsschicht gegen das ammoniakalische alkalinhaltige Ätzmittel signifikant verbessern und lässt sich in der Kupfersulfatlösung, besonders beim 100 Ohm/Quadrat Material leicht ätzen.
  • Beispiel 3: Änderungen in thermischen und mechanischen Eigenschaften
  • Die Auswirkung einer erfindungsgemäßen Ni-Sn-Sperrschicht auf verschiedene kommerziell wichtige thermische und mechanische Eigenschaften des ohmschen Ni-P-Materials wurde beurteilt. Proben mit elektrischen Widerstandswerten von 25, 100 und 250 Ohm/Quadrat wurden ohne Spenschicht, wie es im Fachgebiet bekannt ist, und mit einer erfindungsgemäßen Sperrschicht vorbereitet.
  • Elektrolytisch aufgebrachte Kupferfolien (35 μm dick, 2.9 dm × 3,6 dm) wurden auf eine Weise vorbereitet, die jener des Beispiels 1 ähnlich ist. Die bekannten Proben mit Widerstandswerten von 25 Ohm/Quadrat und 100 Ohm/Quadrat wurden, unter Verwendung eines Bads wie in der U. S. Pat. Nr. 4.888.574 offenbart, mit einer Ni-P elektrischen Widerstandsschicht plattiert. Das bekannte Material mit einem Widerstandswert von 250 Ohm/Quadrat wurde, unter Verwendung eines Bads wie in der U. S. Pat. Nr. 4.892.776 offenbart, mit einer Ni-P elektrischen Widerstandsschicht plattiert. Alle der erfinderischen Proben wurden zuerst mit einer Ni-Sn-Sperrschicht, unter Verwendung eines Galvanisierbads nach 1 (a) oben, plattiert. Das erfinderische 25 Ohm/Quadrat Material hatte eine 0,04 μm (400 Å) dicke Ni-Sn-Beschichtung, das erfinderische 100 Ohm/Quadrat Material eine 0,05 μm (500 A) dicke Beschichtung und das erfinderische 250 Ohm/Quadrat Material eine 0,037 μm (370 Å) dicke Beschichtung. Die erfinderischen Materialien wurden dann mit einer Ni-P elektrischen Widerstandsschicht, unter Verwendung eines Bads wie in der U.S. Pat. Nr. 4.888.574 offenbart, plattiert.
  • Die Widerstandswerte, die Widerstandstoleranzen (als drei Standardabweichungen über den Mittelwert definiert) und verschiedene thermisch mechanische Eigenschaften der Materialien wurden, wie in der Tabelle 3 gezeigt, gemessen und verglichen. Es wurden keine schädlichen Auswirkungen beobachtet, wogegen gewisse Eigenschaften mit der Verwendung einer erfindungsgemäßen Spenschicht signifikant verbessert wurden.
  • TABELLE 3
    Figure 00130001
  • Figure 00140001
  • Beispiel 4: Hochohmsche Materialien
  • Drei hochohmsche Materialien (>250 Ohm/Quadrat) wurden vorbereitet, um die Wirksamkeit der Sperrschichten zu beurteilen. In jedem Falle wurde eine elektrische Widerstandsschicht, unter Verwendung eines in Übereinstimmung mit der U.S. Pat. Nr. 4.892.776 vorbereiteten Nickel-Hypophosphit-Bads, elektrolytisch aufgebracht. Das Bad hat die folgende Zusammensetzung:
    Nickelcarbonat (NiCO3) 29,7 g/l
    Hypophosphorige Säure (H3PO2) 46,2
    Betriebstemperatur 40°C
    pH-Wert 3, 5
  • Die Kupferfolienprobe A (0,9 dm × 1,25 dm) wurde aktiviert, in dem man sie bei 60°C 30 Sekunden lang in eine wässerige Lösung von 500 ppm Benzotriazol eintauchte. Danach wurde die Probe 30 Sekunden lang bei 0,77 A/dm2 im Hypophosphit-Bad plattiert, um die Widerstandsschicht zu produzieren (0,08 μm (800 ) dick). Zwischen der Kupferfolie und der Widerstandsschicht wurde keine Spenschicht bereitgestellt.
  • Die Kupferfolienprobe B wurde, vor Aufbringen der elektrischen Widerstandsschicht, mit einer Zinnsperrschicht (0,016 μm (160 ) dick) versehen. Die Zinnschicht wurde unter Verwendung eines Bads aufgebracht, dass folgende Zusammensetzung aufwies (siehe hierzu Bad 7, oben):
    Kaliumtrioxostannat (K2SnO3 · H2O) 100 g/l
    Kaliumhydroxid (KOH) 15
    Betriebstemperatur 60°C
    pH-Wert 11,8
    Stromdichte 0,11 A/dm2
    Zeit 15 Sekunden
  • Nach dem Aufbringen der Zinnschicht wurde die Probe 30 Sekunden lang bei 0,4 Amp/dm2 im Hypophosphit-Bad elektroplattiert, um die elektrische Widerstandsschicht (0,04 μm (400 ) dick) zu produzieren.
  • Die Kupferfolienprobe C wurde, vor Aufbringen der elektrischen Widerstandsschicht, mit einer Nickel-Zinn-Spenschicht (0,022 μm (220 Å) dick) versehen. Die Nickel-Zinn-Schicht wurde unter Verwendung eines Bads aufgebracht, dass folgende Zusammensetzung aufwies (siehe hierzu Bad 1(c), oben):
    Zinndichlorid wasserfrei (SnCl2 · 2H2O) 30 g/l
    Nickelchlorid (NiCl2 · 6H2O.) 300
    Salzsäure (HCl) 20 vo1%
    Betriebstemperatur 65°C
    pH-Wert 0,35
    Stromdichte 0,05 A/dm2
    Zeit 30 Sekunden
  • Nach dem Aufbringen der Nickel-Zinnschicht, wurde die Probe im Hypophosphitbad 5 Sekunden lang bei 2,2 A/dm2 elektroplattiert, um die elektrische Widerstandsschicht (0,036 μm (360 Å) dick) zu produzieren.
  • Für jede Probe wurden der Folienwiderstand, die Änderung an Widerstand nach zeitgesteuerter Einwirkung des ammoniakalischen Ätzmittels und die Zeit zum Entfernen der Widerstandsschicht durch Ätzen in 1 M Kupfersulfatätzmittel bestimmt. Resultate sind in der Tabelle 4 angegeben.
  • TABELLE 4
    Figure 00170001
  • Wie die Daten zeigen waren die Proben B und C, mit Sperrschichten, im wesentlichen stabiler, d. h. sie zeigen weniger Änderung an Folienwiderstand nach Einwirkung des ammoniakalischen Kupferätzmittels als die Probe A, die keine Sperrschicht hatte. Überdies ist Nickel-Zinn, was Sperrschichten anbelangt, besonders vorteilhaft, weil es dazu dient die elektrische Widerstandsschicht zu schützen und lässt sich dennoch durch Ätzen in 1 M Kupersulfatlösung leicht entfernen.

Claims (11)

  1. Leiterplattenmaterial (10), das folgendes umfasst: (a) eine Trägerschicht (12); (b) eine Schicht mit elektrischem Widerstand (14) mit einem voreingestellten spezifischen Widerstand, die auf der Trägerschicht (12) haftet; (c) eine widerstandsbehaftete Sperrschicht (16), die auf der Schicht mit elektrischem Widerstand haftet und (d) einer leitenden Schicht (18), die auf der Sperrschicht haftet; dadurch gekennzeichnet, dass die Sperrschicht (16) im Wesentlichen beständig ist gegen alkalische ammoniakhaltige Kupferätzmittel und die Widerstandsschicht vor Angriffen durch diese schützen kann und dass die Sperrschicht einen elektrischen Widerstand hat, der im Wesentlichen gleich ist, wie der voreingestellte spezifische Widerstand der Schicht mit elektrischem Widerstand.
  2. Leiterplattenmaterial nach Anspruch 1, wobei die Spenschicht (16) und die Schicht mit elektrischem Widerstand (14) mit demselben Ätzmittel geätzt oder abgelöst werden können.
  3. Leiterplattenmaterial nach Anspruch 1 oder Anspruch 2, wobei die Sperrschicht (16) ein Material umfasst, das aus der aus Ni-Sn, Co-Sn, Cd-Sn, Cd-Ni, Ni-Cr, Ni-Au, Ni-Pd, Ni-Zn, Sn-Pb, Sn-Zn, Ni und Sn bestehenden Gruppe gewählt wird.
  4. Leiterplattenmaterial (10) nach Anspruch 3, wobei die Sperrschicht (16) Ni-Sn umfasst.
  5. Leiterplattenmaterial (10) nach Anspruch 1 oder Anspruch 2, wobei die Dicke der Sperrschicht (16) weniger als 0,1 μm beträgt.
  6. Leiterplattenmaterial (10) nach Anspruch 5, wobei die Dicke zwischen 0,01 μm (100 Å) und 0,1 μm beträgt.
  7. Leiterplattenmaterial (10) nach Anspruch 6, wobei die Dicke zwischen 0,015 μm (150 Å) und 0,06 μm (600 Å) beträgt.
  8. Leiterplattenmaterial (10) nach Anspruch 1 oder Anspruch 2, wobei die Schicht mit elektrischem Widerstand (14) ein Material umfasst, das aus der aus Ni-P und Ni-Cr bestehenden Gruppe gewählt wird.
  9. Leiterplattenmaterial (10) nach Anspruch 8, wobei die Schicht mit elektrischem Widerstand (14) Ni-P umfasst.
  10. Leiterplattenmaterial (10) nach Anspruch 1 oder Anspruch 2, wobei das Material der leitenden Schicht (18) Kupfer ist.
  11. Verfahren zum Herstellen einer Leiterplatte, das folgende Schritte umfasst: (a) Beschichten der Oberfläche der leitenden Schicht (18) eines Leiterplattenmaterials (10) nach Anspruch 1 oder Anspruch 2 mit einer ersten Schicht, die ein Fotolackgemisch umfasst; (b) bildbezogene Belichtung der ersten Fotolackschicht, um ein Bild eines kombinierten Leiter- und Widerstandsmusters zu erzeugen; (c) Entwickeln des Bilds; (d) Entfernen der belichteten leitenden Schicht durch Ätzen des Leiterplattenmaterials (10) mit alkalischem ammoniakhaltigem Ätzmittel; (e) Ätzen des Leiterplattenmaterials (10) mit einem Ätzmittel, das die belichtete Sperrschicht (16) und die unter der belichteten Sperrschicht liegende Schicht mit elektrischem Widerstand (14) ablösen kann; (f) Ablösen der ersten Fotolackschicht; (g) Beschichten des geätzten Leiterplattenmaterials (10) mit einer zweiten, eine Fotolackmischung umfassende Schicht; (h) bildbezogene Belichtung der zweiten Fotolackschicht, um ein Bild eines Leitermusters zu erzeugen (i) Entwickeln des Bilds aus Schritt (h) (j) Entfernen der belichteten leitenden Schicht durch Ätzen des Leiterplattenmaterials mit einem alkalischen ammoniakhaltigen Ätzmittel; und (k) Ablösen der zweiten Fotolackschicht.
DE69432591T 1993-07-21 1994-07-20 Material für leiterplatte mit barriereschicht Expired - Lifetime DE69432591T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9477893A 1993-07-21 1993-07-21
US94778 1993-07-21
PCT/US1994/008042 WO1995003168A1 (en) 1993-07-21 1994-07-20 Circuit board material with barrier layer

Publications (2)

Publication Number Publication Date
DE69432591D1 DE69432591D1 (de) 2003-06-05
DE69432591T2 true DE69432591T2 (de) 2004-03-18

Family

ID=22247110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69432591T Expired - Lifetime DE69432591T2 (de) 1993-07-21 1994-07-20 Material für leiterplatte mit barriereschicht

Country Status (5)

Country Link
US (1) US5689227A (de)
EP (1) EP0710177B1 (de)
JP (1) JPH09500762A (de)
DE (1) DE69432591T2 (de)
WO (1) WO1995003168A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6210592B1 (en) 1998-04-29 2001-04-03 Morton International, Inc. Deposition of resistor materials directly on insulating substrates
US6329899B1 (en) * 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6489035B1 (en) 2000-02-08 2002-12-03 Gould Electronics Inc. Applying resistive layer onto copper
US6489034B1 (en) 2000-02-08 2002-12-03 Gould Electronics Inc. Method of forming chromium coated copper for printed circuit boards
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
DE60115175T2 (de) * 2000-09-22 2006-07-27 Nikko Materials Usa Inc., Chandler Widerstandselement aus mehreren resistiven Schichten
US6622374B1 (en) * 2000-09-22 2003-09-23 Gould Electronics Inc. Resistor component with multiple layers of resistive material
EP1327995A3 (de) * 2002-01-11 2005-10-12 Shipley Co. L.L.C. Wiederstandstruktur
JP3954958B2 (ja) * 2002-11-26 2007-08-08 古河テクノリサーチ株式会社 抵抗層付き銅箔及び抵抗層付き回路基板材料
US6828898B2 (en) * 2003-04-03 2004-12-07 Cts Corporation Fuel tank resistor card having improved corrosion resistance
JP4217778B2 (ja) * 2003-04-11 2009-02-04 古河電気工業株式会社 抵抗層付き導電性基材、抵抗層付き回路基板及び抵抗回路配線板
JP4606329B2 (ja) * 2003-06-30 2011-01-05 イビデン株式会社 プリント配線板
JP4507780B2 (ja) * 2004-09-15 2010-07-21 凸版印刷株式会社 抵抗体内蔵プリント配線板の製造方法
US7192654B2 (en) * 2005-02-22 2007-03-20 Oak-Mitsui Inc. Multilayered construction for resistor and capacitor formation
US7596842B2 (en) 2005-02-22 2009-10-06 Oak-Mitsui Inc. Method of making multilayered construction for use in resistors and capacitors
DE502005005467D1 (de) 2005-03-16 2008-11-06 Dyconex Ag Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement
US9114356B2 (en) * 2012-09-20 2015-08-25 Clean Air Group, Inc. Fiberglass dielectric barrier ionization discharge device
US20140205854A1 (en) * 2013-01-18 2014-07-24 Ohmega Technologies, Inc. Circuit board material
CN104099646B (zh) * 2014-06-25 2016-08-17 武汉钢铁(集团)公司 用于氟硼酸亚锡体系的电镀添加剂

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2662957A (en) * 1949-10-29 1953-12-15 Eisler Paul Electrical resistor or semiconductor
US3808576A (en) * 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
JPS5472468A (en) * 1977-11-21 1979-06-09 Nitto Electric Ind Co Printing circuit substrate with resistance
US4503112A (en) * 1981-06-12 1985-03-05 Oak Industries Inc. Printed circuit material
US4394419A (en) * 1981-06-12 1983-07-19 Oak Industries Inc. Printed circuit material
US4888574A (en) * 1985-05-29 1989-12-19 501 Ohmega Electronics, Inc. Circuit board material and method of making
US4808967A (en) * 1985-05-29 1989-02-28 Ohmega Electronics Circuit board material
US4892776A (en) * 1987-09-02 1990-01-09 Ohmega Electronics, Inc. Circuit board material and electroplating bath for the production thereof

Also Published As

Publication number Publication date
DE69432591D1 (de) 2003-06-05
EP0710177B1 (de) 2003-05-02
EP0710177A1 (de) 1996-05-08
JPH09500762A (ja) 1997-01-21
WO1995003168A1 (en) 1995-02-02
EP0710177A4 (de) 1997-01-02
US5689227A (en) 1997-11-18

Similar Documents

Publication Publication Date Title
DE69432591T2 (de) Material für leiterplatte mit barriereschicht
DE2064861C3 (de) Verfahren zur Herstellung von gedruckten Schaltkarten. Ausscheidung in: 2065346 und 2065347 und 2065348 und 2065349
DE602004012910T2 (de) Kupferfolie für gedruckte Leiterplatten mit feinen Strukturen und Herstellungsverfahren
DE60026280T2 (de) Elektrolytische kupferfolie mit trägerfolie und kupferkaschiertes laminat die elektrolytische kupferfolie benutzend
DE2610470C3 (de) Verfahren zur stromlosen Abscheidung von Kupferschichten
DE2810523C2 (de) Verfahren zur Herstellung eines Basismaterials für gedruckte Schaltkreise
DE3112217C2 (de)
DE69935333T2 (de) Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten
DE3016132C2 (de) Verfahren zur Herstellung von gegen Hitzeschockeinwirkung widerstandsfähigen gedruckten Schaltungen
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE60131338T2 (de) Oberflächenbehandelte kupferfolie und ihre herstellung und kupferkaschiertes laminat daraus
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE69930970T2 (de) Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode
DE102004019877B4 (de) Haftschicht zum Kleben von Harz auf eine Kupferoberfläche
DE3047287A1 (de) Verfahren zur herstellung einer gedruckten schaltung
DE69627254T2 (de) Kupferfolie für innenschichtschaltungen von mehrschichtigen leiterplatten hoher dichte
DE2847821C2 (de) Substrat für eine gedruckte Schaltung mit einer Widerstandsbeschichtung und Verfahren zu dessen Herstellung
DE102004019878B4 (de) Verfahren zur Herstellung einer Haftschicht auf einer Kupferoberfläche durch Abscheiden einer Zinnlegierung und daraus gebildetes schichtförmiges Produkt
DE3008434A1 (de) Verfahren zur selektiven chemischen und/oder galvanischen abscheidung von metallueberzuegen, insbesondere zur herstellung von gedruckten schaltungen
DE1665314C2 (de) Basismaterial zur Herstellung gedruckter Schaltungen
DE3437084A1 (de) Verfahren zum an- und abaetzen von kunststoffschichten in bohrungen von basismaterial fuer leiterplatten
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE2754248C2 (de) Verbundwerkstoff für die Herstellung von gedruckten Schaltungen
DE1421970C3 (de) Geschichteter Gegenstand
DE3048665C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition