WO2023017698A1 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
WO2023017698A1
WO2023017698A1 PCT/JP2022/026978 JP2022026978W WO2023017698A1 WO 2023017698 A1 WO2023017698 A1 WO 2023017698A1 JP 2022026978 W JP2022026978 W JP 2022026978W WO 2023017698 A1 WO2023017698 A1 WO 2023017698A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
component
sealing resin
exposed
shield film
Prior art date
Application number
PCT/JP2022/026978
Other languages
English (en)
French (fr)
Inventor
光生 石堂
稔 小見山
亮太 佐藤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023017698A1 publication Critical patent/WO2023017698A1/ja
Priority to US18/426,645 priority Critical patent/US20240170356A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present invention relates to modules.
  • Patent Document 1 discloses a configuration in which a chip-shaped semiconductor die is mounted on the surface of a substrate, sealed with resin, and the top surface and side surfaces thereof are covered with a shield layer. ing. The upper surface of the semiconductor die is exposed from the sealing resin and is in contact with the shield film.
  • a method of applying a grinding process may be adopted. By performing the grinding process to such a depth that a part of the chip-shaped component is also removed, it is possible to obtain a structure in which the upper surface of the chip-shaped component and the upper surface of the sealing resin are exposed on the same plane.
  • grinding scratches refers to scratches larger than a certain level.
  • a shield film is formed by a film formation method such as sputtering so as to cover the top surface of the sealing resin and chip-shaped parts with grinding scratches, it may not be formed normally.
  • peeling of the shield film may occur starting from grinding scratches. Peeling of the shield film is more likely to occur as the length of the grinding scratch increases. This is because the stress that causes the shield film to peel off increases in proportion to the length of the grinding scratch. If the shield film peels off, the shielding characteristics of the module deteriorate.
  • an object of the present invention is to provide a module that makes it difficult for the shield film to peel off due to grinding scratches formed on the top surface of the component.
  • a module according to the present invention comprises a substrate having a first surface, a first component mounted on the first surface, at least part of the first surface and at least the first component.
  • the strip-shaped portion divides the grinding scratch into short pieces and reduces the stress that causes the shield film to peel off. It is possible to make it difficult for the shield film to peel off due to grinding scratches formed on the top surface of the .
  • FIG. 1 is a first perspective view of a module according to Embodiment 1 of the present invention;
  • FIG. 2 is a partially enlarged plan view of the module in Embodiment 1 according to the present invention with the shield film removed;
  • 5 is a cross-sectional view taken along line VV in FIG. 4;
  • FIG. 5 is a cross-sectional view taken along line VI-VI in FIG. 4;
  • FIG. 4 is a partially enlarged plan view of the first modification of the module in Embodiment 1 based on the present invention, with the shield film removed;
  • FIG. 5 is a partially enlarged plan view of a second modification of the module in Embodiment 1 based on the present invention, with the shield film removed;
  • FIG. 4 is an explanatory diagram of the first step of the module manufacturing method according to Embodiment 1 of the present invention;
  • FIG. 4 is an explanatory diagram of a second step of the module manufacturing method according to Embodiment 1 of the present invention;
  • FIG. 4 is an explanatory diagram of a third step of the module manufacturing method according to Embodiment 1 of the present invention;
  • FIG. 10 is an explanatory diagram of a fourth step of the module manufacturing method according to Embodiment 1 of the present invention;
  • FIG. 10 is an explanatory diagram of a fifth step of the module manufacturing method according to Embodiment 1 of the present invention;
  • FIG. 4 is an explanatory diagram of the first step of the module manufacturing method according to Embodiment 1 of the present invention.
  • FIG. 4 is an explanatory diagram of a second step of the module manufacturing
  • FIG. 10 is an explanatory diagram of a sixth step of the module manufacturing method according to Embodiment 1 of the present invention
  • FIG. 4 is a partially enlarged plan view of a module in a state where a shield film is removed in a second embodiment according to the present invention
  • FIG. 11 is a partially enlarged plan view of a module in a state in which a shield film is removed according to Embodiment 3 of the present invention
  • FIG. 11 is a partially enlarged plan view of a module in a state where a shield film is removed in a fourth embodiment according to the present invention
  • FIG. 11 is a partially enlarged plan view of a first modified example of a module according to Embodiment 4 of the present invention with a shield film removed;
  • FIG. 11 is a partially enlarged plan view of a second modified example of a module according to Embodiment 4 of the present invention with a shield film removed;
  • FIG. 11 is a cross-sectional view of a module in Embodiment 5 according to the present invention;
  • FIG. 10 is a cross-sectional view of a module in Embodiment 6 according to the present invention;
  • FIG. 11 is a cross-sectional view of a module in Embodiment 7 according to the present invention;
  • FIG. 1 shows a perspective view of the module 101 in this embodiment.
  • FIG. 2 shows the module 101 viewed obliquely from below.
  • a cross-sectional view of module 101 is shown in FIG.
  • Module 101 in the present embodiment includes substrate 1 having first surface 1a, first component 31 mounted on first surface 1a, and at least part of first surface 1a and at least side surfaces of first component 31.
  • a first sealing resin 61 for sealing and a grounded shield film 81 covering the surface of the first sealing resin 61 farther from the substrate 1 are provided.
  • the surface of the first component 31 farther from the substrate 1 is exposed from the first sealing resin 61, and the surface of the first component 31 exposed from the first sealing resin 61 is defined as a first exposed surface 31e.
  • a band-shaped portion 51 having locally reduced surface roughness is provided in a region covered with the shield film 81 of the first exposed surface 31e.
  • the band-shaped portion 51 is shown to be recessed compared to other regions, but this is for convenience of explanation. In practice, the band-shaped portion 51 may be recessed relative to the other regions, may have the same height, or conversely may be higher than the other regions.
  • the band-shaped portion 51 is a trace of laser light irradiation, for example.
  • FIG. 4 shows the first component 31 and its neighborhood viewed from directly above with the shield film 81 removed.
  • the belt-like portion 51 is formed in a grid pattern.
  • the band-shaped portion 51 is formed so as to protrude not only inside the first exposed surface 31e of the first component 31 but also around it. Grinding scratches 6 may be present on the first exposed surface 31e. As illustrated in FIG. 4, even if there is a grinding scratch 6, the grinding scratch 6 is overwritten by the strip-shaped portion 51 by forming the strip-shaped portion 51 by laser processing.
  • FIG. 5 shows a cross section with the shield film 81 also present.
  • the first exposed surface 31e has fine unevenness, but the unevenness is gentler in the band-shaped portion 51 than in the other portions. It can be said that the belt-like portion 51 has a smaller surface roughness than the other portions.
  • the band-shaped portion 51 is lower than other regions, but this is just an example. As described above, the band-shaped portion 51 may be higher than the other regions, or may have the same height.
  • FIG. 6 shows a cross section with the shield film 81 also present.
  • the material of the first part 31 was once melted and re-solidified by laser processing, and this large recess was almost filled with the re-solidified portion 8. ing. Since this portion of the first part 31 is not the surface on which the circuit is arranged but the bulk surface of the material, even if the first part 31 melts to a small depth, there is no problem with the performance of the first part 31 . Cracks 7 may be generated under the recesses of the grinding scratches 6 due to the impact during grinding. Therefore, the crack 7 becomes difficult to grow any further.
  • the strip-shaped portion 51 overwrites the grinding scratch 6 to improve the surface condition.
  • peeling of the shield film 81 due to the grinding scratches 6 formed on the top surface of the component can be prevented.
  • the grinding scratches 6 can be almost filled with the re-solidified portion 8 as described above. It is possible to make it difficult for the shield film 81 to peel off due to this.
  • the strip-shaped portions 51 are preferably arranged in a grid. This is because by adopting this configuration, the belt-like portion 51 can efficiently divide the grinding scratches 6 .
  • the band-shaped portion 51 preferably includes the re-solidified portion 8 of the material of the first component 31 . This is because, by adopting this configuration, the re-solidified portion 8 can cover the grinding scratches 6 that have once occurred.
  • the layout of the strip-shaped portions 51 is not limited to this.
  • the pattern may be a combination of hexagons.
  • the arrangement should be such that they can be separated by the band-like portions 51 and divided into pieces of a certain length or less without missing them as much as possible.
  • a pattern such as that shown in FIG. 8 may be used.
  • the band-shaped portions 51 are arranged in stripes. If the grinding scratches 6 are parallel to the striped pattern of the band-shaped portion 51, the grinding scratches 6 may remain undivided by any band-shaped portion 51.
  • a pattern such as that shown in FIG.
  • a manufacturing method for obtaining the module 101 in this embodiment will be described with reference to FIGS.
  • a method is adopted in which after proceeding with the manufacturing process using an aggregate substrate having a size corresponding to the plurality of substrates 1, the aggregate substrate is divided into individual module 101 sizes.
  • the sizes of individual substrates 1 are illustrated and described here.
  • a substrate 1 is prepared.
  • the substrate 1 has a first surface 1a and a second surface 1b opposite to the first surface 1a.
  • a plurality of electrodes 17 are arranged on the first surface 1a.
  • a plurality of external terminals 15 are arranged on the second surface 1b.
  • a GND conductor pattern 16 is arranged inside the substrate 1 .
  • the substrate 1 may be a laminate obtained by stacking a plurality of insulating layers.
  • the substrate 1 may have a configuration in which insulating layers and conductive layers having a pattern shape are alternately laminated.
  • the substrate 1 may include conductor patterns other than the GND conductor pattern 16 .
  • the substrate 1 may include conductive vias through the insulating layers for making electrical connections between the conductive layers sandwiching the insulating layers.
  • the material of the insulating layer included in the substrate 1 may be resin or ceramic.
  • the components 4a and 4b and the first component 31 are mounted on the first surface 1a. These parts are mounted via a plurality of electrodes 17 . These parts are connected by soldering, for example.
  • a first sealing resin 61 is formed.
  • the first surface 1 a is covered with a first sealing resin 61 .
  • the parts 4 a and 4 b and the first part 31 are all covered with the first sealing resin 61 on the first surface 1 a.
  • the first part 31 is the tallest among the parts 4 a and 4 b and the first part 31 , and the upper surface of the first part 31 is also covered with the first sealing resin 61 .
  • a grinding tool 10 is used to grind the upper surface. Grinding tool 10 advances sideways while rotating as indicated by arrow 90 . However, in FIG. 12, the grinding tool 10 is illustrated schematically. The actual grinding tool 10 does not necessarily have such shape and size. The manner in which the grinding tool 10 advances is also not limited to that shown in FIG. After finishing the grinding process, as shown in FIG. 13, the upper surface of the first component 31 is exposed as the first exposed surface 31e. The first exposed surface 31e and the upper surface of the first sealing resin 61 are positioned on the same plane. Note that the first component 31 is not limited to a semiconductor die. The first component 31 is preferably a component having a structure in which even if a part of the component base is removed by grinding, the function is unlikely to be affected.
  • the first part 31 may be, for example, a surface acoustic wave (SAW) filter, a bulk acoustic wave (BAW) filter, or the like, as a part of such a structure.
  • the first component 31 may be an integrated circuit such as a silicon IC, for example.
  • laser processing is applied to the first exposed surface 31e to form a band-shaped portion 51.
  • a method of writing by sequentially shifting the irradiation position using a pulse laser may be adopted.
  • a laser beam having a wavelength that does not pass through the material of the first component 31 is used for this laser processing.
  • the band-shaped portion 51 may be an aggregate of shallow and fine recesses generated as laser irradiation traces.
  • the module 101 shown in FIG. 3 is obtained by forming a shield film 81 so as to cover the upper surface and side surfaces of this structure.
  • FIG. 15 shows a partial plan view of the module in this embodiment.
  • the strip-shaped portion 51 is lattice-shaped and does not protrude from the first exposed surface 31 e of the first component 31 .
  • the band-shaped portion 51 is arranged so as to be contained only inside the first exposed surface 31e.
  • Other configurations of the module in the present embodiment are the same as those described in the first embodiment, and thus description thereof will not be repeated.
  • FIG. 16 shows a partial plan view of the module in this embodiment.
  • the strip-shaped portion 51 is grid-shaped and broken-line-shaped.
  • the belt-like portion 51 is arranged to protrude from the first exposed surface 31 e of the first component 31 .
  • Other configurations of the module in the present embodiment are the same as those described in the first embodiment, and thus description thereof will not be repeated.
  • FIG. 17 shows a partial plan view of the module in this embodiment.
  • strip-shaped portion 51 is frame-shaped.
  • the band-shaped portion 51 is arranged within the region of the first exposed surface 31 e of the first component 31 along the outer periphery of the first exposed surface 31 e.
  • the band-shaped portion 51 is arranged along the outer edge of the first exposed surface 31e.
  • Other configurations of the module in the present embodiment are the same as those described in the first embodiment, and thus description thereof will not be repeated.
  • the shape of the belt-like portion 51 is not limited to the shape illustrated in FIG.
  • the band-shaped portion 51 may be spaced inwardly from the outer edge of the first exposed surface 31e.
  • the band-shaped portion 51 may be formed by arranging multiple frame-shaped patterns spaced apart toward the inside.
  • the short grinding scratches 6 may not intersect the band-shaped portion 51, but the grinding scratches 6 longer than a certain extent intersect with the strip-shaped portion 51. do.
  • the same effect as in the first embodiment can be obtained.
  • the first exposed surface 31e of the first component 31 is smaller than a certain amount, the effect of reducing the adverse effects of the grinding scratches 6 can be sufficiently reduced simply by arranging the strip-shaped portion 51 in a frame shape as shown in the present embodiment. Obtainable.
  • FIG. 20 shows a cross-sectional view of the module 102 in this embodiment.
  • a basic configuration of the module 102 is similar to that of the module 101 described in the first embodiment.
  • the module 102 further has the following configuration.
  • the substrate 1 has a second surface 1b opposite to the first surface 1a.
  • the module 102 further includes a second component 32 mounted on the second surface 1 b and a second sealing resin 62 sealing at least a portion of the second surface 1 b and at least side surfaces of the second component 32 . That is, the module 102 has a double-sided mounting structure.
  • the component 4c is also mounted on the second surface 1b.
  • the second sealing resin 62 completely covers the second component 32 and the component 4c.
  • a columnar electrode 18 is arranged so as to penetrate the second sealing resin 62 .
  • the columnar electrode 18 connects the second surface 1 b and the lower surface of the second sealing resin 62 .
  • An external terminal 19 is formed at the lower end of the columnar electrode 18 .
  • Embodiment 1 the effects described in Embodiment 1 can be obtained. Since the double-sided mounting structure is adopted in this embodiment, a large number of components can be mounted on the limited area of the substrate 1 .
  • FIG. 21 shows a cross-sectional view of the module 103 in this embodiment.
  • a basic configuration of the module 103 is similar to that of the module 102 described in the fifth embodiment.
  • the module 103 further has the following configuration.
  • the module 103 includes a shield film 82.
  • the shield film 82 covers the surface of the second sealing resin 62 farther from the substrate 1 and is grounded. A surface of the second component 32 farther from the substrate 1 is exposed from the second sealing resin 62 . Assuming that the surface exposed from the second sealing resin 62 of the second component 32 is a second exposed surface 32e, the strip-shaped portion 52 is also formed on the second exposed surface 32e.
  • the shield film 82 may be connected to the shield film 81.
  • the module 103 has external terminals 19 a and 19 b on the lower surface of the second sealing resin 62 .
  • the external terminals 19a and 19b are connected to the lower ends of the columnar electrodes 18, respectively.
  • the external terminal 19 a is a GND terminal and is in contact with the shield film 82 .
  • the external terminal 19 b is a signal terminal and is separated from the shield film 82 .
  • An opening is formed in the shield film 82, and the external terminal 19b, which is a signal terminal, is arranged in this opening so as not to come into contact with the shield film 82.
  • the band-shaped portion 52 has a certain pattern, for example, like the band-shaped portion 51 when viewed from directly below.
  • the band-shaped portion 52 may be, for example, grid-shaped.
  • the pattern of the band-shaped portion 52 may be any pattern that can divide the grinding scratches that may exist on the second exposed surface 32e into pieces of a certain length or less.
  • Embodiment 1 the effects described in Embodiment 1 can be obtained.
  • the present embodiment not only peeling of the shield film 81 but also peeling of the shield film 82 can be prevented.
  • FIG. 22 shows a cross-sectional view of the module 104 in this embodiment.
  • a basic configuration of the module 104 is similar to that of the module 101 described in the first embodiment.
  • the module 104 further has the following configuration.
  • the first sealing resin 61 does not cover the entire first surface 1a, but only partially covers it.
  • electrodes 22 and 23 are arranged on the first surface 1a.
  • a connector 21 is mounted via an electrode 22 .
  • the connector 21 is not covered with the first sealing resin 61 .
  • the shield film 81 covers the first sealing resin 61 , but since the connector 21 is located outside the first sealing resin 61 , the connector 21 is not electromagnetically shielded by the shield film 81 .
  • the electrode 23 is located at the boundary between the area covered with the first sealing resin 61 and the area not covered with the first sealing resin 61 on the first surface 1a. Electrode 23 is electrically connected to shield film 81 .
  • An antenna 20 is arranged on the second surface 1b.
  • Antenna 20 is formed of a conductive film.
  • the components mounted on the substrate 1 via the electrodes 22 are not limited to the connector 21, and may be other types of electronic components.
  • antenna 20 can be used for communication.
  • the belt-shaped portion has been described as being formed by laser processing, but this is only an example.
  • the method of forming the band-shaped portion is not limited to laser processing, and other methods may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

モジュール（１０１）は、第１面（１ａ）を有する基板（１）と、第１面（１ａ）に実装された第１部品（３１）と、第１面（１ａ）の少なくとも一部および第１部品（３１）の少なくとも側面を封止する第１封止樹脂（６１）と、第１封止樹脂（６１）の基板（１）から遠い側の面を覆い、接地されているシールド膜（８１）とを備え、第１部品（３１）の基板（１）から遠い側の面が第１封止樹脂（６１）から露出しており、第１部品（３１）の第１封止樹脂（６１）から露出している面を第１露出面（３１ｅ）とすると、第１露出面（３１ｅ）のうちシールド膜（８１）に覆われている領域の中には、局所的に表面粗さが小さくなっている帯状部分（５１）が設けられている。

Description

モジュール
　本発明は、モジュールに関するものである。
　基板の表面にチップ状の半導体ダイを実装し、これを樹脂で封止し、さらにこの上面および側面をシールド層で覆った構成が、米国特許ＵＳ１０，８０４，２１７Ｂ２（特許文献１）に開示されている。半導体ダイの上面は、封止樹脂から露出しており、シールド膜に接している。
米国特許ＵＳ１０，８０４，２１７Ｂ２
　シールド膜を形成する前に半導体ダイなどのチップ状部品の上面を封止樹脂から確実に露出させるためには、チップ状部品を完全に覆うように封止樹脂を一旦形成した後で、上面に研削加工を施すという方法が採用されうる。チップ状部品の一部も除去する程度の深さにまで研削加工を施すことによって、チップ状部品の上面と封止樹脂の上面とが同一平面上に露出する構成を得ることができる。
　しかし、この研削加工によってチップ状部品の上面には多数の研削傷が形成される。多数の研削傷の中には、ある程度以上大きなものも含まれる場合がある。以下では、「研削傷」といった場合には、ある程度以上大きなものを指すものとする。
　研削傷がある状態で、封止樹脂およびチップ状部品の上面を覆うように、スパッタなどの成膜方法でシールド膜を形成しても、正常に成膜されない場合がある。たとえば温度変化によりシールド膜が収縮しようとしたときなどには、研削傷を起点としてシールド膜の剥離が起こりうる。シールド膜の剥離は、研削傷の長さが長くなるほど発生しやすくなる。これは、シールド膜を剥離させる応力が研削傷の長さに比例して大きくなるからである。シールド膜が剥離すれば、モジュールのシールド特性が劣化する。
　そこで、本発明は、部品の天面に形成された研削傷に起因したシールド膜の剥離を起こりにくくすることができるモジュールを提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１面を有する基板と、上記第１面に実装された第１部品と、上記第１面の少なくとも一部および上記第１部品の少なくとも側面を封止する第１封止樹脂と、上記第１封止樹脂の上記基板から遠い側の面を覆い、接地されているシールド膜とを備える。上記第１部品の上記基板から遠い側の面が上記第１封止樹脂から露出しており、上記第１部品の上記第１封止樹脂から露出している面を第１露出面とすると、上記第１露出面のうち上記シールド膜に覆われている領域の中には、局所的に表面粗さが小さくなっている帯状部分が設けられている。
　本発明によれば、第１部品の第１露出面にたとえ研削傷があったとしても、帯状部分によって、研削傷は短く分断され、シールド膜を剥離させる応力も分断されて小さくなるので、部品の天面に形成された研削傷に起因したシールド膜の剥離を起こりにくくすることができる。
本発明に基づく実施の形態１におけるモジュールの第１の斜視図である。 本発明に基づく実施の形態１におけるモジュールの第２の斜視図である。 本発明に基づく実施の形態１におけるモジュールの断面図である。 本発明に基づく実施の形態１におけるモジュールのシールド膜を取り去った状態での部分拡大平面図である。 図４におけるＶ－Ｖ線に関する矢視断面図である。 図４におけるＶＩ－ＶＩ線に関する矢視断面図である。 本発明に基づく実施の形態１におけるモジュールの第１の変形例の、シールド膜を取り去った状態での部分拡大平面図である。 本発明に基づく実施の形態１におけるモジュールの第２の変形例の、シールド膜を取り去った状態での部分拡大平面図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第１の工程の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第２の工程の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第３の工程の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第４の工程の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第５の工程の説明図である。 本発明に基づく実施の形態１におけるモジュールの製造方法の第６の工程の説明図である。 本発明に基づく実施の形態２におけるモジュールのシールド膜を取り去った状態での部分拡大平面図である。 本発明に基づく実施の形態３におけるモジュールのシールド膜を取り去った状態での部分拡大平面図である。 本発明に基づく実施の形態４におけるモジュールのシールド膜を取り去った状態での部分拡大平面図である。 本発明に基づく実施の形態４におけるモジュールの第１の変形例のシールド膜を取り去った状態での部分拡大平面図である。 本発明に基づく実施の形態４におけるモジュールの第２の変形例のシールド膜を取り去った状態での部分拡大平面図である。 本発明に基づく実施の形態５におけるモジュールの断面図である。 本発明に基づく実施の形態６におけるモジュールの断面図である。 本発明に基づく実施の形態７におけるモジュールの断面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図６を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の斜視図を図１に示す。モジュール１０１を斜め下から見たところを図２に示す。モジュール１０１の断面図を図３に示す。
　本実施の形態におけるモジュール１０１は、第１面１ａを有する基板１と、第１面１ａに実装された第１部品３１と、第１面１ａの少なくとも一部および第１部品３１の少なくとも側面を封止する第１封止樹脂６１と、第１封止樹脂６１の基板１から遠い側の面を覆い、接地されているシールド膜８１とを備える。第１部品３１の基板１から遠い側の面が第１封止樹脂６１から露出しており、第１部品３１の第１封止樹脂６１から露出している面を第１露出面３１ｅとすると、第１露出面３１ｅのうちシールド膜８１に覆われている領域の中には、局所的に表面粗さが小さくなっている帯状部分５１が設けられている。図３においては、帯状部分５１は他の領域に比べて凹んでいるように表示しているが、これは説明の便宜のための表示である。実際には、帯状部分５１は他の領域に比べて凹んでいてもよく、同じ高さであってもよく、逆に他の領域よりも高くなっていてもよい。帯状部分５１は、たとえばレーザ光を照射した跡である。
　図３に示したモジュール１０１において、シールド膜８１を取り去った状態で第１部品３１およびその近傍を真上から見たところを図４に示す。この例では、帯状部分５１は、格子状に形成されている。帯状部分５１は、第１部品３１の第１露出面３１ｅの内部だけに留まらず、その周辺にもはみ出すように形成されている。第１露出面３１ｅには、研削傷６があってもよい。図４に例示するように、たとえ研削傷６があるとしても、レーザ加工によって帯状部分５１を形成することによって、研削傷６は帯状部分５１によって上書きされている。
　図４におけるＶ－Ｖ線に関する矢視断面図を図５に示す。図５では、シールド膜８１もある状態での断面を示している。図５に示すように、第１露出面３１ｅには細かい凹凸があるが、帯状部分５１においては、他の部分よりも凹凸が緩やかになっている。帯状部分５１においては、他の部分よりも表面粗さが小さくなっているといってもよい。図５に示した例では、帯状部分５１は他の領域に比べて低くなっているが、これはあくまで一例である。上述したように、帯状部分５１は他の領域に比べて高くなっていてもよく、同じ高さであってもよい。
　図４におけるＶＩ－ＶＩ線に関する矢視断面図を図６に示す。図６では、シールド膜８１もある状態での断面を示している。元々、研削傷６があった箇所には大きな凹部があったが、レーザ加工によって第１部品３１の材料が一旦溶融して再凝固したことによって、この大きな凹部は再凝固部８によってほぼ埋められている。第１部品３１のこの部分は、回路が配置されている側の面ではなく材料のバルク状の面であるので、少しの深さまでは溶融したとしても第１部品３１の性能に問題はない。研削傷６の凹部の下には、研削時の衝撃によってクラック７が生じている場合もあるが、表面近傍の材料が一旦溶融した際には、クラック７を塞ぐようにして材料がそのまま再凝固するので、クラック７はそれ以上進展しにくくなる。
　本実施の形態では、研削傷６が帯状部分５１によって上書きされて表面状態が改善されているので、帯状部分５１によって、研削傷６は短く分断される。その結果、部品の天面に形成された研削傷６に起因したシールド膜８１の剥離を起こりにくくすることができる。あるいは、クラック７の代わりに研削傷６自体が深く形成されている場合であっても、上述の説明と同様に、研削傷６は、再凝固部８によってほぼ埋められうるので、研削傷６に起因したシールド膜８１の剥離を起こりにくくすることができる。
　本実施の形態で示したように、帯状部分５１は、格子状に配置されていることが好ましい。この構成を採用することにより、帯状部分５１によって、効率良く研削傷６を分断することができるからである。
　本実施の形態で示したように、帯状部分５１は、第１部品３１の材料の再凝固部８を含むことが好ましい。この構成を採用することにより、いったん生じた研削傷６を再凝固部８によって塞ぐことができるからである。
　なお、ここでは、帯状部分５１が格子状に配置されている例を示して説明したが、帯状部分５１のレイアウトはこれに限らない。たとえば、図７に示すように、六角形を組み合わせたパターンであってもよい。要するに、研削傷６がランダムな位置においてランダムな方向に存在していても、なるべく逃さずに帯状部分５１によって区切って一定以下の長さに分断することができるような配置であればよい。研削傷６の存在する方向がある程度予測出来る場合には、図８に示すようなパターンであってもよい。図８に示した例では、帯状部分５１はストライプ状に配置されている。研削傷６が帯状部分５１のストライプ模様と平行であれば、研削傷６がいずれの帯状部分５１によっても区切られないまま温存されることもありうるが、研削傷６の方向が予測でき、研削傷６と確実にどこかで交差するようにストライプの方向を設定することができるのであれば、図８に示すようなパターンも有効である。
　図９～図１４を参照して、本実施の形態におけるモジュール１０１を得るための製造方法について説明する。モジュール１０１を得るためには、実際には、複数の基板１に相当するサイズの集合基板を用いて製造工程を進めた後で、集合基板を個別のモジュール１０１のサイズに分断するという方法を採用してもよいが、ここでは、個別の基板１のサイズで図示し、説明する。
　まず、図９に示すように、基板１を用意する。基板１は、第１面１ａと、第１面１ａの逆側の面である第２面１ｂとを有する。第１面１ａには、複数の電極１７が配置されている。第２面１ｂには、複数の外部端子１５が配置されている。基板１の内部には、たとえばＧＮＤ導体パターン１６が配置されている。基板１は、複数の絶縁層を積み重ねて得た積層体であってもよい。基板１は、絶縁層と何らかのパターン形状の導電層とを交互に積層した構成であってもよい。また、基板１は、ＧＮＤ導体パターン１６以外の導体パターンを含んでいてもよい。基板１は、絶縁層を挟む導電層同士の間を電気的に接続するために絶縁層を貫通する導電ビアを含んでもよい。基板１に含まれる絶縁層の材料は、樹脂であってもよく、セラミックであってもよい。
　図１０に示すように、第１面１ａに部品４ａ，４ｂおよび第１部品３１を実装する。これらの部品は、複数の電極１７を介して実装される。これらの部品は、たとえばはんだ付けにより接続される。
　図１１に示すように、第１封止樹脂６１を形成する。第１面１ａは、第１封止樹脂６１によって覆われる。第１面１ａに部品４ａ，４ｂおよび第１部品３１はいずれも第１封止樹脂６１によって覆われる。部品４ａ，４ｂおよび第１部品３１の中で最も背が高いものは第１部品３１であるが、第１部品３１の上面も第１封止樹脂６１によって覆われる。
　図１２に示すように、研削ツール１０を用いて上面を研削する。研削ツール１０は、矢印９０に示すように回転しながら側方に進行する。ただし、図１２では、研削ツール１０は模式的に図示されている。実際の研削ツール１０はこのような形状、サイズを有するとは限らない。研削ツール１０の進行の仕方も、図１２に示した通りとは限らない。研削加工を終えると、図１３に示すように、第１部品３１の上面が第１露出面３１ｅとして露出する。第１露出面３１ｅと第１封止樹脂６１の上面とが同一平面上に位置するようになる。なお、第１部品３１は半導体ダイに限定されない。第１部品３１は、部品素体の一部を研削除去しても機能に影響が出にくい構造の部品であることが好ましい。第１部品３１は、このような構造の部品として、たとえば表面弾性波（ＳＡＷ）フィルタ、バルク弾性波（ＢＡＷ）フィルタなどのいずれかであってもよい。第１部品３１は、たとえばシリコンＩＣなどの集積回路であってもよい。
　図１４に示すように、第１露出面３１ｅにレーザ加工を施して、帯状部分５１を形成する。このとき行なわれるレーザ加工では、パルスレーザを用いて順に照射位置をずらしていくことによって描画していく方式が採用されてもよい。このレーザ加工には、第１部品３１の材料を透過しない波長のレーザ光が用いられる。帯状部分５１は、レーザ照射痕として生じる浅く細かい凹部の集合体となってもよい。
　図１４に示した状態から、この構造体の上面および側面を覆うようにシールド膜８１を形成することによって、図３に示したモジュール１０１が得られる。
　（実施の形態２）
　図１５を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュールの部分平面図を図１５に示す。本実施の形態におけるモジュールでは、帯状部分５１は、格子状であって、第１部品３１の第１露出面３１ｅからはみ出していない。帯状部分５１は、第１露出面３１ｅの内部のみに収まるように配置されている。本実施の形態におけるモジュールのその他の構成は、実施の形態１で説明したものと同様であるので、説明を繰り返さない。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。
　（実施の形態３）
　図１６を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュールの部分平面図を図１６に示す。本実施の形態におけるモジュールでは、帯状部分５１は、格子状であって、破線状である。帯状部分５１は、第１部品３１の第１露出面３１ｅから周囲にはみ出すように配置されている。本実施の形態におけるモジュールのその他の構成は、実施の形態１で説明したものと同様であるので、説明を繰り返さない。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。
　（実施の形態４）
　図１７～図１９を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュールの部分平面図を図１７に示す。本実施の形態におけるモジュールでは、帯状部分５１は、枠状である。帯状部分５１は、第１部品３１の第１露出面３１ｅの外周に沿うように第１露出面３１ｅの領域内に配置されている。帯状部分５１は、第１露出面３１ｅの外縁部に沿って配置されている。本実施の形態におけるモジュールのその他の構成は、実施の形態１で説明したものと同様であるので、説明を繰り返さない。
　なお、帯状部分５１の形状は、図１７に例示した形状に限定されない。たとえば図１８に示すように、帯状部分５１は第１露出面３１ｅの外縁部から内側に離間して配置されていてもよい。図１９に示すように、帯状部分５１は、枠状パターンを内側に向かって離隔するようにして多重に配置したものであってもよい。
　本実施の形態で示したように、帯状部分５１を枠状とした場合、短い研削傷６は、帯状部分５１と交差しないこともありうるが、ある程度以上長い研削傷６は帯状部分５１と交差する。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。第１部品３１の第１露出面３１ｅがある程度以上小さい場合には、本実施の形態で示したように帯状部分５１を枠状に配置するだけでも、研削傷６による悪影響を減らす効果を十分に得ることができる。
　（実施の形態５）
　図２０を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の断面図を図２０に示す。モジュール１０２の基本的な構成は、実施の形態１で説明したモジュール１０１と同様である。モジュール１０２においては、さらに以下の構成を備える。
　モジュール１０２においては、基板１は、第１面１ａとは反対側に第２面１ｂを有する。モジュール１０２は、さらに、第２面１ｂに実装された第２部品３２と、第２面１ｂの少なくとも一部および第２部品３２の少なくとも側面を封止する第２封止樹脂６２とを備える。すなわち、モジュール１０２は、両面実装構造となっている。
　第２面１ｂには、第２部品３２の他に部品４ｃも実装されている。第２封止樹脂６２は、第２部品３２および部品４ｃを完全に覆っている。第２封止樹脂６２を貫通するように、柱状電極１８が配置されている。柱状電極１８は、第２面１ｂと第２封止樹脂６２の下面とをつないでいる。柱状電極１８の下端には、外部端子１９が形成されている。
　本実施の形態においても、実施の形態１で説明した効果を得ることができる。本実施の形態では、両面実装構造を採用しているので、基板１の限られた面積により多くの部品を実装することができる。
　（実施の形態６）
　図２１を参照して、本発明に基づく実施の形態６におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の断面図を図２１に示す。モジュール１０３の基本的な構成は、実施の形態５で説明したモジュール１０２と同様である。モジュール１０３においては、さらに以下の構成を備える。
　モジュール１０３は、シールド膜８２を備える。シールド膜８２は、第２封止樹脂６２の基板１から遠い側の面を覆い、接地されている。第２部品３２の基板１から遠い側の面が第２封止樹脂６２から露出している。第２部品３２の第２封止樹脂６２から露出している面を第２露出面３２ｅとすると、第２露出面３２ｅにも帯状部分５２が形成されている。
　シールド膜８２は、シールド膜８１とつながっていてもよい。モジュール１０３は、第２封止樹脂６２の下面に外部端子１９ａ，１９ｂを備える。外部端子１９ａ，１９ｂはそれぞれ柱状電極１８の下端に接続されている。外部端子１９ａは、ＧＮＤ端子であり、シールド膜８２と接している。外部端子１９ｂは、信号端子であり、シールド膜８２から離隔している。シールド膜８２には開口部が形成されており、信号端子である外部端子１９ｂは、シールド膜８２とは接しないように、この開口部の中に配置されている。
　帯状部分５２は、真下から見たときには、たとえば帯状部分５１と同様に何らかのパターンとなっている。帯状部分５２は、たとえば格子状となっていてよい。帯状部分５２のパターンは、第２露出面３２ｅに存在しうる研削傷を一定の長さ以下に分断することができるパターンであればよい。
　本実施の形態においても、実施の形態１で説明した効果を得ることができる。本実施の形態では、シールド膜８１の剥離だけでなく、シールド膜８２の剥離も防止することができる。
　（実施の形態７）
　図２２を参照して、本発明に基づく実施の形態７におけるモジュールについて説明する。本実施の形態におけるモジュール１０４の断面図を図２２に示す。モジュール１０４の基本的な構成は、実施の形態１で説明したモジュール１０１と同様である。モジュール１０４においては、さらに以下の構成を備える。
　モジュール１０４においては、第１封止樹脂６１は、第１面１ａの全体を覆うのではなく一部のみを覆っている。第１面１ａには、電極１７の他に電極２２，２３が配置されている。電極２２を介してコネクタ２１が実装されている。コネクタ２１は第１封止樹脂６１によって覆われていない。シールド膜８１は、第１封止樹脂６１を覆っているが、コネクタ２１は、第１封止樹脂６１の外側に位置するので、コネクタ２１はシールド膜８１によって電磁的に遮蔽されていない。電極２３は、第１面１ａの第１封止樹脂６１によって覆われる領域と覆われない領域との境目に位置する。電極２３は、シールド膜８１と電気的に接続されている。第２面１ｂには、アンテナ２０が配置されている。アンテナ２０は、導電膜によって形成されている。電極２２を介して基板１に実装される部品は、コネクタ２１に限定されず、その他の種類の電子部品であってもよい。
　本実施の形態においても、実施の形態１で説明した効果を得ることができる。本実施の形態では、アンテナ２０を用いて通信を行なうことができる。
　なお、ここまでの実施の形態では、帯状部分をレーザ加工によって形成するものとして説明してきたが、これはあくまで一例である。帯状部分の形成方法は、レーザ加工に限らず、他の方法であってもよい。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１面、１ｂ　第２面、４ａ，４ｂ，４ｃ　部品、６　研削傷、７　クラック、８　再凝固部、１０　研削ツール、１５　外部端子、１６　ＧＮＤ導体パターン、１７，２２，２３　電極、１８　柱状電極、１９，１９ａ，１９ｂ　外部端子、２０　アンテナ、２１　コネクタ、３１　第１部品、３１ｅ　第１露出面、３２　第２部品、３２ｅ　第２露出面、５１，５２　帯状部分、６１　第１封止樹脂、６２　第２封止樹脂、８１，８２　シールド膜、９０　矢印、１０１，１０２，１０３，１０４　モジュール。

Claims (5)

  1. 　第１面を有する基板と、
    　前記第１面に実装された第１部品と、
    　前記第１面の少なくとも一部および前記第１部品の少なくとも側面を封止する第１封止樹脂と、
    　前記第１封止樹脂の前記基板から遠い側の面を覆い、接地されているシールド膜とを備え、
    　前記第１部品の前記基板から遠い側の面が前記第１封止樹脂から露出しており、
    　前記第１部品の前記第１封止樹脂から露出している面を第１露出面とすると、
    　前記第１露出面のうち前記シールド膜に覆われている領域の中には、局所的に表面粗さが小さくなっている帯状部分が設けられている、モジュール。
  2. 　前記帯状部分は、格子状に配置されている、請求項１に記載のモジュール。
  3. 　前記帯状部分は、前記第１露出面の外縁部に沿って配置されている、請求項１に記載のモジュール。
  4. 　前記帯状部分は、前記第１部品の材料の再凝固部を含む、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記基板は、前記第１面とは反対側に第２面を有し、
    　前記モジュールは、さらに、
    　前記第２面に実装された第２部品と、
    　前記第２面の少なくとも一部および前記第２部品の少なくとも側面を封止する第２封止樹脂とを備える、請求項１から４のいずれか１項に記載のモジュール。
PCT/JP2022/026978 2021-08-10 2022-07-07 モジュール WO2023017698A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/426,645 US20240170356A1 (en) 2021-08-10 2024-01-30 Module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-130899 2021-08-10
JP2021130899 2021-08-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/426,645 Continuation US20240170356A1 (en) 2021-08-10 2024-01-30 Module

Publications (1)

Publication Number Publication Date
WO2023017698A1 true WO2023017698A1 (ja) 2023-02-16

Family

ID=85199937

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/026978 WO2023017698A1 (ja) 2021-08-10 2022-07-07 モジュール

Country Status (2)

Country Link
US (1) US20240170356A1 (ja)
WO (1) WO2023017698A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
US20200051926A1 (en) * 2018-08-10 2020-02-13 STATS ChipPAC Pte. Ltd. EMI Shielding for Flip Chip Package with Exposed Die Backside
WO2021049400A1 (ja) * 2019-09-12 2021-03-18 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
WO2021124806A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149466A (ja) * 2018-02-27 2019-09-05 Tdk株式会社 回路モジュール
US20200051926A1 (en) * 2018-08-10 2020-02-13 STATS ChipPAC Pte. Ltd. EMI Shielding for Flip Chip Package with Exposed Die Backside
WO2021049400A1 (ja) * 2019-09-12 2021-03-18 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
WO2021124806A1 (ja) * 2019-12-20 2021-06-24 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法

Also Published As

Publication number Publication date
US20240170356A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
US8240035B2 (en) Circuit module and manufacturing method for the same
TWI520661B (zh) 電路模組及其製造方法
CN102760667B (zh) 形成双面电磁屏蔽层的半导体封装方法及构造
US20110006408A1 (en) Chip package and manufacturing method thereof
JP6571124B2 (ja) 電子部品モジュールの製造方法
US20100110656A1 (en) Chip package and manufacturing method thereof
US20150043189A1 (en) Circuit module and method of producing the same
US10834821B2 (en) Electronic circuit module
JP2005073219A (ja) 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート
US20170098637A1 (en) Circuit module and method for manufacturing the same
US10217711B2 (en) Semiconductor package and manufacturing method thereof
TW201740512A (zh) 半導體封裝及半導體封裝的製造方法
US6798665B2 (en) Module and method of manufacturing the module
JP6199724B2 (ja) 半導体装置の製造方法
WO2023017698A1 (ja) モジュール
KR101197189B1 (ko) 반도체 패키지 및 그 제조방법
US20200260581A1 (en) Circuit module
JP6939982B2 (ja) 高周波モジュール
WO2023281847A1 (ja) モジュール
JP2004319779A (ja) 半導体チップ搭載用配線基板及びその製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JP7171894B2 (ja) 配線基板、電子装置及び電子モジュール
JP7456830B2 (ja) 回路モジュール
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22855762

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE