TWI832393B - 電路板之導電凸塊結構及其製造方法 - Google Patents

電路板之導電凸塊結構及其製造方法 Download PDF

Info

Publication number
TWI832393B
TWI832393B TW111131953A TW111131953A TWI832393B TW I832393 B TWI832393 B TW I832393B TW 111131953 A TW111131953 A TW 111131953A TW 111131953 A TW111131953 A TW 111131953A TW I832393 B TWI832393 B TW I832393B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
circuit board
bump
conductive layer
Prior art date
Application number
TW111131953A
Other languages
English (en)
Other versions
TW202410759A (zh
Inventor
蘇國富
卓志恆
林宙誼
Original Assignee
易鼎股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 易鼎股份有限公司 filed Critical 易鼎股份有限公司
Priority to TW111131953A priority Critical patent/TWI832393B/zh
Priority to US18/321,999 priority patent/US20240074047A1/en
Application granted granted Critical
Publication of TWI832393B publication Critical patent/TWI832393B/zh
Publication of TW202410759A publication Critical patent/TW202410759A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/119Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0014Shaping of the substrate, e.g. by moulding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09045Locally raised area or protrusion of insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一種電路板之導電凸塊結構,係在電路板的導電層上的至少一個凸塊預定區域形成至少一個複合導電凸塊。複合導電凸塊包括一隆起部以及一導電柱,其中該隆起部由該導電層的頂平面隆起一高度,該導電柱的底面結合接觸於該隆起部的表面,而導電柱的頂部則向上凸出該導電層的該頂平面一凸出高度。

Description

電路板之導電凸塊結構及其製造方法
本發明係有關於一種電路板之結構,尤指一種在電路板的導電層上形成一複合導電凸塊的結構及其製造方法。
電路板普遍使用在現今各種電子設備、通訊設備、儀器設備中。特別是軟性電路板,目前已成為各類型電設備不可或缺的電路組件。
在軟性電路板的技術中,為了實現電路的佈設,一般都需在軟性電路板上形成電路路徑及導電通孔結構。為了要將軟性電路板的信號傳送至電子裝置、測試設備或另一電路板,有必要在電路板的選定位置設置接觸點或導電凸塊,並經由導電通孔連接電路板中的信號線,以使兩個不同部件間得經由接觸或焊著,而提供電信號傳輸的路徑。
為了要在電路板上設置導電通孔結構,一般是在軟性電路板中開設一通孔,再於該通孔的孔壁以電鍍方式形成一電鍍層,再利用蝕刻的技術形成電導通路徑。然而,為了要在電路板上設置導電凸塊結構,以目前技術而言,仍存在一些有待改進的問題。例如,在電路板導電凸塊結構的先前技術中,主要仍依賴傳統電鍍製程以完成該導電凸塊結構,如此即受到電鍍製程的限制,且該導電凸塊結構的完成高度受到限制。
因此,本發明的一目的即是提供一種電路板之導電凸塊結構,在該導電凸塊結構中包括複合導電凸塊的結構型式。
本發明的另一目的是提供一種電路板之導電凸塊的製造方法,通過簡易製程步驟即可在電路板上形成高品質的導電凸塊結構。
為了達到前述目的,本發明提供一種電路板之導電凸塊結構,係在電路板的導電層上的至少一個凸塊預定區域形成至少一個複合導電凸塊。複合導電凸塊包括一隆起部以及一導電柱,其中該隆起部由該導電層的頂平面隆起一高度,該導電柱的底面結合接觸於該隆起部的表面,而導電柱的頂部則向上凸出該導電層的該頂平面一凸出高度。
其中,導電層位在該至少一凸塊預定區域係受到一應力隆起變形而在該至少一凸塊預定區域處隆起一隆起高度,而形成該隆起部。
其中,該隆起部的表面更可形成一防氧化導電層,用以提高該導電柱和該隆起部的該表面之間的接觸導電性,該防氧化導電層係可為金屬材料、含該金屬材料的合金材料或化學防氧化膜層之一,且該金屬材料選自於銀、銅、鎳、金、鍚、鈀之一。
另一實施例中,該導電層位在該至少一凸塊預定區域上形成一電鍍區,而使該導電層的該頂平面在該至少一凸塊預定區域處形成該隆起部。
其中,該導電層係以一膠層或以無膠製程結合在該絶緣材料層的該頂面。
其中,該導電柱的頂面還可以形成一表面處理層,該表面處理層可為一防氧化層可作為防氧化功能或是一焊接層可作為降低接觸電阻的功能。
在效果方面,本發明具有製程簡化、導電凸塊導電阻抗低、導電凸塊的高度可依需要簡易調整、接觸導電的可靠度佳等優點。
本發明所採用的具體技術,將藉由以下之實施例及附呈圖式作進一步之說明。
1:電路板
11:導電凸塊
12:導電路徑
21:絶緣材料層
22:膠層
23:導電層
231:頂平面
3:複合導電凸塊
31:隆起部
31a:隆起部
32:導電柱
33:表面處理層
4:絶緣覆層
5:離型層
51:開孔
6:防氧化導電層
H:凸出高度
P:凸塊預定區域
圖1顯示在一電路板上設置導電凸塊的立體圖。
圖2顯示圖1中A-A斷面的剖視圖。
圖3A~3E顯示本發明第一實施例在製作電路板之導電凸塊結構時的一序列製造 步驟。
圖4A~4F顯示本發明第二實施例在製作電路板之導電凸塊結構時的一序列製造步驟。
圖5A~5E顯示本發明第三實施例在製作電路板之導電凸塊結構時的一序列製造步驟。
圖6A~6E顯示本發明第四實施例在製作電路板之導電凸塊結構時的一序列製造步驟。
參閱圖1所示,其顯示一電路板1上設置至少一個導電凸塊11,且導電凸塊11連通一導電路徑12。依不同的應用所需,在電路板1接近其前端緣處可設置複數個彼此間隔的導電凸塊11或在電路板1的任一選定位置設置一個或一個以上的導電凸塊11,以作為電路接觸之用途。在應用方面,電路板1係可為硬式電路板、軟式電路板、軟硬結合板之一。
圖2顯示圖1中A-A斷面的剖視圖,其顯示一絶緣材料層21上以一膠層22結合一導電層23。絶緣材料層21係選自於液晶聚合物(LCP)、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、PET、環氧樹脂(Epoxy)、改質環氧樹脂(modified Epoxy)、鐵氟龍(Telflon)之一。膠層22係選自於絶緣膠、異方性導電膠之一。選擇性地,膠層22亦可為熱熔膠。導電層23係係為金屬材料或含有該金屬材料的合成材料,而該金屬材料係選自於銅、銀、鎳、金、鋁之一。
導電層23位在一預先定義的凸塊預定區域P上形成一個複合導電凸塊3,且該複合導電凸塊3係由一隆起部31和一導電柱32所構成。
複合導電凸塊3中的隆起部31係位在該導電層23的凸塊預定區域P且由該導電層23的頂平面231隆起一高度。導電柱32係位在隆起部31上,且導電柱32底面結合接觸於隆起部31的表面,而其頂部則向上凸出導電層23的頂平面231一凸出高度H。
導電柱32係可為銀、鍚、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一的導電材料或含有該材料成份的混合漿料的導電材料。導電柱32的頂面還可以形成一表面處理層33,該表面處理層33可為一防氧化層可作為防氧化功能或是一焊接層以在日後焊接時作為降低接觸電阻的功能。
導電層23位在凸塊預定區域P以外的區域,可覆設一絶緣覆層4,作為絶緣保護作用。
圖3A~3E顯示本發明第一實施例在製作電路板之導電凸塊結構時的一序列製造步驟。首先,如圖3A所示,在一絶緣材料層21的頂面以一膠層22結合一導電層23,再於導電層23上形成一絶緣覆層4和一離型層5。
依不同的電路佈局所需,在導電層23上預定形成本發明複合導電凸塊3的一個或多個位置處,定義至少一凸塊預定區域P,並在離型層5和絶緣覆層4對應於該凸塊預定區域P的位置開設一開孔51,使得位在該凸塊預定區域P的導電層23的頂平面231曝露出(如圖3B所示)。
然後,施加一由上而下的壓力F於該離型層5,使該導電層23的該凸塊預定區域P因受到該膠層22的擠壓應力而變形(如圖3C所示),進而隆起該導電層23的頂平面231一隆起高度,而形成隆起部31。
隨後,在離型層5的開孔51中以導電材料填注或電鍍方式在開孔51中形成一導電柱32(如圖3D所示),使導電柱32的底面結合接觸於該隆起部31的表面,而導電柱32的頂部則向上凸出導電層23的頂平面231一凸出高度H。較佳地,導電柱32的頂面還可以形成一表面處理層33,該表面處理層33可為一防氧化層或是一焊接層。
導電柱32的形成除了以印刷、電鍍等方式形成之外,亦可在前述離型層5和絶緣覆層4開設開孔51之後,在該開孔51中以表面黏著封裝技術植入鍚球再經例如回焊爐進行回焊加熱,而在該開孔51中形成所需的導電柱32。
最後,去除該離型層5(如圖3E所示),而形成本發明的複合導電凸塊3。
圖4A~4F顯示本發明第二實施例在製作電路板之導電凸塊結構時的一序列製造步驟。本實施例的製造步驟(圖4A~4C、圖4E~4F)與前述第一實施例的製造步驟(圖3A~3E)相同,其差異在於導電層23上在形成隆起部31(如圖4C)之後,會在隆起部31的表面更形成一防氧化導電層6(如圖4D),用以提高該導電柱32和隆起部31的表面之間的接觸導電性。該防氧化導電層6係可為金屬材料、含該金屬材料的合金材料或化學防氧化膜層之一,且該金屬材料可選自於銀、銅、鎳、金或含有該銀、銅、鎳、金、鍚、鈀的複合材料之一。較佳地,導電柱32的頂面還可以形成一表面處理層33,該表面處理層33可為一防氧化層或是一焊接層。
圖5A~5E顯示本發明第三實施例在製作電路板之導電凸塊結構時的一序列製造步驟。本實施例的製造步驟(圖5A~5B)與前述第一實施例的製造步驟(圖3A~3B)相同,但在離型層5和絶緣覆層4對應於凸塊預定區域P的位置開設開孔51(如圖5B)之後,會在導電層23位在凸塊預定區域P的頂平面231上以例如電鍍技術形成一電鍍區,如此在導電層23位在凸塊預定區域P的頂平面231上即形成一隆起部31a(如圖5C所示)。
隨後,在離型層5的開孔51中形成一導電柱32(如圖5D所示),使導電柱32的底面結合接觸於該隆起部31a的表面,而導電柱32的頂部則向上凸出導電層23的頂平面231一凸出高度H。最後,去除該離型層5(如圖5E所示),而形成本發明的複合導電凸塊3。該隆起部31a可選自於銀、銅、鎳、金或含有該銀、銅、鎳、金的複合材料之一。較佳地,導電柱32的頂面還可以形成一表面處理層33,該表面處理層33可為一防氧化層或是一焊接層。
以上實施例係以有膠電路板基材及其製程作為實施例說明,亦即絶緣材料層係以膠層結合導電層。本發明亦可應用於無膠電路板基材及製程。
圖6A~6E顯示本發明第四實施例採用無膠製程在電路板上形成導電凸塊的一序列製造步驟。本實施例的製造步驟與圖5A~5E所示實施例的製造步驟 大致相同,其差異在於導電層23係以無膠製程的技術結合在絶緣材料層21上(如圖6A所示),再於導電層23上形成一絶緣覆層4和一離型層5。
然後,在離型層5和絶緣覆層4對應於凸塊預定區域P的位置開設一開孔51,使得位在該凸塊預定區域P的導電層23的頂平面231曝露出(如圖6B所示)。
接著,在導電層23位在凸塊預定區域P的頂平面231上以例如電鍍技術形成一電鍍區,如此在導電層23位在凸塊預定區域P的頂平面231上即形成一隆起部31a(如圖6C所示)。
隨後,在離型層5的開孔51中以導電材料填注或電鍍方式在開孔51中形成一導電柱32(如圖6D所示),使導電柱32的底面結合接觸於該隆起部31a的表面,而導電柱32的頂部則向上凸出導電層23的頂平面231一凸出高度H。較佳地,導電柱32的頂面還可以形成一表面處理層33,該表面處理層33可為一防氧化層或是一焊接層。
最後,去除該離型層5(如圖6E所示),而形成本發明的複合導電凸塊3。
以上實施例僅為例示性說明本發明之結構設計,而非用於限制本發明。任何熟於此項技藝之人士均可在本發明之結構設計及精神下,對上述實施例進行修改及變化,唯這些改變仍屬本發明之精神及以下所界定之專利範圍中。因此本發明之權利保護範圍應如後述之申請專利範圍所列。
21:絶緣材料層
22:膠層
23:導電層
231:頂平面
3:複合導電凸塊
31:隆起部
32:導電柱
33:表面處理層
4:絶緣覆層
H:凸出高度
P:凸塊預定區域

Claims (19)

  1. 一種電路板之導電凸塊結構,包括:一絶緣材料層;一導電層,結合在該絶緣材料層的頂面,在該導電層上定義至少一凸塊預定區域;其特徵在於:該導電層的該至少一凸塊預定區域上形成至少一複合導電凸塊,且該至少一複合導電凸塊包括:一隆起部,形成在該導電層的該至少一凸塊預定區域且由該導電層的頂平面隆起一高度;一導電柱,其底面結合接觸於該隆起部的表面,而其頂部則向上凸出該導電層的該頂平面一凸出高度。
  2. 如請求項1所述之電路板之導電凸塊結構,其中該電路板係為硬式電路板、軟式電路板、軟硬結合板之一。
  3. 如請求項1所述之電路板之導電凸塊結構,其中該隆起部的該表面更形成一防氧化導電層,用以提高該導電柱和該隆起部的該表面之間的接觸導電性,該防氧化導電層係為金屬材料、含該金屬材料的合金材料或化學防氧化膜層之一,且該金屬材料選自於銀、銅、鎳、金、鍚、鈀之一。
  4. 如請求項1所述之電路板之導電凸塊結構,其中該導電層位在該至少一凸塊預定區域係受到一應力隆起變形而在該至少一凸塊預定區域處隆起一隆起高度,而形成該隆起部。
  5. 如請求項1所述之電路板之導電凸塊結構,其中該導電層位在該至少一凸塊預定區域上形成一電鍍區,而使該導電層的該頂平面在該至少一凸塊預定區域處形成該隆起部。
  6. 如請求項1所述之電路板之導電凸塊結構,其中該導電層係以 一膠層結合在該絶緣材料層的該頂面,該膠層係選自於絶緣膠、異方性導電膠之一。
  7. 如請求項1所述之電路板之導電凸塊結構,其中該導電層係以無膠製程結合在該絶緣材料層的該頂面。
  8. 如請求項1所述之電路板之導電凸塊結構,其中該導電柱的頂面還形成一表面處理層,且該表面處理層係為一防氧化層、焊接層之一。
  9. 如請求項1所述之電路板之導電凸塊結構,其中:該絶緣材料層係選自於液晶聚合物(LCP)、聚醯亞胺(PI)、改質聚醯亞胺(MPI)、PET、環氧樹脂(Epoxy)、改質環氧樹脂(modified Epoxy)、鐵氟龍(Telflon)之一;該導電層係為金屬材料或含有該金屬材料的合成材料,而該金屬材料係選自於銅、銀、鎳、金、鋁之一;該導電柱係為銀、鍚、鋁、銅、導電碳漿(Carbon)、導電粒子膠層之一的導電材料。
  10. 如請求項1所述之電路板之導電凸塊結構,其中該導電柱之形成係將位在該隆起部上的鍚球以回焊加熱而形成該導電柱。
  11. 一種電路板之導電凸塊結構的製造方法,包括下列步驟:(a)在一絶緣材料層的頂面結合一導電層;(b)在該導電層上定義至少一凸塊預定區域;(c)在該導電層上結合一離型層;(d)在該離型層對應於該至少一凸塊預定區域處開設對應的至少一開孔,使得位在該至少一凸塊預定區域的該導電層的頂平面曝露出;(e)在該導電層對應於該至少一凸塊預定區域處形成至少一隆起部;(f)在該離型層的該至少一開孔中形成至少一導電柱,該至少一導電柱的底面結合接觸於該至少一隆起部的表面,而該至少一導電柱的頂部則向上凸出該導電層的該頂平面一凸出高度;(g)去除該離型層。
  12. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(e)之後,更包括在該隆起部的該表面形成一防氧化導電層之步驟。
  13. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(c)中,在該導電層上結合該離型層之前,更包括在該導電層上形成一絶緣覆層之步驟。
  14. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(e)中,該隆起部係藉由施加一由上而下的壓力於該離型層,使該導電層的該至少一凸塊預定區域因受到擠壓應力而變形,進而隆起一隆起高度,而形成該隆起部。
  15. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(e)中,該隆起部係藉由在該導電層的該頂平面位在該至少一凸塊預定區域形成一電鍍區,而使該導電層的該頂平面在該至少一凸塊預定區域處形成該隆起部。
  16. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(a)中,該導電層係以一膠層結合在該絶緣材料層的該頂面。
  17. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(a)中,該導電層係以無膠製程結合在該絶緣材料層的該頂面。
  18. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(f)中,該至少一導電柱的頂面還形成一表面處理層,且該表面處理層係為一防氧化層、焊接層之一。
  19. 如請求項11所述之電路板之導電凸塊結構的製造方法,其中步驟(f)中,該至少一導電柱的形成係在該至少一開孔中以表面黏著封裝技術植入鍚球再經回焊加熱,而在該至少一開孔中形成該至少一導電柱。
TW111131953A 2022-08-24 2022-08-24 電路板之導電凸塊結構及其製造方法 TWI832393B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111131953A TWI832393B (zh) 2022-08-24 2022-08-24 電路板之導電凸塊結構及其製造方法
US18/321,999 US20240074047A1 (en) 2022-08-24 2023-05-23 Conductive bump structure of circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111131953A TWI832393B (zh) 2022-08-24 2022-08-24 電路板之導電凸塊結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI832393B true TWI832393B (zh) 2024-02-11
TW202410759A TW202410759A (zh) 2024-03-01

Family

ID=89996424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111131953A TWI832393B (zh) 2022-08-24 2022-08-24 電路板之導電凸塊結構及其製造方法

Country Status (2)

Country Link
US (1) US20240074047A1 (zh)
TW (1) TWI832393B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200740599A (en) * 2006-03-20 2007-11-01 3M Innovative Properties Co Articles and methods including patterned substrates formed from densified, adhered metal powders
TW201540171A (zh) * 2014-02-25 2015-10-16 Sumitomo Bakelite Co 電磁波遮蔽膜、撓性印刷基板、電子零件搭載基板、及電子零件之被覆方法
US20210315137A1 (en) * 2018-02-27 2021-10-07 Tdk Corporation Circuit module
US20210408207A1 (en) * 2020-06-24 2021-12-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200740599A (en) * 2006-03-20 2007-11-01 3M Innovative Properties Co Articles and methods including patterned substrates formed from densified, adhered metal powders
TW201540171A (zh) * 2014-02-25 2015-10-16 Sumitomo Bakelite Co 電磁波遮蔽膜、撓性印刷基板、電子零件搭載基板、及電子零件之被覆方法
US20210315137A1 (en) * 2018-02-27 2021-10-07 Tdk Corporation Circuit module
US20210408207A1 (en) * 2020-06-24 2021-12-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
US20240074047A1 (en) 2024-02-29
TW202410759A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JP3847693B2 (ja) 半導体装置の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
TWI832393B (zh) 電路板之導電凸塊結構及其製造方法
TWI394250B (zh) 封裝結構及其製法
TW202209940A (zh) 電路板結構及其製作方法
JP2001127425A (ja) 配線基板及びその接合方法、実装部品の実装及び接合方法、電子部品、回路基板並びに電子機器
JP2003152024A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US9673063B2 (en) Terminations
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2006303338A (ja) 多層回路基板とその製造方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
CN211125640U (zh) 一种封装结构、封装模块及计算机设备
JP5516069B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20220071015A1 (en) Circuit board structure and manufacturing method thereof
JP2954559B2 (ja) 配線基板の電極構造
JP2002158446A (ja) フレキシブル基板素片、及び、多層フレキシブル配線板
JPH10233573A (ja) プリント配線板及び部品実装方法
JPH09139560A (ja) 回路基板装置およびその製造方法
TW201828396A (zh) 新型端子