JP4560644B2 - はんだ引けを改善した半導体基板用放熱板 - Google Patents

はんだ引けを改善した半導体基板用放熱板 Download PDF

Info

Publication number
JP4560644B2
JP4560644B2 JP2005234526A JP2005234526A JP4560644B2 JP 4560644 B2 JP4560644 B2 JP 4560644B2 JP 2005234526 A JP2005234526 A JP 2005234526A JP 2005234526 A JP2005234526 A JP 2005234526A JP 4560644 B2 JP4560644 B2 JP 4560644B2
Authority
JP
Japan
Prior art keywords
substrate
heat sink
semiconductor substrate
solder
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005234526A
Other languages
English (en)
Other versions
JP2007049085A (ja
Inventor
久寿 荒木
直明 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Metaltech Co Ltd
Original Assignee
Dowa Metaltech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Metaltech Co Ltd filed Critical Dowa Metaltech Co Ltd
Priority to JP2005234526A priority Critical patent/JP4560644B2/ja
Publication of JP2007049085A publication Critical patent/JP2007049085A/ja
Application granted granted Critical
Publication of JP4560644B2 publication Critical patent/JP4560644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子を搭載する基板(本明細書において「半導体基板」という)に接合される銅または銅合金からなる放熱板に関する。
半導体素子から発生する熱を効率よく放散させるための手段として、半導体基板を熱伝導性の良い材料からなる「放熱板」の上に搭載する手段が広く採用されている。
図1に、放熱板の上に半導体基板を搭載した半導体モジュールの構成例を模式的に示す。アルミナや窒化アルミニウムなどのセラミックスからなる絶縁基板5の表面には銅パターン4が形成されており、その反対側の面には銅板などからなる導体層6が形成されている。絶縁基板5と銅パターン4および導体層6が一体となって半導体基板3を構成している。半導体基板3の銅パターン4が形成された面には、例えばはんだ層2を介して半導体素子7が搭載されている。銅パターン4と半導体素子7の間には必要に応じてAlなどの導電材料からなるリード線8が取り付けられ、回路を構成する。一方、半導体基板3の導体層6が形成された面は、はんだ層2を介して放熱板1と接合されている。
絶縁基板5は、半導体素子と同程度の小さい熱膨張係数を必要とすることから、例えばパワー半導体用絶縁基板としてはセラミックスで作られる。これに対し、放熱板1は直接半導体素子と接合されるものではないため半導体素子と同等の小さい熱膨張係数までは要求されず、むしろ熱伝導性の方が優先される。このため、放熱板には熱伝導性の良好な銅、銅合金、アルミニウムまたはアルミニウム合金の板が主として使用される。
半導体基板を放熱板にはんだ接合する際、はんだ層が薄くなりすぎる箇所が生じると、その部分ではんだ層にクラックが入りやすい。その対策として、できるだけ均一なはんだ層厚みを実現するために、放熱板の半導体基板を搭載する面に複数の突起を設け、両者の間隙を確保しておくことが行われている(特許文献1、2)。
はんだの種類については、最近では環境問題からPbフリーはんだが主流になりつつある。PbフリーはんだとしてはSn−Ag系、Sn−Sb系などが実用に供されている。しかし、これらは従来のPbはんだに比べクリープに対する抵抗力が強い。このため、はんだ付け時の冷却過程において、放熱板は半導体基板との熱膨張差によって半導体基板側が凸になる「反り」を生じやすい。すなわち、従来のPbはんだの場合は、はんだ付け時の冷却過程で放熱板と半導体基板が異なる熱膨張挙動を呈すると、両者の間を埋めるPbはんだはクリープ現象によって変形することで歪を吸収し、放熱板の反りは大きくならずに済んでいた。ところがPbフリーはんだの場合はクリープ変形が生じにくいため、両者の熱膨張差に起因する歪は緩和されず、結果的により熱膨張係数の大きい放熱板(銅または銅合金)が半導体基板よりも大きく収縮して、上記のような反りが生じ、しばしば問題となっていた。この問題の対策として、はんだ接合前に予め放熱板に逆方向の反りを付けておく手法が採られることがある(特許文献3)。すなわち、半導体基板側の面が凹面となる曲面形状を形成しておき、熱膨張差による反りが相殺されるようにするものである。
特開2000−277876号公報 特開2001−358267号公報 特開2003−68949号公報
上記のように、放熱板に突起を設けることにより、はんだ層の薄い部分で生じていたクラックの発生は効果的に抑制できるようになった。また、放熱板に予め逆方向の反りを付けておくことにより、Pbフリーはんだを使用した場合に特に顕著であった「反り」の問題も大幅に軽減された。突起の形成と、逆方向の反り付けを同時に行うことが、これらの問題の同時解決に有効であることも確認されている。
ところが、複数の半導体基板を1枚の放熱板の上に搭載するタイプの半導体モジュールも多く採用される。このタイプでは、放熱板に突起の形成と、逆方向の反り付けを同時に施した場合、新たな問題が顕在化することがわかった。すなわち、放熱板上に搭載される複数の半導体基板のうち、端部に配置されるものにおいて、はんだ凝固時のいわゆる「引け」に起因する欠陥(接合不良)が生じやすいのである。
図2に、表面に突起を形成し、かつ曲率半径Rの逆方向の反りを付けた放熱板の上に2枚の半導体基板を並設した場合の断面を模式的に示す(半導体基板のはんだと接触する部位は図1の導体層6に相当する)。これは、はんだ接合前の状態をイメージしたものである。概念を説明するために、突起の高さおよび反りの大きさについては極めて誇張して描いてある。この例ではサイズの異なる2枚の半導体基板を非対称に配置してある。このうちサイズの大きい方の半導体基板を例にとると、隣接する基板と反対側の最も端に位置する突起P1の外側(図2では左側)には、長さXにわたって放熱板と半導体基板の間に隙間部分(以下「周縁部」という)が形成される。周縁部の長さXがあまり短いとはんだクラックの原因となることが知られており、通常、Xは2.0mm程度以上は確保される。しかしながら、放熱板には反りが付けられていることにより、特にサイズの大きい方の半導体基板の周縁部では基板縁部と放熱板表面との距離Yがかなり小さくなる。したがって、はんだ付けを行ったとき、この周縁部ではんだの「引け」が生じやすく、接合不良を招く要因となる。なお、隣の基板に近い側の周縁部では、引けに起因する接合不良は問題になりにくい。図2では隣の基板に近い側の周縁部(突起P2の外側)がXより小さい場合を例示しているが、これが仮にXと同じであっても、はんだ引けに起因するクラックは隣接する基板と反対側の周縁部(突起P1の外側)で発生する。
本発明は、複数の半導体基板を並べて搭載する放熱板において、Pbフリーはんだを使用した場合の「反り」の発生と、周縁部に生じる「引け」に起因した欠陥の発生を一挙に解消しうる放熱板を提供しようというものである。
発明者らは種々検討の結果、上記課題は、放熱板表面の突起の高さを一様にするのではなく、部分的に差を付けることによって達成できることを見出した。すなわち本発明では、複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、各半導体基板と放熱板の間隔を確保するための複数の突起を有し、半導体基板搭載面が凹面となる下記(1)式を満たす曲面形状を有する放熱板において、
下記(2)式および(3)式を満たすように高さの異なる突起を設けたことを特徴とする半導体基板用放熱板が提供される。特に、下記基板Aを下記(4)式を満たすように搭載する放熱板が好適な対象となる。
1000≦R≦10000 ……(1)
3×10-4≦(h1−h2)/LP≦5×10-3 ……(2)
1×10-6≦(h1−h2)/R≦5×10-5 ……(3)
2≦X≦10 ……(4)
ただし、並設する複数の半導体基板のうち一方の端に位置するものを基板A、その隣のものを基板Bと呼び、基板Aを載せたときに接する突起のうち、基板Bと反対側の端に位置するものを突起P1、基板B側の端に位置するものを突起P2と呼び、半導体基板を搭載する面を上にして水平面上に置いたときの鉛直方向に平行で、かつ突起P1と突起P2の先端を通る断面を断面Zと呼ぶとき、
R:断面Zにおける板厚中心部の曲率半径(mm)、
1およびh2:それぞれ突起P1およびP2の突起高さ(mm)、
P:突起P1とP2の先端距離(mm)
X:断面Zにおいて基板Aのはんだと接触する部位の突起P1側の端部と突起P1先端との距離(mm)、すなわち周縁部の長さ、
である。
図3に、本発明の放熱板の上に2枚の半導体基板を並設した場合のZ断面を模式的に例示する。これは図2と同様、はんだ接合前の状態をイメージしたものであり、突起の高さおよび反りの大きさについては極めて誇張して描いてある。上記R、h1、h2、突起P1、突起P2、LPおよびX、並びに後述のLA、LBを図3中に示してある。
放熱板を平面的に見た投影図においてx−y座標系を想定するとき、半導体基板のレイアウトはx方向のみに複数枚を並設する場合もあるし、x方向およびy方向の両方向に並設する場合もある。後者は例えば1枚の放熱板のx方向に2枚、y方向に2枚、計4枚の半導体基板を搭載するような場合である。x、y両方向に並設する場合は、少なくともそのいずれかの方向について上記(1)式および(2)式、あるいはさらに(3)式が成立するようにする。
並設する半導体基板のうち、端に位置するいずれのものを基板Aとしても構わないが、特にZ断面において長さの長いものを基板Aとして本発明を適用することが望ましい。具体的には、Z断面における基板Aのはんだ接触面の長さをLA、基板Bのはんだ接触面の長さをLBとするとき、LA>LBとなるように基板Aを選ぶと効果的である。
前記の突起高さh2は0.01〜0.5mmであることが好ましい。また、板面に設けた突起は、プレス加工により周囲を窪ませることによって形成した円柱状または円錐台状の形状(ただし上面は曲面であって構わない)を有するものとすることができる。これらの放熱板は、半導体基板を接合する際、Pbフリーはんだが好適に使用できる。
本発明によれば、複数の半導体基板を搭載する放熱板において、従来、端部の基板の周縁部に発生しやすかったはんだの「引け」に起因する接合不良、はんだクラックを顕著に軽減することが可能になった。Pbフリーはんだの使用時に特に問題となる「反り」についても同時に軽減可能である。したがって本発明は、半導体モジュールの設計自由度の拡大、および信頼性の向上をもたらすものである。
前述のように、半導体基板をPbフリーはんだで接合したときの「反り」を低減するためには、予め放熱板に逆方向の反りを付けておくことが有効であり、複数の半導体基板を1枚の放熱板に搭載する場合も、この手法は利用されている。この逆方向の反りは通常、板面のx方向、y方向にそれぞれ一様な曲率半径をもつ曲面をプレスによって形成している。そうすると、例えばx方向に並設する複数の半導体基板のうち、x方向の長さが他のものより長い基板においては、x方向周縁部での放熱板との間隔(図2のY)が小さくなる。したがって、その部分で、はんだの凝固収縮に伴って発生する「引け」(中央部方向へ溶湯が供給されることによる周縁部での溶湯の欠乏)が顕著に起こり、欠陥(接合不良)が顕在化する。一方、隣接する半導体基板に近い方の端部では、同じように放熱板との間隔が小さくなっても、「引け」に起因する欠陥は発生しにくい。
発明者らは詳細な検討の結果、上記のような「引け」の生じやすい周縁部で半導体基板と放熱板との間隔が大きくなるよう、突起の高さに差を付けることによって、その「引け」を大幅に低減できることを見出した。これにより、通常の一様な曲率半径の曲面をもつ放熱板を用いても、サイズの異なる複数の半導体基板を搭載した際の周縁部でのはんだ接合不良を顕著に抑止できる。
図3に示したように、Z断面における長さの長い方の半導体基板を基板Aとして本発明を適用することが効果的である。放熱板の厚みは概ね1〜5mmであり、Z断面における板厚中心部での曲率半径Rが下記(1)式を満たすものが適用でき、(1)'式を満たす場合が特に効果的である。
1000≦R≦10000 ……(1)
1000≦R≦7000 ……(1)'
曲率半径Rが1000mmより小さい場合は、Pbフリーはんだ使用時に生じる反り量がキャンセルされても、なお半導体基板搭載面側が凹となる反りが残ってしまう。一方、Rが10000mmを超えるとPbフリーはんだ使用時の反りを十分軽減することが難しくなる。Rは7000mm以下とすることが好ましい。
突起高さについては、図3のように、放熱板に基板Aを載せたときに接する突起のうち、基板Bと反対側の端に位置するものを突起P1、基板B側の端に位置するものを突起P2とし、突起P1と突起P2の先端距離をLP(mm)、突起P1およびP2の高さをそれぞれh1およびh2(mm)とするとき、下記(2)式および(3)式を満たすように高さに差を付ける。(2)'式あるいは(3)'式を満たすようにすることが一層好ましい。
3×10-4≦(h1−h2)/LP≦5×10-3 ……(2)
5×10-4≦(h1−h2)/LP≦3×10-3 ……(2)'
1×10-6≦(h1−h2)/R≦5×10-5 ……(3)
5×10-6≦(h1−h2)/R≦3×10-5 ……(3)'
(h1−h2)/LPが小さすぎる、または(h1−h2)/Rが小さすぎると、はんだ層が自由端となる突起P1側の周縁部で「引け」を十分軽減することができない。逆に(h1−h2)/LPが大きすぎる、または(h1−h2)/Rが大きすぎると、過剰のはんだが必要になるとともに、半導体基板の水平性が不足する。なお、LP自体は概ね10〜200mmの範囲で設定できる。
基板Aは図3に示されるX(断面Zにおける周縁部の長さ)(mm)が下記(4)式を満たすように搭載されることが望ましい。(4)'式を満たすことが一層好ましい。
2≦X≦10 ……(4)
3≦X≦5 ……(4)'
Xが小さすぎると当該周縁部がはんだクラック発生の起点となる。一方Xが大きすぎると、当該周縁部で基板Aと放熱板との間隔が狭くなりすぎ、「引け」を十分防止することが難しくなる。
基板Aと放熱板の間を構成するはんだ層の厚みを十分確保するために、基板B側の突起P2の高さh2を0.01〜0.5mmの範囲で調整することができ、0.1〜0.4mmとすることが好ましい。
放熱板の材質は、純Cu(純度99.99%以上)または銅合金で構成する。銅合金としてはCu−Fe−P系、Cu−Ni−B系などが挙げられる。これらの素材を用いて一般的な銅または銅合金の製造プロセスにより、例えば板厚2〜4mmの条を製造し、順送金型によるプレス加工に供することにより、上記所望形状の放熱板を得ることができる。順送金型プレスにおいては、突起を形成した後、1枚ずつに分離し、最終段で反り付けを行う手順が採用できる。
突起の形状は、プレス加工により周囲を窪ませることによって形成した円柱状または円錐台状の形状(ただし上面は曲面であって構わない)を有するものが好ましい。図4に、そのような突起の断面形状を模式的に示す。図4(a)には円柱状のもの、(b)には円錐台状のものを例示した。いずれの場合も、突起11の周囲に窪み12が形成されている。ポンチを板面から押し込んで窪み12を作ることにより、材料の流れが生じて中心に突起11が形成される。窪み12の周囲にも隆起部13が形成される。順送金型では、突起形成を2段または3段以上のプレス過程で完了するようにすれば、良好な形状の突起が形成できる。すなわち、突起形成の1段目でポンチを押し込んで、突起11が所定より高めになるように窪み12を形成する。その際、周囲の隆起部13も高めに形成される。次いで2段目以降で突起11の頭部をプレスして所定の突起高さに調整するとともに、隆起部13もプレスして低くする。隆起部13が高いままだと窪み12中へのはんだの流れ込みが阻害され、接合不良の要因となりやすい。前記の突起P1およびP2の高さの差は、このような順送金型による複数回のパンチによって制御することができる。なお、突起11の径は先端部で約1〜2mm程度とすればよい。突起の高さは図中にhと記載したように、隆起部13を除く周囲の板面から突起11の先端までの高さである。
本発明の放熱板は、はんだとの濡れ性や、耐食性を改善する等の目的で、表面にNiめっき等のめっきを施してから使用することができる。はんだは、Sn−3.5Ag、Sn−5Sb等のPbフリーはんだが適用できる。板面に所定量のフラックスとはんだを配置し、その上に複数の半導体基板を設置した状態ではんだの融点より概ね50〜100℃高い温度の炉(例えばN2+H2雰囲気)に装入し、十分にはんだが溶けてから炉外に出して放冷する。サイズの異なる半導体基板を搭載した場合でも、前述のように突起高さに差を持たせているため周縁部での「引け」が顕著に抑制され、また、放熱板には予め逆方向の反りが付けられているので半導体基板と放熱板との熱膨張差に起因して生じる反りが相殺される。
板厚3mmのCu−0.07Fe−0.02P合金(焼鈍後、約25%の冷間圧延を行ったもの)を用いて、順送金型によるプレスにより、形状の異なるイ、ロ、2種類の放熱板を作製した。放熱板イは幅130mmのフープから打ち抜いた長辺120mm、短辺80mmのものであり、放熱板ロは幅117mmのフープから打ち抜いた長辺100mm、短辺50mmのものである。いずれも、図4(a)に示したタイプの突起を片面に8個(a〜h)形成した。図5および図6にそれぞれ放熱板イおよびロの突起形成位置を模式的に示す。突起の径は約1.5mmである。突起の形成は2段のプレス過程で行うことにより、突起高さを制御した。短辺方向の反り量は、放熱板イ、ロとも曲率半径2000mmとした。長辺方向の反り量は、放熱板イで曲率半径3500mm(一部のサンプルを除く)とし、放熱板ロでは4500mmとした。
放熱板イ、ロとも、図5または図6に示す位置に2枚の半導体基板を搭載することとした。それぞれ、放熱板の長辺方向の長さが長いものを基板A、他のものを基板Bとした。放熱板イ、ロとも、基板Aの搭載位置にある突起のうち、c(またはa)が突起P1、f(またはe)が突起P2に相当する。断面Zはcとfの頂点(またはaとeの頂点)を通る断面となる。このZ断面における曲率半径Rは、放熱板イで3500mm(一部のサンプルを除く)、放熱板ロで4500mmとみなすことができる。
半導体基板として、窒化アルミニウム基板の表面に銅パターンを形成した厚さ約0.3mmのもので、図5および図6に示した搭載位置に合う寸法のもの(4種類)を用意した。はんだはロジン系フラックスを含有したSn−3.5Ag合金ペーストを用意し、各放熱板の所定位置に上記はんだペーストを通常の手法で適正量塗布し、その上に半導体基板を載せて300℃、N2+H2雰囲気の炉に装入し、約10分経過後に炉外に出して放冷した。なお、周縁部の長さXを大きくした一部の例では、基板Aの取り付け位置をずらすことによりXを変化させた。
はんだ接合を終えた各サンプルについて、基板Aのc,a側の周縁部の断面を光学顕微鏡で観察することにより、はんだ引けに起因する欠陥の有無を調べ、欠陥が認められなかったものを◎(優秀)、クラックに進展しないレベルの欠陥が認められたものを○(良好)、クラックに進展する欠陥が認められたものを×(不良)と評価し、○評価以上を合格と判定した。
また、放熱板の裏面の反り量(図7参照)をダイヤルゲージにより測定し、放熱板イで反り量0〜30μmのもの、放熱板ロで反り量0〜20μmのものをそれぞれ◎(優秀)、上記◎の範囲を外れるが放熱板イで反り量−20〜60μmのもの、放熱板ロで反り量−10〜50μmのものをそれぞれ○(良好)、それ以外のものを×(不良)と評価し、○評価以上を合格と判定した。反り量の符号は図7に示すように半導体基板搭載面が凹面になる場合を+(プラス)、凸面になる場合を−(マイナス)とした。なお、図7は、放熱板長手方向に平行方向の板中央部の断面を模式的に示したもので、反り量は極めて誇張して描いてある。結果を表1に示す。
さらに、基板の水平性については、傾きがほとんど認められないものを◎(優秀)、傾きはあるが基板上のチップ接合およびアルミニウムワイヤー接合に悪影響のないものを○(良好)、傾きが生じてチップ接合またはワイヤー接合に悪影響のあるものを×(不良)と評価し、○評価以上を合格と判定した。
なお、すべての例において、基板Bの搭載位置にある突起についても、d(またはb)を突起P1、h(またはg)を突起P2としたときに前記(2)式および(3)式を満たすように、d(およびb)の高さを高くしたが、Rを小さくしたNo.7を除き、d、b側の周縁部でのはんだ引けに起因する欠陥は認められなかった。
Figure 0004560644
表1からわかるように、本発明例の放熱板は、適切な条件で突起高さに差を付けたことにより、寸法の異なる複数の半導体基板を搭載したにもかかわらず、周縁部でのはんだ引けに起因する欠陥は認められなかった。また、Pbフリーはんだを使用した場合の反りも十分に軽減できた。No.4およびNo.16は、はんだ層厚さがやや薄いが、多くの用途において実用上問題のないレベルの信頼性を有する。
これに対し、比較例であるNo.1、13は、はんだ引け、反りとも良好であるものの、使用するはんだの量が多くなるとともに、基板の水平性に劣った。No.5、17は(h1−h2)/LPおよび(h1−h2)/Rが小さすぎ、No.6は周縁部の長さXが大きすぎたことにより、周縁部でのはんだ引けに起因する欠陥が認められた。No.7はRが小さすぎたことにより、熱膨張差により生じた反り量がキャンセルされてもプラス反りが残った。No.8はRが大きすぎたため半導体基板と放熱板の熱膨張差に起因する反りが十分低減できなかった。
放熱板の上に半導体基板を搭載した半導体モジュールの構成例を模式的に示した断面図。 複数の半導体基板を搭載する従来の放熱板の断面を模式的に示した図。 複数の半導体基板を搭載する本発明の放熱板の断面を模式的に示した図。 周囲に窪みを有する突起の断面形状を模式的に示した図。 実施例で使用した放熱板イの突起形成位置および半導体基板搭載位置を模式的に示した図。 実施例で使用した放熱板ロの突起形成位置および半導体基板搭載位置を模式的に示した図。 反り量を説明するために放熱板の断面を模式的に示した図。
符号の説明
1 放熱板
2 はんだ層
3 半導体基板
4 銅パターン
5 絶縁基板
6 導体層
7 半導体素子
8 リード線
11 突起
12 窪み
13 隆起部

Claims (6)

  1. 複数の半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、各半導体基板と放熱板の間隔を確保するための複数の突起を有し、半導体基板を搭載する面が凹面となる下記(1)式を満たす曲面形状を有する放熱板において、
    下記(2)式および(3)式を満たすように高さの異なる突起を設けたことを特徴とする半導体基板用放熱板。
    1000≦R≦10000 ……(1)
    3×10-4≦(h1−h2)/LP≦5×10-3 ……(2)
    1×10-6≦(h1−h2)/R≦5×10-5 ……(3)
    ただし、並設する複数の半導体基板のうち一方の端に位置するものを基板A、その隣のものを基板Bと呼び、基板Aを載せたときに接する突起のうち、基板Bと反対側の端に位置するものを突起P1、基板B側の端に位置するものを突起P2と呼び、半導体基板を搭載する面を上にして水平面上に置いたときの鉛直方向に平行で、かつ突起P1と突起P2の先端を通る断面を断面Zと呼ぶとき、
    R:断面Zにおける板厚中心部の曲率半径(mm)、
    1およびh2:それぞれ突起P1およびP2の突起高さ(mm)、
    P:突起P1とP2の先端距離(mm)、
    である。
  2. 前記基板Aを下記(4)式を満たすように搭載する請求項1に記載の半導体基板用放熱板。
    2≦X≦10 ……(4)
    ただし、
    X:断面Zにおいて基板Aのはんだと接触する部位の突起P1側の端部と突起P1先端との距離(mm)である。
  3. 突起高さh2が0.01〜0.5mmである請求項1または2に記載の半導体基板用放熱板。
  4. Z断面における基板Aのはんだ接触面の長さをLA、基板Bのはんだ接触面の長さをLBと呼ぶとき、LA>LBである請求項1〜3の何れか1項に記載の半導体基板用放熱板。
  5. 板面に設けた突起は、プレス加工により周囲を窪ませることによって形成した円柱状または円錐台状の形状(ただし上面は曲面であって構わない)を有するものである請求項1〜4の何れか1項に記載の半導体基板用放熱板。
  6. Pbフリーはんだによって半導体基板を接合する請求項1〜5の何れか1項に記載の半導体基板用放熱板。
JP2005234526A 2005-08-12 2005-08-12 はんだ引けを改善した半導体基板用放熱板 Active JP4560644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005234526A JP4560644B2 (ja) 2005-08-12 2005-08-12 はんだ引けを改善した半導体基板用放熱板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005234526A JP4560644B2 (ja) 2005-08-12 2005-08-12 はんだ引けを改善した半導体基板用放熱板

Publications (2)

Publication Number Publication Date
JP2007049085A JP2007049085A (ja) 2007-02-22
JP4560644B2 true JP4560644B2 (ja) 2010-10-13

Family

ID=37851638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005234526A Active JP4560644B2 (ja) 2005-08-12 2005-08-12 はんだ引けを改善した半導体基板用放熱板

Country Status (1)

Country Link
JP (1) JP4560644B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108073A1 (ja) * 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
WO2022102253A1 (ja) * 2020-11-16 2022-05-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277143A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1050928A (ja) * 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JP2002057280A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277143A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1050928A (ja) * 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JP2002057280A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置

Also Published As

Publication number Publication date
JP2007049085A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
JP4207896B2 (ja) 半導体装置
JP4560645B2 (ja) 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP4747315B2 (ja) パワーモジュール用基板及びパワーモジュール
JP4793622B2 (ja) セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
US9096471B2 (en) Method for producing a layered material
US20090145642A1 (en) Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module
JPWO2016190440A1 (ja) パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
US10160690B2 (en) Silicon nitride circuit board and semiconductor module using the same
JP4683043B2 (ja) 半導体装置の製造方法
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
JP7215206B2 (ja) 半導体装置の製造方法
JP2010097963A (ja) 回路基板及びその製造方法、電子部品モジュール
JP4458028B2 (ja) 半導体装置
JP4560644B2 (ja) はんだ引けを改善した半導体基板用放熱板
JP5914968B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2007158177A (ja) 熱電変換モジュール
JP5011587B2 (ja) 放熱板の製造法
JP5130533B2 (ja) 突起を有する半導体基板用放熱板およびその製造方法
JPH10247763A (ja) 回路基板及びその製造方法
JP6360722B2 (ja) くし歯形放熱ピン部材を用いたパワー半導体の水冷用ピン付き放熱板
JP2014167984A (ja) ヒートシンク付パワーモジュール用基板の製造方法
CN106486426A (zh) 用于焊接芯片的金属-陶瓷板和在其上焊接芯片的方法
JP4461268B2 (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
JP4862196B2 (ja) 金属セラミックス回路基板の製造方法
JP2009182209A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100705

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4560644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250