JP5130533B2 - 突起を有する半導体基板用放熱板およびその製造方法 - Google Patents
突起を有する半導体基板用放熱板およびその製造方法 Download PDFInfo
- Publication number
- JP5130533B2 JP5130533B2 JP2006069894A JP2006069894A JP5130533B2 JP 5130533 B2 JP5130533 B2 JP 5130533B2 JP 2006069894 A JP2006069894 A JP 2006069894A JP 2006069894 A JP2006069894 A JP 2006069894A JP 5130533 B2 JP5130533 B2 JP 5130533B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- semiconductor substrate
- heat sink
- solder
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
- B21K—MAKING FORGED OR PRESSED METAL PRODUCTS, e.g. HORSE-SHOES, RIVETS, BOLTS OR WHEELS
- B21K23/00—Making other articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体素子を搭載する基板（本明細書において「半導体基板」という）に接合される銅または銅合金からなる放熱板に関する。
半導体素子から発生する熱を効率よく放散させるための手段として、半導体基板を熱伝導性の良い材料からなる「放熱板」の上に搭載する手段が広く採用されている。
図１に、放熱板の上に半導体基板を搭載した半導体モジュールの構成例を模式的に示す。アルミナや窒化アルミニウムなどのセラミックスからなる絶縁基板５の表面には銅パターン４が形成されており、その反対側の面には銅板などからなる導体層６が形成されている。絶縁基板５と銅パターン４および導体層６が一体となって半導体基板３を構成している。半導体基板３の銅パターン４が形成された面には、例えばはんだ層２を介して半導体素子７が搭載されている。銅パターン４と半導体素子７の間には必要に応じてＡｌなどの導電材料からなるリード線８が取り付けられ、回路を構成する。一方、半導体基板３の導体層６が形成された面は、はんだ層２を介して放熱板１と接合されている。
絶縁基板５は、半導体素子と同程度の小さい熱膨張係数を必要とすることから、例えばパワー半導体用絶縁基板としてはセラミックスで作られる。これに対し、放熱板１は直接半導体素子と接合されるものではないため半導体素子と同等の小さい熱膨張係数までは要求されず、むしろ熱伝導性の方が優先される。このため、放熱板には熱伝導性の良好な銅、銅合金、アルミニウムまたはアルミニウム合金の板が主として使用される。
半導体基板を放熱板にはんだ接合する際、はんだ層が薄くなりすぎる箇所が生じると、その部分ではんだ層にクラックが入りやすい。その対策として、できるだけ均一なはんだ層厚みを実現するために、放熱板の半導体基板を搭載する面に複数の突起を設け、両者の間隙を確保しておくことが行われている（特許文献１、２）。
上記のように、放熱板に突起を設けることは、はんだ層の薄い部分で生じていたクラックの発生を防止する上で有効な手段になりうる。
ただ、突起を設けるためには放熱板の製造工程が増大し、生産性の面ではマイナス要因となる。そこで、効率的な突起の形成手法としては、プレス成形による方法が有力となる。すなわち、放熱板の表面から加工ピンと呼ばれるプレス型を押し込んで窪みを作ることにより、その窪み部分から排除された材料（肉）のメタルフローを利用して、窪み近傍の表面を隆起させ、突起を形成する。
ただ、突起を設けるためには放熱板の製造工程が増大し、生産性の面ではマイナス要因となる。そこで、効率的な突起の形成手法としては、プレス成形による方法が有力となる。すなわち、放熱板の表面から加工ピンと呼ばれるプレス型を押し込んで窪みを作ることにより、その窪み部分から排除された材料（肉）のメタルフローを利用して、窪み近傍の表面を隆起させ、突起を形成する。
メタルフローを利用したプレスによる突起の形成手法としては、円筒形に近い単純形状の加工ピンを材料表面に押し込んで、その窪みの周囲にリング状の突起を形成させる方法が比較的容易である。しかし、この方法では突起高さを高くすることが難しく、充分なはんだ層厚さが確保できない場合もある。また、突起中央の窪み部分にはんだが流れ込みにくいことに起因したはんだ欠陥も生じやすいという欠点がある。
一方、逆に窪みをリング状（例えば円や多角形状など）に形成することにより、その窪みの中央部を隆起させて突起を形成する方法も採用されている。この方法は突起高さを高くしやすい点で有利である。しかしながら、この方法だと寸法精度を高めることが意外と難しい。特に突起高さは窪みの形状やサイズに影響されやすい。突起が高くなりすぎるとはんだ量が過剰となり、逆に低すぎると充分なはんだ層厚さが確保できず、放熱板と半導体基板との間に発生する熱応力の緩衝作用が低下してはんだ層にクラックの発生を招く。また、リング状の窪みの外周に不必要な盛り上がり部が形成されやすく、これがはんだの流れ込みを阻害して欠陥を作る要因になる。さらに突起の裏面側の表面には膨らみ（突き出し）が生じやすく、その突き出し量が大きくなると放熱板を冷却フィンに取り付ける際にフラットな接触が得られないこともある。
本発明は、リング状窪みの中央部を隆起させる後者の方法にて突起を形成した半導体基板用放熱板において、充分な接合力が得られるはんだ層厚さを確保しながら、はんだ欠陥の生成を安定して防止し、かつ冷却フィンとの接触性を良好に確保できるものを提供しようというものである。
上記目的は、半導体基板をはんだ接合により搭載するための銅または銅合金からなる放熱板であって、板面に半導体基板と放熱板の間隔を確保するための突起を有し、前記突起は下記（１）式および（２）式を満たすようにプレス加工により周囲に窪みを付けることによって形成された、下記（３）式を満たす柱状（ただし上面は曲面であって構わない）の形状を有するものである半導体基板用放熱板によって達成される。
０.１≦ｈ1≦１.０ ……（１）
３０≦θ1≦９０ ……（２）
０.０５≦ｈ0≦０.５ ……（３）
ここで、
ｈ1：半導体基板を搭載する側の板面を基準とした窪み深さ（ｍｍ）、
θ1：ｈ1／２の深さ位置において窪み外周面に接する平面と水平面とのなす角度（°）、
ｈ0：半導体基板を搭載する側の板面を基準とした突起高さ（ｍｍ）、
である。
０.１≦ｈ1≦１.０ ……（１）
３０≦θ1≦９０ ……（２）
０.０５≦ｈ0≦０.５ ……（３）
ここで、
ｈ1：半導体基板を搭載する側の板面を基準とした窪み深さ（ｍｍ）、
θ1：ｈ1／２の深さ位置において窪み外周面に接する平面と水平面とのなす角度（°）、
ｈ0：半導体基板を搭載する側の板面を基準とした突起高さ（ｍｍ）、
である。
上記において、窪み周囲の盛り上がり高さが下記（４）式および（５）式を満たすもの、あるいはさらに突起を形成した面の裏面における突き出し量が下記（６）式を満たすものが好適な対象となる。
δ1≦０.１５ ……（４）
δ1≦ｈ0−０.０１ ……（５）
δ2≦０.０３ ……（６）
ここで、
δ1：半導体基板を搭載する側の板面を基準とした盛り上がり高さ（ｍｍ）、
δ2：突起を形成した面の裏面の板面を基準とした突き出し量（ｍｍ）、
である。
δ1≦０.１５ ……（４）
δ1≦ｈ0−０.０１ ……（５）
δ2≦０.０３ ……（６）
ここで、
δ1：半導体基板を搭載する側の板面を基準とした盛り上がり高さ（ｍｍ）、
δ2：突起を形成した面の裏面の板面を基準とした突き出し量（ｍｍ）、
である。
図２（ａ）に、本発明の放熱板について突起部近傍の断面を模式的に示す。放熱板１０の半導体基板を搭載する側の板面１１には柱状の突起１２が形成されている。この図は突起１２の軸１３を含む断面である。突起１２の周囲には窪み１４がある。図２（ｂ）〜（ｃ）には、図２（ａ）の半導体基板を搭載する側の板面１１における突起１２および窪み１４の形状（突起の軸１３に平行な方向から見た断面形状）を例示する。（ｂ）は円柱状、（ｃ）は四角柱状、（ｄ）は六角柱状の突起をそれぞれ形成した場合の例である。窪み１４は半導体基板を搭載する側の板面１１に鉛直な方向から見るとリング状の形状を呈している。このリング状の窪み１４をプレスにより形成すると、メタルフローが生じて窪み１４の真ん中に突起１２が隆起する。同時に窪み１４の外周近傍の板面１１には盛り上がり部１５が生じる。また裏面の板面１６には突き出し部１７（膨らみ）が生じることがある。ｈ1、θ1、ｈ0、δ1、δ2の各パラメータの他、以下のパラメータについても図２中に記載した。
θ0：半導体基板を搭載する側の板面の高さ位置において突起側面に接する平面と水平面とのなす角度（°）、
Ｄ0：半導体基板を搭載する側の板面の高さ位置における突起の直径（ｍｍ）、
Ｄ1：半導体基板を搭載する側の板面の高さ位置における窪み外周の直径（ｍｍ）、
なお図２では、ｈ0、ｈ1、δ1、δ2の大きさを極めて誇張して描いてある。
θ0：半導体基板を搭載する側の板面の高さ位置において突起側面に接する平面と水平面とのなす角度（°）、
Ｄ0：半導体基板を搭載する側の板面の高さ位置における突起の直径（ｍｍ）、
Ｄ1：半導体基板を搭載する側の板面の高さ位置における窪み外周の直径（ｍｍ）、
なお図２では、ｈ0、ｈ1、δ1、δ2の大きさを極めて誇張して描いてある。
突起の形状が「柱状」であるとは、θ0が概ね９０°−２０〜＋３０°の範囲にあるものをいう。すなわち本発明では当該突起が下記（１１）式を満たす形状を有する半導体基板用放熱板が提供される。
７０≦θ0≦１２０ ……（１１）
７０≦θ0≦１２０ ……（１１）
これらの各パラメータは、柱状突起の中心軸を含むある断面について顕微鏡または拡大鏡による観察を行うことで確認することができる他、ｈ0、ｈ1、δ1、δ2については接触式あるいは非接触式の表面形状測定器、ダイヤルゲージ、顕微鏡観察による焦点深度法などにより測定でき、θ1については加工ピンの形状がほぼそのまま反映されることから加工ピンの形状（ピンの傾斜角度）の値を採用することができ、Ｄ0、Ｄ1については板面を鉛直方向に観察した顕微鏡または拡大鏡の像により定めることができる。なお、ｈ1、δ1、θ0、θ1、Ｄ0、Ｄ1については、板面に鉛直方向から見た場合に円周方向位置で数値に変動が見られる場合は、最大値を採用すればよい。例えば楕円や正多角柱以外のもののように方向により上記数値に変動があるものについても最大値を適用すればよい。
このようなリング状の窪みを形成することにより中央に突起を隆起させるには、加工ピンと呼ばれるパンチを板面から押し込むプレス成形を採用すればよい。
図３に、加工ピンの断面形状を模式的に示す。加工ピンの寸法設計を適正化し、かつプレス時の押し込み量を適正化することによっては、１回のパンチ工程で突起高さｈ0をほぼ目標値に近づけることができ、その突起部形状のまま放熱板用途に供することが可能である。なお、加工ピンの先端は、円滑なメタルフローを実現するためにアール（曲率）を付けた方がよい。
図３に、加工ピンの断面形状を模式的に示す。加工ピンの寸法設計を適正化し、かつプレス時の押し込み量を適正化することによっては、１回のパンチ工程で突起高さｈ0をほぼ目標値に近づけることができ、その突起部形状のまま放熱板用途に供することが可能である。なお、加工ピンの先端は、円滑なメタルフローを実現するためにアール（曲率）を付けた方がよい。
しかし、より寸法精度を向上させ、特に製品間のバラツキを小さく抑えたい場合や、ニーズに応じて突起高さｈ0を迅速に微調整したい場合などは、さらにパンチ工程を追加して突起部分の形状を修正することが望ましい。その観点で、本発明では、加工ピンで窪みを付けて突起を隆起させるパンチ工程の後、少なくとも突起上面または窪み周囲の盛り上がり部のいずれかをパンチする工程を経て形成された突起を有する半導体基板用放熱板を提供する。
図４に、突起上面と窪み周囲の盛り上がり部をパンチするためのプレス型の断面形状を模式的に示す。このパンチ工程により突起高さが修正され、盛り上がり部の高さが低減される。
図４に、突起上面と窪み周囲の盛り上がり部をパンチするためのプレス型の断面形状を模式的に示す。このパンチ工程により突起高さが修正され、盛り上がり部の高さが低減される。
半導体基板を搭載するためのはんだ接合には、環境問題等の要請によりＰｂフリーはんだを使用することが望ましい。しかし、Ｐｂフリーはんだを使用すると、半導体基板と放熱板との熱膨張差に起因して半導体基板搭載面が凸になる「反り」が生じやすい。このため、放熱板には予め平均曲率半径Ｒ（ｍｍ）が下記（１２）式を満たすように半導体基板を搭載する面が凹面になる反り付けを施しておくことが有効となる。
１０００≦Ｒ≦１００００ ……（１２）
ここで、平均曲率半径Ｒは板厚中央部の位置における円弧の平均半径である。放熱板の板面上で、ある方向（ｘ方向）とそれに直交する方向（ｙ方向）の両方向について、それぞれ板面の中央部を通る線上における平均曲率半径Ｒが上記（１２）式を満たすことが望ましい。
１０００≦Ｒ≦１００００ ……（１２）
ここで、平均曲率半径Ｒは板厚中央部の位置における円弧の平均半径である。放熱板の板面上で、ある方向（ｘ方向）とそれに直交する方向（ｙ方向）の両方向について、それぞれ板面の中央部を通る線上における平均曲率半径Ｒが上記（１２）式を満たすことが望ましい。
放熱板の素材（突起形成の加工に供するための板材）としては、２５〜３００℃の熱膨張係数が１０×１０-6〜２０×１０-6／Ｋ、常温での熱伝導率が２５０Ｗ／ｍＫ以上、耐熱温度が３００℃以上、ビッカース硬さがＨＶ７０〜２００、板厚が１〜５ｍｍの銅または銅合金が使用できる。
ここで、耐熱温度は当該素材をその温度で３０ｍｉｎ加熱保持したときに、ビッカース硬さが加熱前の硬さの８０％となるときの温度とする。
ここで、耐熱温度は当該素材をその温度で３０ｍｉｎ加熱保持したときに、ビッカース硬さが加熱前の硬さの８０％となるときの温度とする。
例えば、Ｆｅ、ＣｏおよびＮｉの１種以上と、Ｐとを合計０.０１〜０.５質量％含有し、残部実質的にＣｕからなる銅合金の素材が好適な対象となる。
ここで、「残部実質的にＣｕ」とは、前記各特性を満たし、Ｐｂフリーはんだとの濡れ性が実用上問題ない範囲で、上記以外の元素の混入が許容されることを意味し、「残部がＣｕおよび不可避的不純物からなる」場合が含まれる。
ここで、「残部実質的にＣｕ」とは、前記各特性を満たし、Ｐｂフリーはんだとの濡れ性が実用上問題ない範囲で、上記以外の元素の混入が許容されることを意味し、「残部がＣｕおよび不可避的不純物からなる」場合が含まれる。
本発明によれば、リング状の窪みの中央を隆起させる突起形成方法を採用するため、充分な高さの突起が形成された放熱板が、プレス成形により効率良く提供される。このためこの放熱板は突起形成のためのコスト増および生産性低下を顕著に抑えたものである。しかも突起形成時の窪み形状を適正化したことによって突起の寸法精度の安定化、窪み周囲の盛り上がり高さの低減、および裏面の突き出し量の低減が可能になり、充分なはんだ厚さの確保、はんだクラックの防止、および冷却フィンに取り付けた際のフラットな接合が実現された。さらに、複数回のパンチ工程を経た放熱板では製品間での突起部寸法のバラツキが一層軽減される。また、このような複数回のパンチ工程で仕上げる手法では突起高さの微調整も容易なことから、半導体モジュールの品質向上および各種ニーズへのきめ細かな対応が可能となる。
リング状の窪みの中央を隆起させる突起形成方法では、前述のように突起高さを確保しやすい反面、その寸法精度を高めることや、突起近傍でのはんだ欠陥に起因したはんだクラックを安定して防止することが必ずしも容易ではない。本発明では、リング状の窪みの形状を規定し、かつ突起を柱状とすることにより、これらの問題を解決した。以下、本発明を特定するための事項について説明する。
突起の形状は円柱や正多角柱などの柱状（ただし上面は曲面であって構わない）とする。とりわけ円柱状のものが突起形成上好適に採用できる。
リング状の窪みの深さは下記（１）式を満たす範囲とする。
０.１≦ｈ1≦１.０ ……（１）
窪み深さがｈ1（ｍｍ）が小さすぎると必要な突起高さを確保するために必要な加工ピンの打ち込み面積を大きくする必要があり、プレス荷重が過大となり生産性を損ねる。一方ｈ1を大きくしすぎると突起高さが過剰に高くなりやすく、その後複数回のパンチを行っても所定の高さに修正することが難しくなる。また、裏面の突き出し量が大きくなって冷却フィンとのフラットな接触が得ることも難しくなる。
（１）式に代えて下記（１）’式を採用することがより好ましい。
０.１５≦ｈ1≦０.８ ……（１）’
０.１≦ｈ1≦１.０ ……（１）
窪み深さがｈ1（ｍｍ）が小さすぎると必要な突起高さを確保するために必要な加工ピンの打ち込み面積を大きくする必要があり、プレス荷重が過大となり生産性を損ねる。一方ｈ1を大きくしすぎると突起高さが過剰に高くなりやすく、その後複数回のパンチを行っても所定の高さに修正することが難しくなる。また、裏面の突き出し量が大きくなって冷却フィンとのフラットな接触が得ることも難しくなる。
（１）式に代えて下記（１）’式を採用することがより好ましい。
０.１５≦ｈ1≦０.８ ……（１）’
リング状窪みの外周面の角度は下記（２）式を満たす範囲とする。
３０≦θ1≦９０ ……（２）
この角度θ1（°）が小さすぎると充分な突起高さを確保することが難しくなる。逆にθ1が大きすぎると加工ピンが打ち込めず、突起を形成することが困難である。
（２）式に代えて下記（２）’式を採用することがより好ましい。
４５≦θ1≦８０ ……（２）’
３０≦θ1≦９０ ……（２）
この角度θ1（°）が小さすぎると充分な突起高さを確保することが難しくなる。逆にθ1が大きすぎると加工ピンが打ち込めず、突起を形成することが困難である。
（２）式に代えて下記（２）’式を採用することがより好ましい。
４５≦θ1≦８０ ……（２）’
柱状突起の側面の角度θ0は、概ね９０°−２０〜＋３０°の範囲が許容されるが、９０°±１０°の範囲に入ることがより好ましい。また、リング状窪みの外周面の角度θ1との関係において、下記（７）式を満たすことが望ましい。
θ0＞θ1＋１０ ……（７）
すなわち、突起側面が鉛直に近く、かつ窪み外周面は傾斜している形状の窪みを形成したとき、突起高さの確保、突起高さの寸法精度の確保、および製造性の面で有利となる。
θ0＞θ1＋１０ ……（７）
すなわち、突起側面が鉛直に近く、かつ窪み外周面は傾斜している形状の窪みを形成したとき、突起高さの確保、突起高さの寸法精度の確保、および製造性の面で有利となる。
また、θ0が７０°未満であると突起高さの確保の点およびはんだの密着性の点で不利になり、θ0が１２０°を超えるとはんだの密着性は良くなるが、はんだの充填性の点で不利になる。
すなわち当該突起は下記（１１）式を満たす形状を有することが望ましい。
７０≦θ0≦１２０ ……（１１）
すなわち当該突起は下記（１１）式を満たす形状を有することが望ましい。
７０≦θ0≦１２０ ……（１１）
突起高さは下記（３）式を満たす範囲とする。
０.０５≦ｈ0≦０.５ ……（３）
突起高さｈ0（ｍｍ）が低すぎると半導体基板を搭載した際のはんだ厚さが不十分となり、放熱板と半導体基板との間に発生する熱応力の緩衝作用が低下してはんだ層にクラックの発生を招く。
（３）式に代えて下記（３）’式を採用することがより好ましい。
０.１≦ｈ0≦０.４ ……（３）’
０.０５≦ｈ0≦０.５ ……（３）
突起高さｈ0（ｍｍ）が低すぎると半導体基板を搭載した際のはんだ厚さが不十分となり、放熱板と半導体基板との間に発生する熱応力の緩衝作用が低下してはんだ層にクラックの発生を招く。
（３）式に代えて下記（３）’式を採用することがより好ましい。
０.１≦ｈ0≦０.４ ……（３）’
窪み周囲の盛り上がり高さは下記（４）式および（５）式を満たすことが望ましい。
δ1≦０.１５ ……（４）
δ1≦ｈ0−０.０１ ……（５）
盛り上がり高さδ1（ｍｍ）が（４）式を外れて大きいと窪み周囲から窪み内部へのはんだの流れが阻害されやすく、その場合、突起近傍でのはんだ濡れ性が充分に確保できず、はんだクラックの原因となりやすい。またδ1が突起高さｈ0との関係で（５）式を外れて大きいと半導体基板と盛り上がり部の間隔が狭くなることに起因して窪み内部へのはんだの流れが阻害されやすく、やはりはんだクラックの原因となりやすい。
盛り上がり高さδ1は、窪みを形成する際の加工ピンの打ち込み深さ、すなわち窪み深さｈ1を小さくすることなどによって軽減できるが、図４に示したようなプレス型を用いて盛り上がり部をパンチする工程を付加することも有効である。
δ1≦０.１５ ……（４）
δ1≦ｈ0−０.０１ ……（５）
盛り上がり高さδ1（ｍｍ）が（４）式を外れて大きいと窪み周囲から窪み内部へのはんだの流れが阻害されやすく、その場合、突起近傍でのはんだ濡れ性が充分に確保できず、はんだクラックの原因となりやすい。またδ1が突起高さｈ0との関係で（５）式を外れて大きいと半導体基板と盛り上がり部の間隔が狭くなることに起因して窪み内部へのはんだの流れが阻害されやすく、やはりはんだクラックの原因となりやすい。
盛り上がり高さδ1は、窪みを形成する際の加工ピンの打ち込み深さ、すなわち窪み深さｈ1を小さくすることなどによって軽減できるが、図４に示したようなプレス型を用いて盛り上がり部をパンチする工程を付加することも有効である。
突起を形成した面の裏面における突き出し量は下記（６）式を満たすことが望ましい。
δ2≦０.０３ ……（６）
裏面の突き出し量δ2（ｍｍ）が（６）式を外れて大きいと放熱板を冷却フィンに取り付けて使用するときに冷却フィンとのフラットな接触が確保しにくいために放熱性が低下しやすい。裏面の突き出し量δ2は、板厚２ｍｍ以上の放熱板の場合、窪み深さｈ1を上記（１）式の範囲とすることで概ね（６）式を満たす範囲に調整可能である。
δ2≦０.０３ ……（６）
裏面の突き出し量δ2（ｍｍ）が（６）式を外れて大きいと放熱板を冷却フィンに取り付けて使用するときに冷却フィンとのフラットな接触が確保しにくいために放熱性が低下しやすい。裏面の突き出し量δ2は、板厚２ｍｍ以上の放熱板の場合、窪み深さｈ1を上記（１）式の範囲とすることで概ね（６）式を満たす範囲に調整可能である。
突起の直径Ｄ0と、窪み外周の直径Ｄ1は下記（８）〜（１０）式の関係を満たすことが望ましい。
０.１≦Ｄ0≦５ ……（８）
０.５≦Ｄ1≦９ ……（９）
０.２≦Ｄ1−Ｄ0≦８.５ ……（１０）
０.１≦Ｄ0≦５ ……（８）
０.５≦Ｄ1≦９ ……（９）
０.２≦Ｄ1−Ｄ0≦８.５ ……（１０）
突起直径Ｄ0（ｍｍ）が（８）式を外れて小さすぎると突起の強度が不足する場合がある。逆に大きすぎると充分な突起高さｈ0を確保するために必要なプレス荷重が増大し、また所望の高さが出しにくいので好ましくない。
窪み外周の直径Ｄ1が（９）式を外れて小さすぎる場合は、そのリング状窪みの中央を充分に隆起させることが難しく、所定の突起高さｈ0を確保できないことがある。Ｄ1を大きくしても中央部を充分に隆起させるためには窪み深さｈ1を上記（１）式あるいは（１）’式を満たすように確保する必要があることには変わりない。このためＤ1が大きすぎるとプレス荷重が過大となるだけでメリットに乏しい。
（１０）式のＤ1−Ｄ0はリング状窪みのリング幅に対応する指標である。窪み外周の直径Ｄ1は突起直径Ｄ0に応じて（１０）式を満たすように適正化することが望ましい。
（８）〜（１０）式に代えて下記（８）’〜（１０）’式を採用することが一層好ましい。
０.５≦Ｄ0≦４ ……（８）’
１≦Ｄ1≦６ ……（９）’
０.５≦Ｄ1−Ｄ0≦５ ……（１０）’
窪み外周の直径Ｄ1が（９）式を外れて小さすぎる場合は、そのリング状窪みの中央を充分に隆起させることが難しく、所定の突起高さｈ0を確保できないことがある。Ｄ1を大きくしても中央部を充分に隆起させるためには窪み深さｈ1を上記（１）式あるいは（１）’式を満たすように確保する必要があることには変わりない。このためＤ1が大きすぎるとプレス荷重が過大となるだけでメリットに乏しい。
（１０）式のＤ1−Ｄ0はリング状窪みのリング幅に対応する指標である。窪み外周の直径Ｄ1は突起直径Ｄ0に応じて（１０）式を満たすように適正化することが望ましい。
（８）〜（１０）式に代えて下記（８）’〜（１０）’式を採用することが一層好ましい。
０.５≦Ｄ0≦４ ……（８）’
１≦Ｄ1≦６ ……（９）’
０.５≦Ｄ1−Ｄ0≦５ ……（１０）’
本発明の放熱板には板厚１〜５ｍｍ程度の銅（純度９９.９６％以上）または銅合金を使用する。銅合金としては、例えば、Ｆｅ、Ｃｏ、ＮｉおよびＳｎの１種以上と、Ｐとを合計０.０１〜０.５質量％含有し、残部実質的にＣｕからなる銅合金の素材が好適な対象となる。具体的には以下のような組成の銅合金が例示される。
［１］質量％で、Ｆｅ：０.０５〜０.２％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
［２］質量％で、Ｆｅ：０.１〜０.２５％、Ｎｉ：０.０５〜０.２％、Ｓｎ：０.０１〜０.１％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
［３］質量％で、Ｓｎ：０.１〜０.３％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
［４］質量％で、Ｃｏ：０.２〜０.３５％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
［１］質量％で、Ｆｅ：０.０５〜０.２％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
［２］質量％で、Ｆｅ：０.１〜０.２５％、Ｎｉ：０.０５〜０.２％、Ｓｎ：０.０１〜０.１％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
［３］質量％で、Ｓｎ：０.１〜０.３％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
［４］質量％で、Ｃｏ：０.２〜０.３５％、Ｐ：０.００５〜０.１％、残部Ｃｕおよび不可避的不純物。
このような銅合金は、２５〜３００℃の熱膨張係数が１０×１０-6〜２０×１０-6／Ｋ、常温での熱伝導率が２５０Ｗ／ｍＫ以上、耐熱温度が３００℃以上の特性を具備していることにより、はんだ接合後に生じる基板との熱膨脹差に起因する反りの発生が抑制され、かつ熱応力に対する抵抗力を維持できる。また、冷却フィンとの隙間を小さくすることができ、かつ放熱板自体の熱伝導率が高いので優れた放熱性を発揮させることが可能となる。
加工ピンでリング状の窪みを付けてその中央に突起を隆起させるためには、ＨＶが７０〜２００好ましくは８０〜１５０程度の硬さに調整された板材をプレス成形に供することが望ましい。
加工ピンでリング状の窪みを付けてその中央に突起を隆起させるためには、ＨＶが７０〜２００好ましくは８０〜１５０程度の硬さに調整された板材をプレス成形に供することが望ましい。
一般的な銅または銅合金の製造プロセスにより、例えば板厚１〜５ｍｍ好ましくは２〜４ｍｍの条（フープ）を製造し、順送金型によるプレス加工に供することにより、上記所望形状の放熱板を得ることができる。順送金型プレスにおいては、突起を形成した後、１枚ずつに分離し、最終段で「反り付け」を行う手順が採用できる。この「反り付け」は、はんだ付けの冷却時にクリープ現象の生じにくいＰｂフリーはんだを使用して半導体基板を接合するとき、半導体基板と放熱板との熱膨張係数の差に起因して、はんだ接合後に放熱板の半導体基板搭載面側が凸になるような「反り」が生じることから、予めこの反りを相殺するための逆方向の反りをはんだ接合前の放熱板に形成しておくものである。その反り付けの量は板厚中央部の平均曲率半径Ｒにして１０００〜１００００ｍｍとすることが効果的である。１０００ｍｍ未満では予め形成した逆反りが大きすぎてはんだ接合後にも残存しやすい。１００００ｍｍを超えると逆反りが小さすぎてはんだ接合後に発生した反りがキャンセルしきれない場合がある。より好ましくは曲率半径を１０００〜７０００ｍｍとするのが良い。すなわち、下記（１２）式を満たすように半導体基板を搭載する面が凹面となる反り付けを施すことが望まれ、（１２）’式を満たすようにすることが一層好ましい。
１０００≦Ｒ≦１００００ ……（１２）
１０００≦Ｒ≦７０００ ……（１２）’
１０００≦Ｒ≦１００００ ……（１２）
１０００≦Ｒ≦７０００ ……（１２）’
順送金型によるプレス過程においては、窪みや突起の形状を上述のように適正化することによって、図３に示したような加工ピンを打ち込んでリング状窪みの中央に突起を隆起させるパンチ工程により直接所定形状の突起に仕上げることが可能である。しかし、寸法精度をより向上させて製品間のバラツキをできるだけ小さくすることを意図する場合には、さらに図４に示したようなプレス型を用いて、少なくとも突起上面または窪み周囲の盛り上がり部分のいずれかをパンチする工程を付加することが望ましい。
本発明の放熱板は、はんだとの濡れ性や、耐食性を改善する等の目的で、表面にＮｉめっき等のめっきを施してから使用することができる。はんだは、Ｓｎ−３.５Ａｇ、Ｓｎ−５Ｓｂ等のＰｂフリーはんだが適用できる。板面に所定量のフラックスとはんだを配置し、その上に複数の半導体基板を設置した状態ではんだの融点より概ね５０〜１００℃高い温度の炉（例えばＮ2＋Ｈ2雰囲気）に装入し、十分にはんだが溶けてから炉外に出して放冷する。
板厚３ｍｍのＣｕ−０.０７Ｆｅ−０.０２Ｐ合金（焼鈍後、約２５％の冷間圧延を行ったもの）を用いて、順送金型によるプレスにより、半導体基板を搭載するための放熱板を作製した。放熱板のサイズは１００×７０ｍｍであり、図５に示すような４箇所の位置に同じ寸法・形状の突起を形成した。
突起の形成は、大略図３に示したような形状の加工ピンを用いて１パンチのみで突起を仕上げた場合（パンチ工数＝１）と、さらに大略図４に示したような形状のプレス型を用いて盛り上がり部と突起上面をパンチすることによる「ダブルパンチ」にて突起を仕上げた場合（パンチ工数＝２）とを実施した。加工ピンは種々の形状を用意し、また加工ピンの打ち込み深さも種々変えて、各種類とも約１０００個の放熱板を作った。なお、各放熱板とも、順送金型によるプレスの最終段で板厚中央部の曲率半径でｘ方向約４５００ｍｍ、ｙ方向約３０００ｍｍの「逆反り」を付けた。ここでｘ方向およびｙ方向はそれぞれ放熱板の長手方向および短手方向である。
各種類ごとにランダムに抽出した各１０個の放熱板について、図５のＡの位置の突起部について、窪み深さｈ1、突起高さｈ0、窪み周囲の盛り上がり高さδ1、裏面の突き出し量δ2を断面の観察によって測定し、その平均値を求めた。また突起直径Ｄ0、窪み外周の直径Ｄ1を断面の観察によって求めた。表１にこれらの平均値を示した。窪み外周面に接する平面と水平面とのなす角度θ1については加工ピンの形状がほぼそのまま反映されることが予め確認されているので、加工ピンの形状から求めた値を表１に示した。
寸法精度の評価として突起高さｈ0の製品間のバラツキを以下の基準で評価し、表１に示した。
〔突起高さｈ0のバラツキ評価〕
◎（極めて優秀）：各製品のｈ0が平均値±０.０２ｍｍ以内にある。
○（優秀）：各製品のｈ0が平均値±０.０３ｍｍ以内にある。
△（良好）：各製品のｈ0が平均値±０.０５ｍｍ以内にある。
いずれも△以上の評価に収まっていた。
なお、突起側面の角度θ0は表１に記載していないが、各種放熱板とも９０°を目標に加工ピンの形状を設定してあり、ランダムに選んだ複数の試料についての突起の軸を含む断面の観察から、θ0は９０°±２°以内に収まっていることが確認された。
〔突起高さｈ0のバラツキ評価〕
◎（極めて優秀）：各製品のｈ0が平均値±０.０２ｍｍ以内にある。
○（優秀）：各製品のｈ0が平均値±０.０３ｍｍ以内にある。
△（良好）：各製品のｈ0が平均値±０.０５ｍｍ以内にある。
いずれも△以上の評価に収まっていた。
なお、突起側面の角度θ0は表１に記載していないが、各種放熱板とも９０°を目標に加工ピンの形状を設定してあり、ランダムに選んだ複数の試料についての突起の軸を含む断面の観察から、θ0は９０°±２°以内に収まっていることが確認された。
一方、半導体基板として、窒化アルミニウム基板の表面に銅パターンを形成した厚さ約０.３ｍｍのもので、放熱板側のはんだ接合面（図１の導体層６に相当する表面）が７０×５０ｍｍのものを用意した。これを各種類ごとにランダムに抽出した各１０個の放熱板にはんだ接合により搭載した。はんだはロジン系フラックスを含有したＳｎ−３.５Ａｇ合金ペーストを用意し、これを放熱板の所定位置に通常の手法ではんだ層厚さに応じた適正量を塗布し、その上に半導体基板を載せて３００℃、Ｎ2＋Ｈ2雰囲気の炉に装入し、約１０分経過後に炉外に出して放冷した。
はんだ接合を終えた各試料について、前記Ａ位置の突起の中心部を含みｘ方向に配向な断面を光学顕微鏡（倍率：１００倍）により観察し、はんだ層の割れの有無を以下の基準で評価した。
〔はんだクラック評価〕
○（良好）：どの試料にもはんだクラックが見当たらない。
×（不良）：１つ以上の試料にはんだクラックが生じていた。
〔はんだクラック評価〕
○（良好）：どの試料にもはんだクラックが見当たらない。
×（不良）：１つ以上の試料にはんだクラックが生じていた。
さらに、はんだ接合により半導体基板を搭載した放熱板のうち、裏面の突き出し量δ2がもっとも大きかったサンプルを敢えて用いて、放熱板の４隅近傍（コーナーからｘ方向５ｍｍ、ｙ方向５ｍｍの位置）に予め設けたねじ穴を通じて冷却フィンにねじ止めして固定することを行い、放熱板と冷却フィンの接触状態を調べた。そして、冷却フィンとの接触性により、放熱性を以下のように評価した。
〔放熱性評価〕
○（良好）：冷却フィンとのフラットな接触が実現でき、放熱性に問題がない。
△（やや不良）：冷却フィンとの間にわずかな隙間が認められ、用途によっては放熱性が懸念される。
×（不良）：冷却フィンとの間に大きな隙間が認められ、放熱性が低下した。
なお、冷却フィンは厚さ５ｍｍのアルミニウム板の上にフィンが形成されているものを使用した。
結果を表１に示す。
〔放熱性評価〕
○（良好）：冷却フィンとのフラットな接触が実現でき、放熱性に問題がない。
△（やや不良）：冷却フィンとの間にわずかな隙間が認められ、用途によっては放熱性が懸念される。
×（不良）：冷却フィンとの間に大きな隙間が認められ、放熱性が低下した。
なお、冷却フィンは厚さ５ｍｍのアルミニウム板の上にフィンが形成されているものを使用した。
結果を表１に示す。
表１からわかるように、本発明で規定する寸法・形状の突起部を形成した本発明例の放熱板を使用したものは、いずれもはんだクラックが発生せず、充分なはんだ層厚さが確保された。また、裏面の突き出し量も小さく、冷却フィンとの接触性にも問題なかった。特に突起部形成のためのパンチ工程数を２回としたＮｏ.９、１０は突起高さのバラツキが一層改善された。
これに対し比較例であるＮｏ.４は窪み深さｈ1を大きくしすぎたことにより窪みて低部へのはんだの充填が不十分となり、はんだボイドの発生に起因するはんだクラックが発生した。また、裏面の突き出し量δ2が多くなり、他のものより放熱性（冷却フィンとの接触性）に劣った。さらに突起高さｈ0のバラツキも他のものより若干劣った。Ｎｏ.５は逆に窪み深さｈ1が不足したため突起高さｈ0が低くなりすぎ、はんだ層厚さが不十分となって放熱板と半導体基板との間に発生する熱応力の緩衝作用が低下したことに起因してはんだ層へのクラックが発生した。Ｎｏ.６は窪み外周面の角度θ1が大きすぎたため、加工ピンを打ち込むことができず、突起を形成することができなかった。Ｎｏ.７は窪み外周面の角度θ1が小さすぎたため充分な突起高さｈ0が得られず、はんだ層厚さが不十分となった。Ｎｏ.８は打ち込み深さが大きかったことにより突起高さｈ0が大きくなりすぎたため、はんだ使用量が過剰に多くなり、放熱性の低下が懸念される。また窪み周囲の盛り上がり高さが大きくなり、窪み内部へのはんだの流れが阻害されたことに起因するはんだクラックが発生した。さらに裏面の突き出し量δ2が大きくなり、他のものより放熱性（冷却フィンとの接触性）に劣った。突起高さｈ0のバラツキも他のものより若干劣った。
突起側面の角度θ0および放熱板の平均曲率半径Ｒによるはんだ接合性・形状平坦性への影響について調査した。実施例１のＮｏ.１と同じ素材を用い、同じ方法で、加工ピンの内径角度だけを調整することによって突起側面の角度θ0を調整した。また、プレス最終段で金型の曲率を変化させることにより、放熱板の平均曲率半径Ｒを変化させた。はんだやはんだ接合方法、評価方法についても、すべてＮｏ.１と同じである。
結果を表２に示す。
結果を表２に示す。
表２からわかるように、本発明で規定する突起側面の角度θ0および平均曲率半径Ｒを形成した放熱板を使用したもの（表２中「好適な対象」と表示）は、いずれもはんだ充填性・密着強度が十分であり、はんだクラックが発生しなかった。また、予め付けた逆反りにより、はんだ接合後の放熱板の平坦性が確保されたため、冷却フィンとの密着性も良好で優れた放熱特性が得られた。これらはＰｂフリーはんだを使用する場合に特に好適な対象となる。
これに対してＮｏ.１３は放熱板の平均曲率半径Ｒを大きくしすぎたことにより、はんだ接合後に生じた反りがキャンセルしきれずに大きな反りが残り、放熱板と冷却フィンとの良好な密着性が得られなかった。Ｎｏ.１４は逆に放熱板の平均曲率半径Ｒを小さくしすぎたことにより、はんだ接合後も予め付けていた逆反りが残り、放熱板と冷却フィンとの良好な密着性が得られなかった。Ｎｏ.１８は突起側面の角度θ0が大きすぎたことにより、はんだ接合時に突起周囲の窪み部におけるはんだ充填性が悪くなったことに起因して、はんだクラックが発生した。Ｎｏ.１９は突起側面角度θ0が小さすぎたことにより、突起窪み部においてアンカー効果によるはんだの密着性が低下したことに起因して、はんだクラックが発生した。なお、これらにおいても、Ｐｂはんだ使用時には良好な性能が実現できる。
放熱板に用いた素材の特性（耐熱温度、常温域の熱伝導率、２５〜３００℃の熱膨張係数）の影響について調査した。放熱板の製造方法や突起の形成方法、はんだ接合方法についてはすべて実施例１のＮｏ.１と同様の方法とし、素材の銅または銅合金の成分組成のみを変化させた。はんだクラックの評価については実施例１と同じとした。放熱性の評価については、実施例１の評価（冷却フィンとの接触状態による評価）に、素材の熱伝導率を加味し、以下のとおりとした。
〔実施例３の放熱性評価〕
○（良好）：素材の熱伝導率が２５０Ｗ／ｍＫ以上であり、かつ冷却フィンとのフラットな接触が実現でき、放熱性に問題がない。
△（やや不良）：素材の熱伝導率は２５０Ｗ／ｍＫ以上であるが、冷却フィンとの間にわずかな隙間が認められ、用途によっては放熱性が懸念される。
×（不良）：素材の熱伝導率が２５０Ｗ／ｍＫ未満であるか、または冷却フィンとの間に大きな隙間が認められる。
結果を表３に示す。
〔実施例３の放熱性評価〕
○（良好）：素材の熱伝導率が２５０Ｗ／ｍＫ以上であり、かつ冷却フィンとのフラットな接触が実現でき、放熱性に問題がない。
△（やや不良）：素材の熱伝導率は２５０Ｗ／ｍＫ以上であるが、冷却フィンとの間にわずかな隙間が認められ、用途によっては放熱性が懸念される。
×（不良）：素材の熱伝導率が２５０Ｗ／ｍＫ未満であるか、または冷却フィンとの間に大きな隙間が認められる。
結果を表３に示す。
表３からわかるように、本発明で規定する組成および特性を有する母材を使用したもの（表３中「好適な対象」と表示）については、いずれもはんだ接合時の形状が良好ではんだのクラックの発生もなかった。また、冷却フィンとの密着性も良好であり、優れた放熱性を発現した。これらはＰｂフリーはんだを使用する場合に特に好適な対象となる。
これに対し、Ｎｏ.２２は２５〜３００℃における熱膨張係数が大きすぎたことにより、絶縁基板との熱膨張差が大きくなり、はんだ接合時に放熱板に大きな反りが発生した。また、基板との熱膨脹差により大きな熱応力が生じたため、はんだクラックが発生した。放熱板と冷却フィンとの間に隙間が発生したのに加え、熱伝導率が低すぎたことにより、放熱特性が著しく低下した。Ｎｏ.２３は耐熱温度が小さすぎたことにより、はんだ接合時の加熱で材料が軟化したため、放熱板の復元力が低下し、はんだ接合で発生する反りをキャンセルすることができず反りが残った。このため放熱板と冷却フィンとの良好な密着性が得られず放熱性が低下した。また、耐力の低下により、熱応力に対する抵抗力がなくなったため、はんだクラックが発生した。なお、これらにおいても、Ｐｂはんだ使用時には良好な性能が実現できる。
１ 放熱板
２ はんだ層
３ 半導体基板
４ 銅パターン
５ 絶縁基板
６ 導体層
７ 半導体素子
８ リード線
１０ 放熱板
１１ 半導体基板を搭載する側の板面
１２ 突起
１３ 突起の軸
１４ 窪み
１５ 盛り上がり部
１６ 裏面の板面
１７ 突き出し部
２ はんだ層
３ 半導体基板
４ 銅パターン
５ 絶縁基板
６ 導体層
７ 半導体素子
８ リード線
１０ 放熱板
１１ 半導体基板を搭載する側の板面
１２ 突起
１３ 突起の軸
１４ 窪み
１５ 盛り上がり部
１６ 裏面の板面
１７ 突き出し部
Claims (2)
- 半導体基板をＰｂフリーはんだを使用したはんだ接合により搭載するための、Ｆｅ、Ｃｏ、ＮｉおよびＳｎの１種以上と、Ｐとを合計０．０９〜０．４８質量％含有し、残部がＣｕおよび不可避的不純物からなり、２５〜３００℃の熱膨張係数が１７．３×１０ -6 〜１７．５×１０ -6 ／Ｋ、常温での熱伝導率が３１０〜３６６Ｗ／ｍＫ、耐熱温度が４００〜４５０℃の銅合金からなる放熱板であって、板面に半導体基板と放熱板の間隔を確保するための突起を有し、前記突起は下記（１）式および（２）式を満たすようにプレス加工により周囲に窪みを付けることによって形成された、下記（３）式および（１１）式を満たす柱状の形状を有し、ｈ 1 −ｈ 0 が０．０５〜０．７２であって、前記窪み周囲の盛り上がり高さが下記（４）式および（５）式を満たし、前記突起を形成した面の裏面における突き出し量が下記（６）式を満たし、前記突起の直径、前記窪み外周の直径がそれぞれ下記（８）式、（９）式および（１０）式を満たすものであり、平均曲率半径Ｒ（ｍｍ）がｘ方向において３０００〜８０００ｍｍ、ｙ方向において３０００〜７５００ｍｍとなるように前記半導体基板を搭載する面が凹面になる反り付けが施されてなる半導体基板用放熱板。
０．２０≦ｈ1≦０．９０ ……（１）
４０≦θ1≦８５ ……（２）
０．０８≦ｈ0≦０．４５ ……（３）
０．０１≦δ1≦０．１３ ……（４）
０．０１≦ｈ0−δ1≦０．３８ ……（５）
０．０００≦δ2≦０．０３０ ……（６）
０．１５≦Ｄ0≦５．５ ……（８）
０．７≦Ｄ1≦８．０ ……（９）
０．５５≦Ｄ 1 -Ｄ 0 ≦２．５ ……（１０）
７５≦θ 0 ≦１１０ ……（１１）
ここで、
ｈ1：半導体基板を搭載する側の板面を基準とした窪み深さ（ｍｍ）、
θ1：ｈ1／２の深さ位置において窪み外周面に接する平面と水平面とのなす角度（°）、
ｈ0：半導体基板を搭載する側の板面を基準とした突起高さ（ｍｍ）、
δ1：半導体基板を搭載する側の板面を基準とした盛り上がり高さ（ｍｍ）、
δ2：突起を形成した面の裏面の板面を基準とした突き出し量（ｍｍ）、
Ｄ0：半導体基板を搭載する側の板面の高さ位置における突起の直径（ｍｍ）、
Ｄ1：半導体基板を搭載する側の板面の高さ位置における窪み外周の直径（ｍｍ）、
θ 0 ：半導体基板を搭載する側の板面の高さ位置において突起側面に接する平面と水平面とのなす角度（°）、
耐熱温度：３０ｍｉｎ加熱保持したときに、ビッカース硬さが加熱前の硬さの８０％となるときの温度、
である。 - Ｆｅ、Ｃｏ、ＮｉおよびＳｎの１種以上と、Ｐとを合計０．０９〜０．４８質量％含有し、残部がＣｕおよび不可避的不純物からなり、２５〜３００℃の熱膨張係数が１７．３×１０ -6 〜１７．５×１０ -6 ／Ｋ、常温での熱伝導率が３１０〜３６６Ｗ／ｍＫ、耐熱温度が４００〜４５０℃の銅合金からなる素材に加工ピンで窪みを付けて突起を隆起させるパンチ工程の後、少なくとも突起上面または窪み周囲の盛り上がり部のいずれかをパンチする工程を有する、請求項１に記載の半導体基板用放熱板を製造する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006069894A JP5130533B2 (ja) | 2005-09-21 | 2006-03-14 | 突起を有する半導体基板用放熱板およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005273097 | 2005-09-21 | ||
| JP2005273097 | 2005-09-21 | ||
| JP2006069894A JP5130533B2 (ja) | 2005-09-21 | 2006-03-14 | 突起を有する半導体基板用放熱板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007116080A JP2007116080A (ja) | 2007-05-10 |
| JP5130533B2 true JP5130533B2 (ja) | 2013-01-30 |
Family
ID=38097966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006069894A Active JP5130533B2 (ja) | 2005-09-21 | 2006-03-14 | 突起を有する半導体基板用放熱板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5130533B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5678323B2 (ja) * | 2010-08-10 | 2015-03-04 | Ｄｏｗａメタルテック株式会社 | 半導体基板用放熱板 |
| JP6195771B2 (ja) * | 2013-10-02 | 2017-09-13 | 株式会社三井ハイテック | リードフレーム及びその製造方法並びにそれを用いた半導体装置 |
| EP3955288A1 (de) * | 2020-08-13 | 2022-02-16 | Siemens Aktiengesellschaft | Leistungsmodul mit einer verbindungsschicht aufweisend eine lotschicht und einen abstandshalter, elektrisches gerät mit dem leistungsmodul und verfahren zur herstellung des leistungsmoduls |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0824931B2 (ja) * | 1991-01-10 | 1996-03-13 | 川崎製鉄株式会社 | 洗浄性に優れる加工用冷延鋼板およびその製造方法 |
| JP2590691B2 (ja) * | 1993-07-13 | 1997-03-12 | 日本電気株式会社 | 半導体装置のリードフレーム並びにその製造装置及び方法 |
| JPH1050928A (ja) * | 1996-05-27 | 1998-02-20 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4154793B2 (ja) * | 1999-03-25 | 2008-09-24 | 三菱電機株式会社 | 半導体装置の製造方法並びに製造装置 |
| JP2001246425A (ja) * | 2000-03-03 | 2001-09-11 | Kyushu Sanei Kinzoku Kogyo Kk | 金属薄板に対する突起部形成装置及び金属外装ケースの製造方法並びにその製造方法を用いた金属外装ケース |
-
2006
- 2006-03-14 JP JP2006069894A patent/JP5130533B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007116080A (ja) | 2007-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8715431B2 (en) | Copper alloy plate for electric and electronic parts having bending workability | |
| JP4560645B2 (ja) | 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体 | |
| JP3962751B2 (ja) | 曲げ加工性を備えた電気電子部品用銅合金板 | |
| JP6162910B2 (ja) | 銅合金板材およびその製造方法 | |
| JP6446011B2 (ja) | 放熱部品用銅合金板及び放熱部品 | |
| US7180176B2 (en) | Radiation plate and power semiconductor module IC package | |
| JP6378819B1 (ja) | Ｃｕ−Ｃｏ−Ｓｉ系銅合金板材および製造方法並びにその板材を用いた部品 | |
| WO2018066414A1 (ja) | 放熱部品用銅合金板、放熱部品、及び放熱部品の製造方法 | |
| TWI605139B (zh) | 散熱零件用銅合金板及散熱零件 | |
| JP5130533B2 (ja) | 突起を有する半導体基板用放熱板およびその製造方法 | |
| WO2016152648A1 (ja) | 放熱部品用銅合金板及び放熱部品 | |
| JP6446010B2 (ja) | 放熱部品用銅合金板 | |
| JP2018162518A (ja) | ベーパーチャンバー用銅合金板及びベーパーチャンバー | |
| JP6446007B2 (ja) | 放熱部品用銅合金板 | |
| CN111971406B (zh) | 铜合金板材和铜合金板材的制造方法以及使用铜合金板材的连接器 | |
| WO2019187767A1 (ja) | 絶縁基板及びその製造方法 | |
| JP4560644B2 (ja) | はんだ引けを改善した半導体基板用放熱板 | |
| KR20000076946A (ko) | 알루미늄제 히트 싱크의 제조방법 | |
| JP2006278595A (ja) | 放熱板およびその製造法 | |
| JP2007273682A (ja) | 放熱板およびその製造法 | |
| WO2017110759A1 (ja) | 放熱部品用銅合金板 | |
| JP2017188676A (ja) | 放熱基板 | |
| KR102343189B1 (ko) | 절연 기판 및 그 제조 방법 | |
| JP4861151B2 (ja) | 銅合金板の冷間調質圧延方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5130533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |