CN103339723A - 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块 - Google Patents

半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块 Download PDF

Info

Publication number
CN103339723A
CN103339723A CN2011800664755A CN201180066475A CN103339723A CN 103339723 A CN103339723 A CN 103339723A CN 2011800664755 A CN2011800664755 A CN 2011800664755A CN 201180066475 A CN201180066475 A CN 201180066475A CN 103339723 A CN103339723 A CN 103339723A
Authority
CN
China
Prior art keywords
heating panel
bending
insulated substrate
semiconductor module
concavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800664755A
Other languages
English (en)
Other versions
CN103339723B (zh
Inventor
上里良宪
早乙女全纪
丸山力宏
后藤友彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103339723A publication Critical patent/CN103339723A/zh
Application granted granted Critical
Publication of CN103339723B publication Critical patent/CN103339723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P15/00—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass
    • B23P15/26—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass heat exchangers or the like
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F3/00—Plate-like or laminated elements; Assemblies of plate-like or laminated elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4935—Heat exchanger or boiler making
    • Y10T29/49366—Sheet joined to sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在散热板（3）上焊接形状不同的绝缘基板（1，2）的情况下，在散热板（3）上预先形成在绝缘基板（1，2）一侧呈凹状的第三弯曲（11）。通过将在平坦的散热板（3）上焊接形状不同的绝缘基板（1，2）后的凸状弯曲上下翻转而得到的凹状的第一弯曲（6）和在散热板（3）实际焊接形状不同的绝缘基板（1，2）后所假想的凹状的第二弯曲（7）相加，来确定该第三弯曲（11）。该第三弯曲（11）的底部（11a）位于较大绝缘基板（2）的下方，使得该底部（11a）与散热板（3）的基准点（5a，5b）之间的距离较大一侧的曲率小于距离较小一侧的曲率。

Description

半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
技术领域
本发明涉及半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块。
背景技术
图7是半导体模块的主要部分截面图。该半导体模块500由以下部分构成：散热板51；带导电图案绝缘基板（以下，简称为绝缘基板56）的背面电极膜53，该带导电图案绝缘基板经由焊料52固接于所述散热板51；半导体芯片57，所述半导体芯片57经由焊料固接于形成在绝缘基板56上的导电图案55；接合线59，所述接合线59对半导体芯片57的未图示的表面电极和导电图案55进行连接；布线导体60，所述布线导体60的一端与导电图案55相连；外部引出端子61，所述布线导体60的另一端固接于所述外部引出端子61；树脂外壳62，外部引出端子61固接于所述树脂外壳62；以及凝胶63，所述凝胶63充填在树脂外壳62内。在该半导体模块500的散热板51中，在未图示的冷却片上形成有用来固定的紧固孔64。所述绝缘基板56包括背面电极膜53、陶瓷板等绝缘板54以及在表面形成的导电图案55。背面电极膜53和导电图案55多由铜箔等来形成。
图8是将半导体模块固定于冷却片的情况下的主要部分截面图。通过将未图示的螺栓等插入形成在散热板51周围的紧固孔64中，从而将半导体模块500固定于冷却片65。
图9是在平坦的散热板上焊接2块同样形状的绝缘基板的情况下的示意性截面图。如图7所示，绝缘基板56中，在陶瓷板等的绝缘板54的背面形成有背面电极膜53，在表面形成有导电图案55。与该绝缘基板56的线膨胀系数相比，用铜或铝等所形成的散热板51的线热膨胀系数较大，因此，焊接了绝缘基板56之后的散热板51会因为双金属效应而发生弯曲，导致绝缘基板56一侧成为凸状。也就是说，散热板51的背面66在绝缘基板56一侧形成凸状的弯曲67。若以此状态在平坦的冷却片65上安装散热板51，则在散热板51的中央部产生较大的空隙68，导致散热效率降低。以下说明防止该现象的办法。
图10是形成与图9的散热板的凸状弯曲相抵消的凹状弯曲的示意性截面图。
以与图9的凸状弯曲67相抵消的方式预先形成反向弯曲69，使得散热板51的中央在绝缘基板56一侧形成凹状（被称为逆折弯或预折弯）。将该反向弯曲69形成得稍大，使得即便在焊接之后，绝缘基板56一侧也不会凸出。
若将绝缘基板56焊接在形成了虚线所示的反向弯曲69的散热板51上，则与图9的凸状弯曲67相抵消，在绝缘基板56一侧形成凹状弯曲70。若以此状态利用散热板51的紧固孔64来安装至冷却片65，则散热板51的中心部（凹状弯曲70的底部70a）与冷却片65相接触，以其作为支点，散热板51的两端被按压向冷却片65，散热板51的整个背面66与冷却片65密切接触。
此外，如图11所示，专利文献1中，揭示了在将形状不同的绝缘基板71、72焊接到散热板73的情况下，在散热板73上预先形成较大的弯曲74，该弯曲74是由分别与绝缘基板71、72以及它们之间的部位相对应的凹状弯曲74a、74b、74c所形成。将各弯曲74a、74b、74c的大小分别设为R10、R20、R30。在对绝缘基板71、72进行了焊接之后，该较大的凹状弯曲74变成未图示的较小的凹状弯曲。将焊接有该绝缘基板71、72的散热板73安装到未图示的冷却片，由此能够防止在散热板73和冷却片之间产生间隙。
此外，虽然没有图示，但专利文献2中，揭示了在用焊料将绝缘基板固接于散热板的情况下，预先对散热板在绝缘基板一侧实施凹状弯曲（逆折弯），然后焊接绝缘基板。此时，预先加工成即便在焊接以后，也形成逆折弯的状态（在绝缘基板一侧形成凹状弯曲）。通过将该逆折弯状态的散热板安装到冷却片，由此能够防止产生间隙。
现有技术文献
专利文献
专利文献1：日本专利特开2007-88045号公报
专利文献2：日本专利特开2008-91959号公报
发明内容
发明所要解决的技术问题
上述图10中，在以相同形状且左右对称地配置焊接在散热板51上的绝缘基板56的情况下，由于焊接，散热板51在左右对称的中心发生弯曲，在绝缘基板56一侧形成凸状。因而，与该弯曲相抵消的凹状弯曲69其底部69a也位于散热板的中心，因此，可以以散热板51中心的深度来管理形成于散热板51的凹状弯曲69，能够方便管理。接下来，对在散热板上焊接左右形状不同的绝缘基板的情况进行说明。
图12是在散热板上焊接左右形状不同的绝缘基板的情况的示意性截面图。若在平坦状态的散热板83上用焊料84固接左右形状不同的绝缘基板81、82，则在焊接后的绝缘基板81、82一侧，凸状弯曲85左右不同。因此，为了与之相抵消，需要在散热板83上预先形成在左右两侧分别具有曲率R3、R4的凹状弯曲86。
若在具有该弯曲86的散热板83上焊接绝缘基板81、82，则变形成具有底部87a位于绝缘基板82下侧的凹状弯曲87的散热板83。
在由此形成凹状弯曲86的方法中，不清楚左右具有不同的曲率R3、R4的弯曲的连接位置与中心之间的偏移量，因此难以管理弯曲86。
另外，与左右形状不同的绝缘基板81、82的凸状弯曲85相对应地，需要在散热板83上形成与弯曲85相抵消的、且左右具有不同曲率R3、R4的弯曲86，对于弯曲的管理变得复杂。
图13是将图12的散热板固定在冷却片之前和之后的示意图，图13（a）是固定前的图，图13（b）是固定后的图。图中的标号92为紧固孔。
如图13（a）所示，凹状弯曲87的底部87a位于刚性较大的刚性绝缘基板82下方，因此，应力集中在了刚性较弱的、绝缘基板彼此间的间隙88，如图13（b）所示，焊料84中容易产生裂纹89，并且构成绝缘基板的陶瓷容易发生碎裂（未图示）。另外，在绝缘基板81、82彼此之间的部位，绝缘基板82的端部被抬起，在散热板83和冷却片90之间的部位91容易产生间隙。
上述专利文献1中，是在不考虑散热板73整体的弯曲的情况下，形成了分别与绝缘基板71、72相对应的弯曲，因此，散热板73整体发生折弯变形的可能性变大。若预折弯比较大，则容易发生如下问题：安装时装载于绝缘基板71、72上的半导体芯片容易发生偏移，绝缘基板71、72和散热板73之间的焊料中容易产生气泡等。
另外，由于没有意识到要将散热板73的凹状弯曲的底部设置于绝缘基板71、72彼此间的间隙75中，因此，如图13所说明的那样，凹状弯曲的底部有时会位于刚性较大的刚性绝缘基板72的下方。这样一来，应力集中在了刚性较弱的、绝缘基板71、72彼此间的间隙75上，固接绝缘基板72和散热板73的焊料中容易产生裂纹。另外，在绝缘基板71、72彼此之间的间隙75处，绝缘基板72的端部被抬起，在散热板73和冷却片之间容易产生间隙。
另外，上述专利文献2中并没有记载如下内容：为了防止上述问题，在将形状不同的绝缘基板焊接于散热板的情况下，将焊接前的散热板中所形成的弯曲（预折弯）的底部置于绝缘基板彼此之间的间隙处。
本发明的目的在于，解决上述问题，提供一种半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块，以使得在散热板上焊接形状不同的绝缘基板，例如面积不同的多个绝缘基板、面积相同而外形不同的多个绝缘基板、或者面积和外形都不同的多个绝缘基板的情况下，能够容易地管理焊接前的散热板中所形成的弯曲（预折弯），能够防止焊料中产生裂纹，并且能够减小散热板和冷却片之间的间隙。
解决技术问题所采用的技术方案
为了实现上述目的，本发明的第一方面提供了一种半导体模块用散热板的制造方法，其包括：在平坦的散热板上焊接多个形状不同的绝缘基板，在所述散热板上形成在所述绝缘基板一侧呈凸状的弯曲的工序；获得反转所述凸状的弯曲而得到的凹状的第一弯曲的工序；设定焊接后的散热板的凹状的弯曲，将该弯曲的底部置于所述绝缘基板彼此之间的间隙处，设定在所述绝缘基板一侧呈凹状的第二弯曲的工序；将所述第一弯曲和所述第二弯曲进行相加，计算出在所述绝缘基板一侧呈凹状的第三弯曲的工序；以及在平板上形成所述第三弯曲，以形成焊接前的散热板的工序。
另外，本发明的第二方面是在利用第一方面所述的半导体模块用散热板的制造方法所制造的半导体模块用散热板中，所述第三弯曲的底部位于形状不同的所述绝缘基板中内面积较大的绝缘基板的下方，位于所述绝缘基板中内面积较小的绝缘基板下方的散热板的曲率小于位于内面积较大的绝缘基板下方的散热板的曲率。
另外，本发明的第三方面是在利用第二方面所述的半导体模块用散热板所制造的半导体模块中，构成该半导体模块的散热板的弯曲是在所述绝缘基板一侧呈凹状的弯曲，该凹状的弯曲的底部位于所述绝缘基板彼此之间的间隙处。
另外，本发明的第四方面是在第二方面的发明中，所述散热板的材质为铜或者铜合金。
另外，本发明的第五方面是在第三方面的发明中，构成所述绝缘基板的绝缘板的材质为氧化铝、氮化铝或者氮化硅。
发明效果
根据本发明，在散热板上焊接形状不同的绝缘基板的情况下，在散热板上预先形成在绝缘基板一侧呈凹状的第三弯曲。通过将在平坦的散热板上焊接形状不同的绝缘基板后的凸状弯曲上下翻转所得到的凹状的第二弯曲和在散热板实际焊接形状不同的绝缘基板后所假想的凹状的第二弯曲相加，来确定该第三弯曲。该第三弯曲的底部位于较大绝缘基板的下方，使得该底部与根据散热板的紧固所决定的基准点之间的距离较大一侧的曲率小于距离较小一侧的曲率。
通过将散热板的凹部的底部的位置置于绝缘基板相互之间，在将散热板安装到冷却片上的情况下，不会在焊料中产生裂纹，另外，能够减小散热板和冷却片之间的间隙，能够提高散热性。
另外，由于根据实测所求出的第一弯曲和所设定的第二弯曲来计算出第三弯曲，因此，对于第三弯曲的管理不像已有技术中那么复杂，而是比较容易。
本发明的上述和其他目的、特征以及优点将随着以下参照示出作为本发明优选实施例的实施方式的附图而进行的说明变得更加显而易见。
附图说明
图1是本发明第一实施例的半导体模块用散热板的制造方法，图1（a）～图1（d）是按照工序的顺序而示出的主要部分制造工序截面图。
图2是在平坦的散热板上焊接2块形状不同的绝缘基板、以在绝缘基板一侧形成凸状的弯曲的绝缘基板的主要部分平面图。
图3是本发明第二实施例的半导体模块用散热板的结构图，图2（a）是主要部分平面图，图2（b）是图2（a）中按X-X线截断之后的主要部分截面图。
图4是说明制造图3所示散热板的具体方法的图，图4（a）是在金属模具中夹住平板的图，图4（b）是用金属模具进行冲压后得到的散热板的图。图5是本发明第三实施例的半导体模块的主要部分截面图，图5（a）是整体图，图5（b）是示出图5（a）中散热板的背面的弯曲的图。
图6是利用紧固孔在冷却片上固定图5的半导体模块的散热板后得到的主要部分截面图，图6（a）是整体图，图6（b）是示出散热板的背面呈弯曲状的图，图6（c）是将散热板固定在冷却片上时散热板的背面呈平坦状的图。
图7是半导体模块的主要部分截面图。
图8是将半导体模块固定于冷却片的情况下的主要部分截面图。
图9是在平坦的散热板上焊接2块同样形状的绝缘基板的情况下的示意性截面图。
图10是形成与图9的散热板凸状弯曲相抵消的凹状弯曲的示意性截面图。
图11是示出专利文献1所说明的将形状不同的绝缘基板焊接到散热板上的情况下、焊接前的散热板的弯曲的示意性截面图。
图12是在散热板上焊接左右形状不同的绝缘基板的情况下的示意性截面图。
图13是将图12的散热板固定在冷却片之前和之后的示意图，图13（a）是固定前的图，图13（b）是固定后的图。
具体的实施方式
利用以下实施例来说明实施方式。
实施例1
图1是本发明第一实施例的半导体模块用散热板的制造方法，图1（a）～图1（d）是按照工序的顺序而示出的主要部分制造工序截面图。作为示例，示出了在散热板上焊接2块形状不同的绝缘基板的情况。另外，最上面的图是示出了形状不同的2块绝缘基板1、2和散热板的3的配置的图。在以下说明中，对于各散热板统一使用标号3。
首先，准备数据采集用的平坦的散热板和面积不同的2块形状不同的绝缘基板1、2，将绝缘基板1、2焊接到散热板的一个面的规定位置处，如该图（a）所示，测定散热板3的凸状弯曲4，该凸状弯曲4具有在绝缘基板1、2一侧形成为凸状的顶点4a。此处，绝缘基板1、2与散热板3一样在俯视状态下其形状都为长方形，绝缘基板1、2被配置成各自的一边与散热板3的长边相平行。
凸状弯曲4的顶点4a位于较大的绝缘基板2的下方，该顶点4a与位于较小的绝缘基板1一侧的基准点5a之间的距离L11大于该顶点4a与位于较大的绝缘基板2一侧的基准点5b之间的距离L21。
如图2所示，凸状弯曲4的测定以如下方式进行：在散热板3的背面15一侧，将连接形成于散热板3周围的紧固孔5的中心的直线（Y方向）和通过弯曲底部的X方向的直线的交点作为测定的基准点5a、5b，用未图示的测定器探头在将该基准点5a、5b连接起来的X-X线上进行扫描，以获取深度分布。对于以下说明的各弯曲的情况也进行同样的操作。
接着，如该图（b）所示，对于该图（a）所测定得到的凸状弯曲4，获取上下反转后的凹状弯曲（将弯曲4相对于X-X线或者包含基准点5a、5b的X-Y平面进行反转后得到的凹状弯曲）以作为第一弯曲6。该第一弯曲6的底部6a位于较大的绝缘基板2的下方。该第一弯曲6的底部6a与基准点5a、5b之间的间隔较大一方（L11）的曲率R11比间隔较小一方（L21）的曲率R21要小。也就是说，曲率R11（曲线平缓）<曲率R21（曲线陡峭）。
接下来，如该图（c）所示，确定将绝缘基板1、2焊接于规定位置后所希望实现的散热板3的凹状弯曲。将由此确定的凹状弯曲设定为第二弯曲7。此时，确定第二弯曲7，以使得第2弯曲7的底部7a位于2块绝缘基板1、2彼此之间的间隙8处，并使在绝缘基板1、2一侧呈凹状。该第二弯曲7与在散热板上实际焊接形状不同的绝缘基板1、2之后的第三弯曲11的弯曲形状基本一致。在将三块以上的多块绝缘基板焊接到散热板时，将第二弯曲7的底部7a置于位于散热板3中心附近的绝缘基板1、2等之间的间隙处即可。另外，如虚线所示，有时也会在第二弯曲7的底部7a与基准点5a、5b之间形成两根直线9、10。此时，用面来表示的话就是第二平面。但是，若向这两根直线9、10更上方呈凸状地弯曲，则在将散热板3固定在冷却片时会产生间隙，因此必须避免这样的情况。在用两根支线9、10来形成该第二弯曲7的情况下，在如该图（d）所示的第三弯曲11中，曲率R1<曲率R2的关系变得更加显著。
接下来，如该图（d）所示，使第一弯曲6的分布与第二弯曲7的分布相重叠并相加，计算并确定凹状的第三弯曲11的分布。该第三弯曲11的底部11a位于第一弯曲6的底部6a附近。在焊接后，该第三弯曲11的形状与在绝缘基板1、2一侧呈凸状地弯曲相互抵消，进而形成凹状的第二弯曲7的形状。该第三弯曲11成为焊接前的散热板3的弯曲（预折弯）。该第三弯曲11中底部11a与基准点5a、5b之间的间隔较大一方（L1）的曲率R1比间隔较小一方（L2）的曲率R2要小。也就是说，曲率R1（曲线平缓）<曲率R2（曲线陡峭）。
另外，第三弯曲11的底部11a的位置与第一弯曲6的底部6a的位置基本一致。
将形状不同的绝缘基板1、2焊接在具有该第三弯曲11的散热板3上的规定位置处，则散热板3具有近似于第二弯曲7的第四弯曲21（参照图5）。该散热板3成为构成半导体模块的散热板。
上述说明在简化的一维空间中进行，但实际上也可以在二维空间中测定凹状弯曲，以获得第一、第二、第三弯曲6、7、11。
如上所述，本发明中，由于是根据散热板3整体的弯曲来确定第三弯曲11的形状，因此，与专利文献1那样的为每个绝缘基板分别确定弯曲、再将这些弯曲进行组合以确定整体弯曲的情况相比，当弯曲11变得过大、且将散热板3固定于冷却片33之时，能够防止绝缘基板1、2和散热板3之间的焊料中产生裂纹。
另外，如上所述，由于根据实验而求出的第一弯曲6和所设定的第二弯曲7来进行推导，因此，对于第三弯曲11的管理不像已有技术中那么复杂，比较容易实现。
实施例2
图3是本发明第二实施例的半导体模块用散热板的结构图，图3（a）是主要部分平面图，图3（b）是图3（a）中按X-X线截断之后的主要部分截面图。
图1（d）中仅示出了X方向的弯曲，然而在本实施例中，在面上扩张第一实施例的制造方法，采用同样的手法，还对Y方向的弯曲进行测定，以获得图3（a）所示的二维弯曲。该二维弯曲的底部11a与第三弯曲11的底部11a相同。此处，将第三弯曲11也用于二维弯曲。图中的标号16表示第三弯曲的等高线。
在形成有图3所示的凹状的第三弯曲11的散热板3中，第三弯曲11的底部11a位于所述第一弯曲6的底部6a附近，基准点5a、5b与该弯曲的底部11a之间的间隔较大一方（L1）的弯曲曲率R1比间隔较小一方（L2）的弯曲曲率R2要小（R1<R2）。这也是因为图1（b）的第一弯曲6中，凹状的底部6a与基准点5a、5b之间的间隔较大一方（L11）的弯曲曲率R11比间隔较小一方（L21）的弯曲曲率R21要小。
图4是说明制造图3所示散热板的具体方法的图，图4（a）是在金属模具中夹住平板的图，图4（b）是用金属模具进行冲压后得到的散热板的图。制作具有所述第三弯曲11的金属凹模17和金属凸模18，用该金属凹凸模17、18夹住铜或者铜合金的平板19，进行冲压，从而制造具有第三弯曲11的散热板。在该散热板3的周围形成有紧固孔5。为了确定用于测定第三弯曲11的曲率R1、R2的基准点5a、5b（参照图2、图3），需要连接该紧固孔5彼此的中心的直线。
实施例3
图5是本发明第三实施例的半导体模块的主要部分截面图，图5（a）是整体图，图5（b）是示出图5（a）中散热板的背面的弯曲的图。用于该半导体模块100的散热板就是图3中所示的散热板3。
该半导体模块100包括：散热板3；带导电图案绝缘基板（即指上述绝缘基板1、2），该带导电图案绝缘基板在该散热板3上经由焊料25固接有未图示的背面导电膜；半导体芯片27，所述半导体芯片27经由焊料26固接于散热板3的未图示的导电图案；接合线28，所述接合线28对半导体芯片27的未图示的表面电极和导电图案进行连接；布线导体29，所述布线导体29的一端与导电图案相连；外部引出端子30，布线导体29的另一端固接于所述外部引出端子30；树脂外壳31，外部引出端子30固接于所述树脂外壳31；以及凝胶32，所述凝胶32充填在树脂外壳31内。
将绝缘基板1、2焊接在具有该第三弯曲的散热板3上，从而使得散热板3的凹状第四弯曲21的底部21a位于绝缘基板1、2彼此之间的间隙8处。该第四弯曲21成为与所述第二弯曲7极为近似的弯曲。
图6是利用紧固孔在冷却片上固定图5的半导体模块的散热板后得到的主要部分截面图，图6（a）是整体图，图6（b）是示出散热板的背面呈弯曲状的图，图6（c）是将散热板固定在冷却片上时散热板的背面呈平坦状的图。
由于散热板3的凹状第四弯曲21的底部21a位于绝缘基板1、2彼此之间的间隙8处，因此，以刚性较小的第四弯曲21的底部21a和散热板3的紧固孔5作为支点，将散热板3按压向冷却片33。此时，由于刚性较大的绝缘基板2内没有支点（弯曲的底部21a），因此，散热板3的整个背面15与冷却片33密切接触，抑制了散热板3和冷却片33之间的间隙。
如上所述，本发明中，根据散热板3整体的弯曲来确定第三弯曲11的形状，因此，弯曲11不会变得过大。其结果是，将散热板3固定于冷却片33之后，能够防止在绝缘基板1、2和散热板3之间的焊料25中产生裂纹。
另外，作为所述散热板3的材质，可以是铜或铜合金（例如，铜合金编号为C19220或C19210等）等。此外，作为构成装载于散热板3上的绝缘基板1、2的绝缘板，可以是氧化铝、氮化铝或者氮化硅等。
上面的记载仅为展示本发明原理的内容。本领域技术人员可对其进行多种变形、变更，本发明并不限于上面所示出的和进行了说明的正确结构及应用例，相对应的所有变形例以及等同物均应被视为由所附权利要求及其等同物所限定的本发明的保护范围。
标号说明
1，2 绝缘基板
3 散热板
4 凸状弯曲
4a 顶点
5 紧固孔
5a，5b 基准点
6 第一弯曲
6a，7a，11a，21a 底部
7 第二弯曲
8 间隙
9，10 直线
11 第三弯曲
15 背面
16 等高线
17 金属凹模
18 金属凸模
19 平板
21 第四弯曲
25，26 焊料
27 半导体芯片
28 接合线
29 布线导体
30 外部引出端子
31 树脂外壳
32 凝胶
33 冷却片
100 半导体模块

Claims (5)

1.一种半导体模块用散热板的制造方法，其特征在于，包括：
在平坦的散热板上焊接多个形状不同的绝缘基板，在所述散热板上形成在所述绝缘基板一侧呈凸状的弯曲的工序；
获得反转所述凸状的弯曲而得到的凹状的第一弯曲的工序；
设定焊接后的散热板的凹状的弯曲，将该弯曲的底部置于所述绝缘基板彼此之间的间隙处，设定在所述绝缘基板一侧呈凹状的第二弯曲的工序；
将所述第一弯曲和所述第二弯曲进行相加，计算出在所述绝缘基板一侧呈凹状的第三弯曲的工序；以及
在平板上形成所述第三弯曲，以形成焊接前的散热板的工序。
2.一种半导体模块用散热板，其特征在于，所述半导体模块用散热板是利用权利要求1所述的半导体模块用散热板的制造方法所制造的，
所述第三弯曲的底部位于形状不同的所述绝缘基板中内面积较大的绝缘基板的下方，位于所述绝缘基板中内面积较小的绝缘基板下方的散热板的曲率小于位于内面积较大的绝缘基板下方的散热板的曲率。
3.一种半导体模块，其特征在于，所述半导体模块是利用权利要求2所述的半导体模块用散热板所制造的，
构成该半导体模块的散热板的弯曲是在所述绝缘基板一侧呈凹状的弯曲，该凹状的弯曲的底部位于所述绝缘基板彼此之间的间隙处。
4.如权利要求2所述的半导体模块用散热板，其特征在于，所述散热板的材质为铜或者铜合金。
5.如权利要求3所述的半导体模块，其特征在于，构成所述绝缘基板的绝缘板的材质为氧化铝、氮化铝或者氮化硅。
CN201180066475.5A 2011-02-08 2011-09-02 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块 Active CN103339723B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011024610 2011-02-08
JP2011-024610 2011-02-08
PCT/JP2011/070035 WO2012108073A1 (ja) 2011-02-08 2011-09-02 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール

Publications (2)

Publication Number Publication Date
CN103339723A true CN103339723A (zh) 2013-10-02
CN103339723B CN103339723B (zh) 2016-03-09

Family

ID=46638307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180066475.5A Active CN103339723B (zh) 2011-02-08 2011-09-02 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块

Country Status (5)

Country Link
US (2) US20130306296A1 (zh)
EP (1) EP2674971B1 (zh)
JP (1) JP5601384B2 (zh)
CN (1) CN103339723B (zh)
WO (1) WO2012108073A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962834A (zh) * 2017-05-17 2018-12-07 富士电机株式会社 半导体模块、半导体模块的底板以及半导体装置的制造方法
CN110071088A (zh) * 2018-01-22 2019-07-30 松下知识产权经营株式会社 半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2674971B1 (en) * 2011-02-08 2021-04-07 Fuji Electric Co., Ltd. Method for manufacturing heat dissipating plate for semiconductor module, said heat dissipating plate, and method for manufacturing semiconductor module using said heat dissipating plate
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP7086109B2 (ja) * 2018-01-10 2022-06-17 住友電気工業株式会社 複合部材、放熱部材、半導体装置、及び複合部材の製造方法
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
CN116368612A (zh) * 2020-10-23 2023-06-30 三菱电机株式会社 半导体装置、半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273257A (ja) * 1994-03-29 1995-10-20 Kyocera Corp 半導体素子収納用パッケージ
EP0872882A2 (de) * 1997-04-15 1998-10-21 Curamik Electronics GmbH Verfahren zum Herstellen eines gewölbten Metall-Keramik-Substrates
JP2003158229A (ja) * 2001-11-21 2003-05-30 Mitsubishi Electric Corp パワー半導体モジュールの製造装置
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP2008124298A (ja) * 2006-11-14 2008-05-29 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277143A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0496355A (ja) * 1990-08-13 1992-03-27 Meidensha Corp 半導体デバイスの製造方法
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
JP3003452B2 (ja) * 1993-04-08 2000-01-31 富士電機株式会社 二つの導体の導通接触構造
EP0805492B1 (de) * 1996-04-03 2004-06-30 Jürgen Dr.-Ing. Schulz-Harder Gewölbtes Metall-Keramik-Substrat
DE19615481C5 (de) * 1996-04-03 2013-03-14 Curamik Electronics Gmbh Gewölbtes Metall-Keramik-Substrat
JP3807639B2 (ja) * 1997-03-11 2006-08-09 日本インター株式会社 放熱板及びそれを用いた複合半導体装置
WO1998056526A1 (en) * 1997-06-12 1998-12-17 Hitachi Powdered Metals Co., Ltd. Sheet metal member, method of manufacturing same, and heat radiation plate
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2002141253A (ja) * 2000-10-31 2002-05-17 Disco Abrasive Syst Ltd 半導体装置
DE10106836B4 (de) * 2001-02-14 2009-01-22 Infineon Technologies Ag Integrierte Schaltungsanordnung aus einem flächigen Substrat
JP4848539B2 (ja) * 2001-08-23 2011-12-28 Ｄｏｗａメタルテック株式会社 放熱板およびパワー半導体モジュール、ｉｃパッケージ
JP3669980B2 (ja) * 2002-09-04 2005-07-13 電気化学工業株式会社 モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
US20040246682A1 (en) * 2003-06-09 2004-12-09 Sumitomo Metal (Smi) Eectronics Devices Inc. Apparatus and package for high frequency usages and their manufacturing method
DE102005032076B3 (de) * 2005-07-08 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen eines Schaltungsmoduls
JP4560644B2 (ja) * 2005-08-12 2010-10-13 Ｄｏｗａメタルテック株式会社 はんだ引けを改善した半導体基板用放熱板
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same
JP4683043B2 (ja) 2007-12-28 2011-05-11 富士電機システムズ株式会社 半導体装置の製造方法
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US7888790B2 (en) * 2008-09-23 2011-02-15 Intel Corporation Bare die package with displacement constraint
JP5195314B2 (ja) * 2008-11-06 2013-05-08 富士電機株式会社 半導体装置の製造方法
JP2010199251A (ja) * 2009-02-25 2010-09-09 Hitachi Ltd 半導体装置の製造方法
JP5381175B2 (ja) * 2009-03-06 2014-01-08 ソニー株式会社 半導体装置及び半導体装置の製造方法
US8053284B2 (en) * 2009-08-13 2011-11-08 International Business Machines Corporation Method and package for circuit chip packaging
EP2674971B1 (en) * 2011-02-08 2021-04-07 Fuji Electric Co., Ltd. Method for manufacturing heat dissipating plate for semiconductor module, said heat dissipating plate, and method for manufacturing semiconductor module using said heat dissipating plate
US9129932B2 (en) * 2011-06-27 2015-09-08 Rohm Co., Ltd. Semiconductor module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273257A (ja) * 1994-03-29 1995-10-20 Kyocera Corp 半導体素子収納用パッケージ
EP0872882A2 (de) * 1997-04-15 1998-10-21 Curamik Electronics GmbH Verfahren zum Herstellen eines gewölbten Metall-Keramik-Substrates
JP2003158229A (ja) * 2001-11-21 2003-05-30 Mitsubishi Electric Corp パワー半導体モジュールの製造装置
JP2007088045A (ja) * 2005-09-20 2007-04-05 Dowa Holdings Co Ltd 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP2008124298A (ja) * 2006-11-14 2008-05-29 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962834A (zh) * 2017-05-17 2018-12-07 富士电机株式会社 半导体模块、半导体模块的底板以及半导体装置的制造方法
CN110071088A (zh) * 2018-01-22 2019-07-30 松下知识产权经营株式会社 半导体装置
CN110071088B (zh) * 2018-01-22 2023-03-17 松下知识产权经营株式会社 半导体装置

Also Published As

Publication number Publication date
CN103339723B (zh) 2016-03-09
JP5601384B2 (ja) 2014-10-08
EP2674971A1 (en) 2013-12-18
US10262874B2 (en) 2019-04-16
US20130306296A1 (en) 2013-11-21
WO2012108073A1 (ja) 2012-08-16
JPWO2012108073A1 (ja) 2014-07-03
EP2674971A4 (en) 2017-12-27
US20170011935A1 (en) 2017-01-12
EP2674971B1 (en) 2021-04-07

Similar Documents

Publication Publication Date Title
CN103339723B (zh) 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
US9166075B2 (en) Solar cell
US20190295919A1 (en) Semiconductor Device and Method for Manufacturing the Same
JP5838559B2 (ja) 半導体装置の組立治具および半導体装置の組立方法
JPS61269345A (ja) 半導体装置
CN102725914A (zh) 压配合端子及半导体装置
JP3776427B2 (ja) 半導体装置及びその製造方法
JP4903205B2 (ja) フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法
US8994164B2 (en) Semiconductor device and semiconductor device manufacturing method
CN117316913A (zh) 一种四行to263框架整体布局和加工方法
CN112635408B (zh) 一种dbc基板上铜箔台阶的制作方法
US20090071683A1 (en) Electronic device mounting structure and method of making the same
CN104756609A (zh) 基板以及金属层的制造方法
JP4458134B2 (ja) 電子部品バスバー接合構造
JP2007235060A (ja) 両面冷却型半導体装置及びその製造方法
CN104923689A (zh) 散热模组的制作方法及散热模组
KR20150067963A (ko) 3차원 곡면 구조의 전력 반도체 모듈용 금속 베이스 플레이트 및 그의 제조 방법
CN100405590C (zh) 半导体装置及其制造方法
CN216597519U (zh) 一种模具及功率模块
TW201824964A (zh) 電路基板用金屬板、電路基板、功率模組、金屬板成形品、及電路基板之製造方法
US11569154B2 (en) Interdigitated outward and inward bent leads for packaged electronic device
KR101826763B1 (ko) 더미 영역을 구비한 반도체 패키지기판
JPH03290937A (ja) バンプ付き金属リード及びその製造方法
JP4063599B2 (ja) 半導体素子の製造方法
CN116242179A (zh) 均温板及均温板制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant