CN110071088A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110071088A
CN110071088A CN201910042294.7A CN201910042294A CN110071088A CN 110071088 A CN110071088 A CN 110071088A CN 201910042294 A CN201910042294 A CN 201910042294A CN 110071088 A CN110071088 A CN 110071088A
Authority
CN
China
Prior art keywords
semiconductor package
package part
semiconductor device
center
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910042294.7A
Other languages
English (en)
Other versions
CN110071088B (zh
Inventor
新见秀树
笹冈达雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018201386A external-priority patent/JP7122650B2/ja
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN110071088A publication Critical patent/CN110071088A/zh
Application granted granted Critical
Publication of CN110071088B publication Critical patent/CN110071088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08153—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/08155—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

提供一种半导体装置，在维持高散热的同时抑制了阻抗变动的高频特性的偏差小。使用如下的半导体装置，该半导体装置包括：具有两个端子的半导体封装件；具有上述半导体封装件位于的开口部，且具有与两个上述端子连接的两个电极的布线基板；以及固定上述半导体封装件的散热板，上述半导体封装件的中心相对于上述开口部的中心偏心。另外，使用上述两个电极的中心与上述开口部的中心偏心的上述半导体装置。

Description

半导体装置
技术领域
本发明涉及向设置于基板的贯通孔插入半导体封装件的半导体装置的构造。
背景技术
一直以来，作为这种半导体装置，提出有以下的构造：包括具有从基板的一个面贯穿到另一个面的开口部的基板、半导体封装件、以及固定半导体封装件的散热板，通过焊料等将半导体封装件与散热板接合，由此，使从半导体封装件产生的热量散发(例如参照专利文献1)。
利用图10的剖视图来说明专利文献1的构造。
这里，在以往的半导体装置中，包括板104、布线基板102、半导体封装件101、壳体105，将布线基板102贴合于板104，向布线基板102的开口部103插入半导体封装件101，将板104与半导体封装件101电连接，对板104与壳体105进行粘贴。由此，使壳体105与板104接触，向壳体散发来自半导体封装件101的发热。
在先技术文献
专利文献
专利文献1：国际公开2009/037995号
发明内容
发明要解决的课题
然而，在所述以往的结构中，如图10那样，半导体封装件101的位置相对于布线基板102的开口部103不存在限制。因此，具有如下课题：在半导体封装件101与布线基板102的开口部103之间形成空隙，产生寄生电容，由此阻抗变动，因此，作为产品的高频特性产生偏差。
本发明用于解决所述以往的课题，其目的在于，提供一种在维持高散热的同时抑制了阻抗变动的高频特性的偏差小的半导体装置。
用于解决课题的手段
为了实现上述目的，使用如下的半导体装置，该半导体装置包括：具有两个端子的半导体封装件；具有上述半导体封装件处于的开口部，且具有与两个上述端子连接的两个电极的布线基板；以及固定上述半导体封装件的散热板，上述半导体封装件的中心相对于上述开口部的中心偏心。
发明效果
如以上那样，根据本发明的半导体装置，通过使相对于半导体封装件而处于外侧的端部彼此的中心与布线基板的开口部的中心偏心，能够减小半导体封装件与布线基板的开口部之间的间隙，抑制因寄生电容的产生而引起的阻抗的变动，由此能够降低作为产品的高频特性的偏差，其中，配置在布线基板的电极与配置于在对置的两个边具有端子的半导体封装件的两端部的端子接合。
附图说明
图1的(a)是本发明的第一实施方式中的半导体装置的布线基板的平面图，图1的(b)是图1的(a)的俯视图。
图2的(a)～(e)是示出本发明的第一实施方式中的半导体装置的制造方法的工序图。
图3的(a)是本发明的第二实施方式中的半导体装置的布线基板的平面图，图3的(b)是图3的(a)的俯视图。
图4的(a)～(b)是示出本发明的第二实施方式中的半导体装置的制造方法的工序图。
图5的(a)是本发明的第三实施方式中的半导体装置的布线基板的平面图，图5的(b)是图5的(a)的俯视图。
图6的(a)～(b)是示出本发明的第三实施方式中的半导体装置的制造方法的工序图。
图7的(a)是本发明的第四实施方式中的半导体装置的散热板的平面图，图7的(b)是图7的(a)的俯视图。
图8的(a)～(c)是示出本发明的第四实施方式中的半导体装置的制造方法的工序图。
图9是本发明的第五实施方式中的半导体装置的散热板的平面图。
图10是现有技术的实施方式中的半导体装置的剖视图。
附图标记说明：
1 布线基板；
1a 开口部；
1b 输出侧电极；
1c 输入侧电极；
2 面；
3 散热板连接用电极；
4 金属掩模；
5 刮刀；
6 焊膏；
7 散热板；
7a 腔室部；
8 面；
9 金属掩模；
10 焊料预成型体；
11 半导体封装件；
12 输出侧端子；
13 输入侧端子；
14 布线基板；
14a 开口部；
14b 输出侧电极；
14c 输入侧电极；
15 阻焊剂；
15a 连接区域；
16 面；
17 布线基板；
17a 开口部；
17b 输出侧电极；
17c 输入侧电极；
19 面；
20 散热板；
20a 腔室部；
21 偏心；
22a、22b 间隙；
23 偏心；
24 间隙；
25 间隙；
26 间隙；
27 凸部；
28 散热板；
28a 腔室部；
28b 凹部；
101 半导体封装件；
102 布线基板；
103 开口部；
104 板；
105 壳体。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。以下所说明的实施方式都是示出一具体例。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置位置及连接方式、步骤的顺序等是一例，并非意在限定本发明。
另外，关于以下的实施方式中的构成要素中的、在示出最上位概念的独立权利要求中未记载的构成要素，是作为任意的构成要素而说明的。但是，有时省略必要以上的详细说明。例如，有时省略已知晓的事项的详细说明、针对实质上相同的结构的重复说明。这是为了避免以下的说明变得不必要地冗余，并且容易理解。
(第一实施方式)
<构造>
图1的(a)是本发明的第一实施方式中的半导体装置的布线基板1的俯视图。图1的(b)是本发明的第一实施方式中的半导体装置的布线基板1的A-A线剖视图。
如图1的(a)及图1的(b)所示，在布线基板1形成有用于搭载部件的开口部1a、用于获得与所搭载的部件之间的电连接的输出侧电极1b及输入侧电极1c。通常，为了搭载部件，将形成于布线基板1的输出侧电极1b与输入侧电极1c的A-A剖面方向的中心C1和布线基板1的开口部1a的A-A剖面方向的中心C2设计在相同的位置。但是，这里，使中心C1相对于中心C2向输出侧电极1b侧偏心了偏心21。
需要说明的是，中心C1也可以是输出侧电极1b的外侧端部与输入侧电极1c的外侧端部的中心。
这里，中心C1的线相对于中心C2的线向输出侧电极1b侧偏心了偏心21。关于偏心21的量，考虑布线基板1的开口部1a的加工精度、后续工序中的部件的搭载精度等，期望为0.1～2.0mm左右，在本实施例中为0.3mm。
关于输出侧电极1b及输入侧电极1c的形成方法，都是在铜箔上通过电镀法成膜了4μm的Ni层，之后成膜了0.05μm的Au层。
<制造方法>
图2的(a)～图2的(e)是示出本发明的第一实施方式中的半导体装置的制造方法的工序图。
如图2的(a)所示，在处于布线基板1的第一面2的散热板连接用电极3上，使用金属掩模4和刮刀5通过印刷法印刷了焊膏6。
接下来，如图2的(b)所示，对具有用于调整部件的搭载高度的腔室部的散热板7与印刷有焊膏6的散热板连接用电极3进行对位。然后，使用贴片机(mounter)，将散热板7搭载于布线基板1。之后，通过回流焊中加热至245度，使焊膏6熔融，在布线基板1上固定了散热板7。
这里，布线基板1与散热板7的固定使用了焊膏，但也可以使用环氧树脂等热固化性树脂、铆接等机械性的固定方法。
接下来，如图2的(c)所示，在处于布线基板1的第二面8的输出侧电极1b及输入侧电极1c上，使用金属掩模9和刮刀5通过印刷法印刷了焊膏6。进而，使用贴片机，将含有助焊剂的板状的焊料预成型体10搭载于散热板7的腔室部7a。这里，在因构造的复杂度而难以进行焊料印刷的散热板7的腔室部7a使用了焊料预成型体，但也可以通过使用腔室构造的金属掩模来进行焊料印刷。另外，也可以在之后搭载的部件侧印刷焊料。此外，向布线基板1的电极、散热板7的腔室部7a的焊料供给不局限于使用了金属掩模的印刷法，也可以为使用了分配器的涂敷方法。
接下来，如图2的(d)所示，使处于布线基板1的第二面8的输出侧电极1b及输入侧电极1c上所印刷的焊膏6与半导体封装件11的输出侧端子12及输入侧端子13对位，并使用贴片机进行了搭载。此时，半导体封装件11的底部与搭载于散热板7的腔室部7a的焊料预成型体10接触。
需要说明的是，输出侧端子12与输入侧端子13不是引线而是板状的导电体。是金属板。
此时，如图1所示，形成于布线基板1的输出侧电极1b及输入侧电极1c的A-A剖面方向的外侧的端部彼此的中心C1相对于布线基板1的开口部1a的A-A剖面方向的中心C2向输出侧电极1b侧偏心了偏心21的量。半导体封装件11与中心C2一致地配置。因此，布线基板1的输出侧电极1b上的焊膏6不会被半导体封装件11的输出侧端子12完全覆盖，成为外侧的一部分露出的构造。
根据上述构造，在之后的回流焊加热中，在使半导体封装件11部分的焊膏6与焊料预成型体10熔融之际，通过焊膏6的张力，作用有将半导体封装件11向输出侧端子12的方向拉伸的自对准力。
其结果是，如图2的(e)所示，能够制造出在半导体封装件11的侧面与布线基板1的开口部1a之间，输出侧端子12的间隙22a小于输入侧端子13的间隙22b的半导体装置。
通过以上方式，虽然增益、效率等高频特性较大地受到半导体封装件11的输出侧端子12侧的侧面与布线基板1的开口部1a之间的间隙22a的大小的影响，但通过减小半导体封装件11的输出侧端子12侧的侧面与布线基板1的开口部1a之间的间隙22a，抑制因寄生电容的产生而引起的阻抗的变动，从而能够降低作为产品的高频特性的偏差。
即，成为半导体封装件11的中心相对于开口部(1a)的中心(C2)偏心的半导体装置。
需要说明的是，即便不使输出侧电极1b及输入侧电极1c的中心、而使两个端子(输出侧端子12、输入侧端子13)的中心与开口部1a的中心C2偏心，也可以是同样的。需要说明的是，两个端子(输出侧端子12、输入侧端子13)的中心是各端子从半导体封装件11向外侧突出的端子部分的中心。
(第二实施方式)
第二实施方式与第一实施方式大致相同，省略相同部分的详细说明，主要说明存在差异的部分。未说明的事项与实施方式1是同样的。
图3的(a)是本发明的第二实施方式中的半导体装置的布线基板14的俯视图。图3的(b)是本发明的第二实施方式中的半导体装置的布线基板14的B-B线剖视图。与第一实施方式所示的图1的(a)及图1的(b)的不同之处在于，设置于布线基板14的输出侧电极14b及输入侧电极14c的用于搭载部件的端子的连接区域15a被阻焊剂15包围。
在向形成有电路图案的布线基板14通过印刷工艺涂敷了液状的阻焊剂15之后，进行曝光、显影，进而以150度的温度固化60分钟，由此，在布线基板14的输出侧电极14b及输入侧电极14c上形成了阻焊剂15。
图4的(a)是使在处于布线基板14的第二面16的输出侧电极14b及输入侧电极14c上的连接区域15a印刷的焊膏6与半导体封装件11的输出侧端子12及输入侧端子13对位、并使用贴片机进行了搭载的图。此时，如图3的(a)所示，形成于布线基板14的被阻焊剂15包围的B-B剖面方向的连接区域15a彼此的中心C3的线相对于布线基板14的开口部14a的B-B剖面方向的中心C2的线向输出侧电极14b侧偏心了偏心23。
需要说明的是，中心C3也可以是连接区域15a的外侧端之间的中心。
因此，如图4的(a)所示，布线基板14的输出侧电极14b上的焊膏6不会被半导体封装件11的输出侧端子12完全覆盖，成为外侧的一部分露出的构造
根据上述构造，在之后的回流焊加热中，在使半导体封装件11部分的焊膏6及焊料预成型体10熔融之际，通过焊膏6的张力，作用有将半导体封装件11向输出侧端子12的方向拉伸的自对准力。另外，此时，通过在布线基板14的输出侧电极14b及输入侧电极14c形成连接区域15a，从而焊膏的位置精度提高，因此，能够提高通过自对准力拉伸后的半导体封装件11的位置精度。
其结果是，如图4的(b)所示，能够制造出减小了半导体封装件11的侧面与布线基板14的开口部14a之间的间隙24的半导体装置。
增益、效率等高频特性较大地受到半导体封装件11的输出侧端子12侧的侧面与布线基板1的开口部1a之间的间隙的大小的影响。然而，通过采用以上那样的构造，通过减小半导体封装件11的输出侧端子12侧的侧面与布线基板1的开口部1a之间的间隙24，抑制因寄生电容的产生而引起的阻抗的变动，从而能够降低作为产品的高频特性的偏差。
(第三实施方式)
第三实施方式与第一实施方式及第二实施方式都大致相同，省略相同部分的详细说明，主要说明存在差异的部分。未说明的事项与实施的方式1、2是同样的。
图5的(a)是本发明的第三实施方式中的半导体装置的布线基板17的俯视图。图5的(b)是本发明的第三实施方式中的半导体装置的布线基板17的C-C线剖视图。与第二实施方式所示的图3的(a)及图3的(b)的不同之处在于，布线基板17的开口部17a仅在C-C剖面方向的输出侧电极17b侧变短。即，开口部17a靠近输入侧电极17c侧。
图6的(a)是使在处于布线基板17的第二面19的输出侧电极17b及输入侧电极17c上印刷的焊膏6与半导体封装件11的输出侧端子12及输入侧端子13对位、并使用贴片机进行了搭载的图。此时，半导体封装件11的搭载位置相对于布线基板17的开口部17a的中心进行对位，因此，半导体封装件11的侧面与布线基板17的开口部17a的侧面未接触。
接下来，通过回流焊加热至245度，根据上述构造，在之后的回流焊加热中，在使半导体封装件11的输出侧端子12及输入侧端子13下的焊膏6与半导体封装件11下的焊料预成型体10同时熔融之际，通过焊膏6的张力，作用有将半导体封装件11向输出侧端子12的方向拉伸的自对准力。此时，由于布线基板17的开口部17a仅在C-C剖面方向的输出侧电极17b侧变短，因此，由半导体封装件11的侧面与布线基板17的开口部17a的侧面接触的位置决定半导体封装件11的位置，能够高精度地进行固定。其结果是，如图6的(b)所示，能够制造出减小了半导体封装件11的侧面与布线基板17的开口部17a之间的间隙25的半导体装置。
通过以上方式，虽然增益、效率等高频特性较大地受到半导体封装件11的输出侧端子12侧的侧面与布线基板17的开口部17a之间的间隙的大小的影响，但通过减小半导体封装件11的输出侧端子12侧的侧面与布线基板17的开口部17a之间的间隙，抑制因寄生电容的产生而引起的阻抗的变动，从而能够降低作为产品的高频特性的偏差。
需要说明的是，在上述实施方式中，说明了在回流焊时由半导体封装件11的侧面与布线基板17的开口部17a的侧面接触的位置决定半导体封装件11的位置而高精度地进行固定，但在实际的回流焊中，在高温的作用下各个部件以热膨胀的状态接触，因此，冷却后的各个部件在收缩的状态下也有时未必接触，也有时具有数十μm左右的间隙。另外，在上述实施方式中，说明了布线基板的开口部的形状为四边形的情况，但本发明不局限于此，也可以形成为在俯视观察时局部呈凸形状。
(第四实施方式)
第四实施方式与第一实施方式及第二实施方式都大致相同，省略相同部分的详细说明，主要说明存在差异的部分。未说明的事项与实施的方式1、2是同样的。
图7的(a)是本发明的第四实施方式中的半导体装置的散热板20的俯视图。图7的(b)是本发明的第四实施方式中的半导体装置的散热板20的D-D线剖视图。与第二实施方式所示的图4的(a)及图4的(b)的不同之处在于，散热板20的腔室部20a在D-D剖面方向的右侧变短。即，腔室部20a靠近左侧。
图8的(a)是使在处于布线基板14的第二面16的输出侧电极14b及输入侧电极14c上印刷的焊膏6与半导体封装件11的输出侧端子12及输入侧端子13对位、并使用贴片机进行了搭载的图。此时，半导体封装件11的搭载位置相对于布线基板14的开口部14a的中心进行对位，半导体封装件11的侧面与散热板20的腔室部20a的侧面未接触。
接下来，通过回流焊加热至245度，根据上述构造，在之后的回流焊加热中，在使半导体封装件11的输出侧端子12及输入侧端子13下的焊膏6与半导体封装件11下的焊料预成型体10同时熔融之际，通过焊膏6的张力，作用有将半导体封装件11向输出侧端子12的方向拉伸的自对准力。
此时，由于散热板20的腔室部20a在D-D剖面方向的右侧变短，因此，由半导体封装件11的侧面与散热板20的腔室部20a的侧面接触的位置决定半导体封装件11的位置，能够高精度地进行固定。
其结果是，如图8的(b)所示，能够制造出减小了半导体封装件11的侧面与布线基板14的开口部17a之间的间隙26的半导体装置。
通过以上方式，虽然增益、效率等高频特性较大地受到半导体封装件11的输出侧端子12侧的侧面与布线基板14的开口部14a之间的间隙26的大小的影响，但通过减小半导体封装件11的输出侧端子12侧的侧面与布线基板14的开口部14a之间的间隙，抑制因寄生电容的产生而引起的阻抗的变动，从而能够降低作为产品的高频特性的偏差。
需要说明的是，在上述实施方式中，说明了在回流焊时由半导体封装件11的侧面与散热板20的腔室部20a的侧面接触的位置决定半导体封装件11的位置而高精度地进行固定，但在实际的回流焊中，在高温的作用下各个部件以热膨胀的状态接触，因此，冷却后的各个部件在收缩的状态下也有时未必接触，也有时具有数十μm左右的间隙。
另外，在上述实施方式中，说明了散热板的腔室部的形状为四边形的情况，但本发明不局限于此，也可以形成为在俯视观察时局部呈凸形状。
此外，如图8的(c)所示，在俯视观察时，将腔室部的底面局部地形成为凸部27，由此，通过使半导体封装件11与该凸部27接触，也能够高精度地限制半导体封装件11的位置。
(第五实施方式)
第五实施方式是在第一实施方式～第四实施方式中都能够应用的散热板28。未说明的事项与上述实施方式是同样的。
需要说明的是，图9示出散热板28的腔室部28a的平面图，但在上述所有的实施方式中，也可以具有该形状的腔室部28a。
该腔室部28a在腔室部28a的端部均具有凹部28b。腔室部28a的侧面一部分扩宽。凹部28b的底部与腔室部28a的底面相同或比腔室部28a的底面深。
由此，在腔室部28a内的焊料预成型体10熔化而使半导体封装件11移动时，熔化后的焊料能够收纳于该凹部28b。结果是，半导体封装件11容易移动。半导体封装件11不受焊料流动的影响。
需要说明的是，凹部28b的位置优选为腔室部28a的角落部。优选位于半导体封装件11接近的一侧的腔室部28a的角落。
(从整体看)
实施方式1～4能够组合。虽然本发明以半导体封装件的形式进行了说明，但只要是在电子部件等部件中具有两个端子，则能够应用本发明。
产业上的可利用性
本发明的半导体装置能够应用于电子部件。尤其是能够用作安装有功率器件系的电子部件的装置。

Claims (10)

1.一种半导体装置，具有：
半导体封装件，其具有两个端子；
布线基板，其具有所述半导体封装件位于的开口部，且具有与所述两个端子连接的两个电极；以及
散热板，其固定所述半导体封装件，
所述半导体封装件的中心相对于所述开口部的中心偏心。
2.根据权利要求1所述的半导体装置，其中，
所述两个电极的中心与所述开口部的中心偏心。
3.根据权利要求1所述的半导体装置，其中，
所述两个端子的中心与所述开口部的中心偏心。
4.根据权利要求1所述的半导体装置，其中，
在所述两个电极分别具有与所述两个端子连接的由焊料填满的连接区域，所述两个连接区域的中心与所述开口部的中心偏心。
5.根据权利要求1所述的半导体装置，其中，
所述半导体封装件的侧面与所述布线基板的所述开口部的侧面相接。
6.根据权利要求1所述的半导体装置，其中，
所述半导体封装件的侧面与所述散热板的腔室部的侧面相接。
7.根据权利要求6所述的半导体装置，其中，
所述半导体封装件的侧面与在所述散热板的腔室部配置的凸部的侧面相接。
8.根据权利要求1所述的半导体装置，其中，
所述端子是板状的端子。
9.根据权利要求1所述的半导体装置，其中，
所述端子与所述电极经由焊料而连接。
10.根据权利要求6所述的半导体装置，其中，
所述腔室部在外周具有凹部。
CN201910042294.7A 2018-01-22 2019-01-16 半导体装置 Active CN110071088B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-007768 2018-01-22
JP2018007768 2018-01-22
JP2018201386A JP7122650B2 (ja) 2018-01-22 2018-10-26 半導体装置
JP2018-201386 2018-10-26

Publications (2)

Publication Number Publication Date
CN110071088A true CN110071088A (zh) 2019-07-30
CN110071088B CN110071088B (zh) 2023-03-17

Family

ID=67300111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910042294.7A Active CN110071088B (zh) 2018-01-22 2019-01-16 半导体装置

Country Status (2)

Country Link
US (1) US10679920B2 (zh)
CN (1) CN110071088B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59136987A (ja) * 1983-01-26 1984-08-06 日本電気株式会社 混成集積回路装置
JPS6429901U (zh) * 1987-08-13 1989-02-22
JPH03101541U (zh) * 1990-02-01 1991-10-23
JP2001284492A (ja) * 2000-04-03 2001-10-12 Mitsubishi Electric Corp デバイスモジュールおよびパッケージ
US20030218238A1 (en) * 2002-02-28 2003-11-27 Hiroshi Kikuchi Semiconductor device and electronic device
US20060249828A1 (en) * 2005-05-04 2006-11-09 Stats Chippac Ltd Stacked Package Semiconductor Module having Packages Stacked in a Cavity in the Module Substrate
CN103339723A (zh) * 2011-02-08 2013-10-02 富士电机株式会社 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
US20170373652A1 (en) * 2016-06-23 2017-12-28 Kabushiki Kaisha Toshiba High frequency semiconductor amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6301122B1 (en) 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
JP2937948B2 (ja) 1996-06-13 1999-08-23 松下電器産業株式会社 高周波モジュールおよび高周波モジュールの製造方法
JP2002324872A (ja) 2001-04-24 2002-11-08 Iwatsu Electric Co Ltd 高周波用ｉｃパッケージ装置
TW200644204A (en) * 2005-06-07 2006-12-16 Phoenix Prec Technology Corp Substrate structure of semiconductor package
JPWO2009037995A1 (ja) 2007-09-21 2011-01-06 日本電気株式会社 高出力増幅器、無線送信機、無線送受信機、及び高出力増幅器の実装方法
US9270005B2 (en) * 2011-02-21 2016-02-23 Siklu Communication ltd. Laminate structures having a hole surrounding a probe for propagating millimeter waves

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59136987A (ja) * 1983-01-26 1984-08-06 日本電気株式会社 混成集積回路装置
JPS6429901U (zh) * 1987-08-13 1989-02-22
JPH03101541U (zh) * 1990-02-01 1991-10-23
JP2001284492A (ja) * 2000-04-03 2001-10-12 Mitsubishi Electric Corp デバイスモジュールおよびパッケージ
US20030218238A1 (en) * 2002-02-28 2003-11-27 Hiroshi Kikuchi Semiconductor device and electronic device
US20060249828A1 (en) * 2005-05-04 2006-11-09 Stats Chippac Ltd Stacked Package Semiconductor Module having Packages Stacked in a Cavity in the Module Substrate
CN103339723A (zh) * 2011-02-08 2013-10-02 富士电机株式会社 半导体模块用散热板的制造方法、该散热板以及使用该散热板的半导体模块
US20170373652A1 (en) * 2016-06-23 2017-12-28 Kabushiki Kaisha Toshiba High frequency semiconductor amplifier

Also Published As

Publication number Publication date
CN110071088B (zh) 2023-03-17
US10679920B2 (en) 2020-06-09
US20190229029A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US8119516B2 (en) Bump structure formed from using removable mandrel
KR101237172B1 (ko) 범프-온-리드 플립 칩 인터커넥션
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TWI532134B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
TWI664881B (zh) 零件模組
US6717249B2 (en) Non-contact type IC card and process for manufacturing-same
JP2002011753A (ja) 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
US20040029361A1 (en) Method for producing semiconductor modules and a module produced according to said method
KR20040014425A (ko) 반도체 모듈 및 상기 반도체 모듈의 제조 방법
CN110071088A (zh) 半导体装置
GB2204184A (en) Mounting electronic components on substrates
CN101490955A (zh) 框架及制造组件的方法
JP2005167072A (ja) 半導体装置およびその製造方法
JP7122650B2 (ja) 半導体装置
TW441059B (en) Semiconductor package substrate structure
JP4064829B2 (ja) 半導体装置およびこれに用いる回路基板
JP2004311668A (ja) 半導体装置及び電子装置、ならびに封止用金型
JP2001514450A (ja) 基板上の２つの配線層の間の導電性の横接続部を製作する方法
US6930042B1 (en) Method for producing a semiconductor component with at least one encapsulated chip on a substrate
KR100671048B1 (ko) 회로기판용 표면실장부품 및 그 제조방법
TWI416677B (zh) 封裝結構及其製法
JP2867547B2 (ja) 導電突起の形成方法
JPH08213743A (ja) 電子部品搭載用基板
JP2004327912A (ja) 半導体パッケージおよび半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant