JP7122650B2 - 半導体装置 - Google Patents

Description

本発明は、基板に設けられた貫通穴に半導体パッケージを挿入する半導体装置の構造に関するものである。

従来から、この種の半導体装置としては、基板の一方の面から他方の面に貫通する開口部を有する基板と、半導体パッケージと、半導体パッケージを固定する放熱板とで構成され、半導体パッケージと放熱板とをはんだ等で接合することにより、半導体パッケージから発生する熱を放熱する構造が提案されている（例えば、特許文献１参照）。

特許文献１の構造を図１０の断面図で説明する。

ここで、従来の半導体装置においては、プレート１０４、配線基板１０２、半導体パッケージ１０１、ケース１０５から構成され、配線基板１０２をプレート１０４に貼り合わせて、配線基板１０２の開口部１０３に半導体パッケージ１０１を挿入し、プレート１０４と半導体パッケージ１０１とを電気的に接続し、プレート１０４とケース１０５とを貼り付けている。これにより、ケース１０５とプレート１０４とを接触させ、半導体パッケージ１０１からの発熱をケースへ放熱するようにしている。

国際公開第２００９／０３７９９５号

しかしながら、前記従来の構成では、図１０のように、配線基板１０２の開口部１０３に対して、半導体パッケージ１０１の位置規制がない。そのため、半導体パッケージ１０１と配線基板１０２の開口部１０３との間に空隙ができ、寄生容量が発生することにより、インピーダンスが変動するため、製品としての高周波特性にばらつきが生じるという課題を有している。

本発明は、前記従来の課題を解決するもので、高放熱を維持しながら、インピーダンス変動を抑えた高周波特性のばらつきの小さい半導体装置を提供することを目的とする。

上記目的を達成するために、２つの端子を有する半導体パッケージと、上記半導体パッケージが位置する開口部を有し、２つの上記端子と接続される２つの電極を有する配線基板と、上記半導体パッケージを固定する放熱板と、を有し、上記開口部の中心に対して、上記半導体パッケージの中心が、偏心している半導体装置を用いる。

以上のように、本発明の半導体装置によれば、対向する２辺に端子がある半導体パッケージの両端部に配置された端子に接合する配線基板に配置された電極の半導体パッケージに対して外側の端部同士の中心と、配線基板の開口部の中心とを、偏心させることで、半導体パッケージと配線基板の開口部との間に隙間を小さくでき、寄生容量の発生によるインピーダンスの変動を抑えることで、製品としての高周波特性のばらつきを低減することが可能になる。

（ａ）本発明の第１の実施形態における半導体装置の配線基板の平面図、（ｂ）（ａ）の上面図 （ａ）～（ｅ）本発明の第１の実施形態における半導体装置の製造方法を示す工程図 （ａ）本発明の第２の実施形態における半導体装置の配線基板の平面図、（ｂ）（ａ）の上面図 （ａ）～（ｂ）本発明の第２の実施形態における半導体装置の製造方法を示す工程図 （ａ）本発明の第３の実施形態における半導体装置の配線基板の平面図、（ｂ）（ａ）の上面図 （ａ）～（ｂ）本発明の第３の実施形態における半導体装置の製造方法を示す工程図 （ａ）本発明の第４の実施形態における半導体装置の放熱板の平面図、（ｂ）（ａ）の上面図 （ａ）～（ｃ）本発明の第４の実施形態における半導体装置の製造方法を示す工程図 本発明の第５の実施形態における半導体装置の放熱板の平面図 従来技術の実施形態における半導体装置の断面図

以下本発明の実施の形態について、図面を参照しながら説明する。以下で説明する実施形態は、いずれも一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップの順序等は、一例であり、本発明を限定する主旨のものではない。

また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。但し、必要以上に詳細な説明は省略する場合がある。例えば、すでによく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避けるとともに、理解を容易にするためである。

（第１の実施形態）
＜構造＞
図１（ａ）は本発明の第１の実施形態における半導体装置の配線基板１の上面図である。図１（ｂ）は本発明の第１の実施形態における半導体装置の配線基板１のＡ－Ａ線断面図である。

図１（ａ）および図１（ｂ）に示すように、配線基板１には、部品を搭載するための開口部１ａ、搭載した部品との電気的接続を得るための出力側電極１ｂ、および入力側電極１ｃが形成されている。通常、部品を搭載するために配線基板１に形成した出力側電極１ｂと入力側電極１ｃとのＡ－Ａ断面方向の中心Ｃ１と、配線基板１の開口部１ａのＡ－Ａ断面方向の中心Ｃ２とは同じ位置に設計する。しかし、ここでは、中心Ｃ２に対して、中心Ｃ１を出力側電極１ｂ側に偏心２１させた。

なお、中心Ｃ１は、出力側電極１ｂの外側端部と入力側電極１ｃの外側端部との中心でもよい。

ここでは、中心Ｃ２の線に対して、中心Ｃ１の線は、偏心２１だけ出力側電極１ｂ側に偏心させている。偏心２１の量については、配線基板１の開口部１ａの加工精度や、後工程での部品の搭載精度等を考慮して、０．１～２．０ｍｍ程度が望ましく、本実施例では０．３ｍｍとした。

出力側電極１ｂおよび入力側電極１ｃの形成方法については、ともに銅箔の上に電解めっき法により、Ｎｉ層を４μｍ成膜した上に、Ａｕ層を０．０５μｍ成膜した。

＜製造方法＞
図２（ａ）～図２（ｅ）は、本発明の第１の実施形態における半導体装置の製造方法を示す工程図である。

図２（ａ）に示すように、配線基板１の第１面２にある放熱板接続用電極３上に、メタルマスク４とスキージ５を用いて、印刷法によりはんだペースト６を印刷した。

次に、図２（ｂ）に示すように、部品の搭載高さを調整するためのキャビティ部を有する放熱板７とはんだペースト６が印刷された放熱板接続用電極３とを位置合わせする。そして、マウンタを用いて、放熱板７を配線基板１に搭載する。その後に、リフローにて２４５度まで加熱することで、はんだペースト６を溶融させ、配線基板１上に放熱板７を固定した。

ここで、配線基板１と放熱板７の固定は、はんだペーストを使用したが、エポキシ樹脂等の熱硬化性樹脂やカシメ等の機械的な固定方法を用いても構わない。

次に、図２（ｃ）に示すように、配線基板１の第２面８にある出力側電極１ｂおよび入力側電極１ｃ上に、メタルマスク９とスキージ５を用いて、印刷法によりはんだペースト６を印刷した。さらに、放熱板７のキャビティ部７ａにフラックスを含有する板状のはんだプリフォーム１０を、マウンタを用いて搭載した。ここで、構造の複雑さからはんだ印刷が困難な放熱板７のキャビティ部７ａには、はんだプリフォームを用いたが、キャビティキャビティ構造のメタルマスクを使用することではんだ印刷も可能である。また、後に搭載する部品側にはんだを印刷することでも構わない。さらに、配線基板１の電極や放熱板７のキャビティ部７ａへのはんだ供給は、メタルマスクを用いた印刷法に限らず、ディスペンサを用いた塗布方法であっても構わない。

次に、図２（ｄ）に示すように、配線基板１の第２面８にある出力側電極１ｂおよび入力側電極１ｃ上に印刷されたはんだペースト６と、半導体パッケージ１１の出力側端子１２および入力側端子１３とを位置合わせし、マウンタを用いて搭載した。この時、半導体パッケージ１１の底部は、放熱板７のキャビティ部７ａに搭載されたはんだプリフォーム１０に接触させるようにした。

なお、出力側端子１２と入力側端子１３とは、ワイヤーでなく板状の導電体である。金属板である。

このとき、図１に示したように、配線基板１に形成した出力側電極１ｂおよび入力側電極１ｃのＡ－Ａ断面方向の外側の端部同士の中心Ｃ１は、配線基板１の開口部１ａのＡ－Ａ断面方向の中心Ｃ２に対して、偏心２１の分だけ出力側電極１ｂ側に偏心させている。半導体パッケージ１１は、中心Ｃ２に合わせて配置される。そのため、配線基板１の出力側電極１ｂ上のはんだペースト６は、半導体パッケージ１１の出力側端子１２に完全に覆われることなく、外側の一部が露出した構造となっている。

上記構造により、その後のリフロー加熱において、半導体パッケージ１１部のはんだペースト６と、はんだプリフォーム１０とを溶融させた際に、はんだペースト６の張力により、半導体パッケージ１１を出力側端子１２の方向に引っ張るセルフアライメント力が作用する。

その結果、図２（ｅ）に示すように、半導体パッケージ１１の側面と配線基板１の開口部１ａとの間において、出力側端子１２の隙間２２ａが、入力側端子１３の隙間２２ｂより小さくした半導体装置を製造することが可能になる。

以上のようにして、半導体パッケージ１１の出力側端子１２側の側面と配線基板１の開口部１ａとの間の隙間２２ａの大きさにより、利得、効率等の高周波特性は大きく影響するが、半導体パッケージ１１の出力側端子１２側の側面と配線基板１の開口部１ａとの隙間２２ａを小さくし、寄生容量の発生によるインピーダンスの変動を抑えることで、製品としての高周波特性のばらつきを低減することが可能になる。

つまり、開口部（１ａ）の中心（Ｃ２）に対して、半導体パッケージ１１の中心が、偏心している半導体装置となる。

なお、出力側電極１ｂおよび入力側電極１ｃの中心でなく、２つの端子（出力側端子１２、入力側端子１３）の中心と、開口部１ａの中心Ｃ２とを、偏心させても、同様によい。なお、２つの端子（出力側端子１２、入力側端子１３）の中心とは、各端子が、半導体パッケージ１１から外へでている端子部分の中心である。

（第２の実施形態）
第２の実施形態は、第１の実施形態と概ね共通であり、共通部分の詳細な説明は省略し、差異がある部分について主に説明する。説明しない事項は実施の形態１と同様である。

図３（ａ）は本発明の第２の実施形態における半導体装置の配線基板１４の上面図である。図３（ｂ）は本発明の第２の実施形態における半導体装置の配線基板１４のＢ－Ｂ線断面図である。第１の実施形態に示した図１（ａ）およびに図１（ｂ）との違いは、配線基板１４に設けられた出力側電極１４ｂおよび入力側電極１４ｃの部品の端子を搭載する接続領域１５ａがソルダーレジスト１５により囲まれていることである。

回路パターンを形成した配線基板１４に液状のソルダーレジスト１５を印刷工法にて塗布した後に、露光、現像し、さらに１５０度の温度で６０分硬化することで、配線基板１４の出力側電極１４ｂおよび入力側電極１４ｃ上にソルダーレジスト１５を形成した。

図４（ａ）は、配線基板１４の第２面１６にある出力側電極１４ｂおよび入力側電極１４ｃ上の接続領域１５ａに印刷されたはんだペースト６と、半導体パッケージ１１の出力側端子１２および入力側端子１３とを位置合わせし、マウンタを用いて搭載した図である。
このとき、図３（ａ）に示すように、配線基板１４の開口部１４ａのＢ－Ｂ断面方向の中心Ｃ２の線に対して、配線基板１４に形成したソルダーレジスト１５に囲まれたＢ－Ｂ断面方向の接続領域１５ａ同士の中心Ｃ３の線は、偏心２３だけ出力側電極１４ｂ側に偏心させている。
なお、中心Ｃ３は、接続領域１５ａの外側端間の中心でもよい。

そのため、図４（ａ）に示すように、配線基板１４の出力側電極１４ｂ上のはんだペースト６は半導体パッケージ１１の出力側端子１２に完全に覆われることなく、外側の一部が露出した構造となっている。

上記構造により、その後のリフロー加熱において、半導体パッケージ１１部のはんだペースト６およびはんだプリフォーム１０を溶融させた際に、はんだペースト６の張力により、半導体パッケージ１１を出力側端子１２の方向に引っ張るセルフアライメント力が作用する。またこのとき、配線基板１４の出力側電極１４ｂおよび入力側電極１４ｃに接続領域１５ａを形成することで、はんだペーストの位置精度が向上するため、セルフアライメント力により引っ張られた後の半導体パッケージ１１の位置精度を向上させることが可能となる。

その結果、図４（ｂ）に示すように、半導体パッケージ１１の側面と配線基板１４の開口部１４ａとの間の隙間２４を小さくした半導体装置を製造することが可能になる。

利得、効率等の高周波特性は、半導体パッケージ１１の出力側端子１２側の側面と配線基板１の開口部１ａとの間の隙間の大きさにより、大きく影響を受ける。しかしながら、以上のような構造とすることで、半導体パッケージ１１の出力側端子１２側の側面と配線基板１の開口部１ａとの隙間２４を小さくし、寄生容量の発生によるインピーダンスの変動を抑えることで、製品としての高周波特性のばらつきを低減することが可能になる。

（第３の実施形態）
第３の実施形態は、第１の実施形態および第２の実施形態のいずれにも概ね共通であり、共通部分の詳細な説明は省略し、差異がある部分について主に説明する。説明しない事項は実施の形態１，２と同様である。

図５（ａ）は本発明の第３の実施形態における半導体装置の配線基板１７の上面図である。図５（ｂ）は本発明の第３の実施形態における半導体装置の配線基板１７のＣ－Ｃ線断面図である。第２の実施形態に示した図３（ａ）およびに図３（ｂ）との違いは、配線基板１７の開口部１７ａがＣ－Ｃ断面方向の出力側電極１７ｂ側のみ短くなっていることである。つまり、開口部１７ａが入力側電極１７ｃ側へ寄っている。

図６（ａ）は、配線基板１７の第２面１９にある出力側電極１７ｂおよび入力側電極１７ｃ上に印刷されたはんだペースト６と、半導体パッケージ１１の出力側端子１２および入力側端子１３とを位置合わせし、マウンタを用いて搭載した図である。このとき、半導体パッケージ１１の搭載位置は、配線基板１７の開口部１７ａの中心に対して位置合わせするため、半導体パッケージ１１の側面と配線基板１７の開口部１７ａの側面とは接触していない。

次に、リフローにて２４５度まで加熱し、上記構造により、その後のリフロー加熱において、半導体パッケージ１１の出力側端子１２および入力側端子１３の下のはんだペースト６と半導体パッケージ１１の下のはんだプリフォーム１０を同時に溶融させた際に、はんだペースト６の張力により、半導体パッケージ１１が出力側端子１２の方向に引っ張るセルフアライメント力が作用する。このときに、配線基板１７の開口部１７ａがＣ－Ｃ断面方向の出力側電極１７ｂ側のみ短くしていることから、半導体パッケージ１１の側面と配線基板１７の開口部１７ａの側面とが接触した位置で半導体パッケージ１１の位置が決まり、高精度に固定することが可能となる。その結果、図６（ｂ）に示すように、半導体パッケージ１１の側面と配線基板１７の開口部１７ａとの間の隙間２５を小さくした半導体装置を製造することが可能になる。

以上のようにして、半導体パッケージ１１の出力側端子１２側の側面と配線基板１７の開口部１７ａとの間の隙間の大きさにより、利得、効率等の高周波特性は大きく影響するが、半導体パッケージ１１の出力側端子１２側の側面と配線基板１７の開口部１７ａとの隙間を小さくし、寄生容量の発生によるインピーダンスの変動を抑えることで、製品としての高周波特性のばらつきを低減することが可能になる。

なお、上述した実施の形態では、リフロー時に半導体パッケージ１１の側面と配線基板１７の開口部１７ａの側面とが接触した位置で半導体パッケージ１１の位置が決まり、高精度に固定すると説明したが、実際のリフローでは、高温により各々の部品が熱膨張した状態で接触するため、冷却し各々の部品が収縮した状態においては、必ずしも接触していない場合もあり、数十μｍ程度の隙間がある場合もある。また、上述した実施の形態では、配線基板の開口部の形状は四角形とした場合で説明したが、本発明はこれに限定されず、上面から見て部分的に凸形状にしたものであっても構わない。

（第４の実施形態）
第４の実施形態は、第１の実施形態および第２の実施形態のいずれにも概ね共通であり、共通部分の詳細な説明は省略し、差異がある部分について主に説明する。説明しない事項は実施の形態１，２と同様である。

図７（ａ）は本発明の第４の実施形態における半導体装置の放熱板２０の上面図である。図７（ｂ）は本発明の第４の実施形態における半導体装置の放熱板２０のＤ－Ｄ線断面図である。第２の実施形態に示した図４（ａ）およびに図４（ｂ）との違いは、放熱板２０のキャビティ部２０ａがＤ－Ｄ断面方向の右側が短くなっていることである。つまり、キャビティ部２０ａが左側へ寄っている。

図８（ａ）は、配線基板１４の第２面１６にある出力側電極１４ｂおよび入力側電極１４ｃ上に印刷されたはんだペースト６と、半導体パッケージ１１の出力側端子１２および入力側端子１３とを位置合わせし、マウンタを用いて搭載した図である。このとき、半導体パッケージ１１の搭載位置は、配線基板１４の開口部１４ａの中心に対して位置合わせしており、半導体パッケージ１１の側面と放熱板２０のキャビティ部２０ａの側面とは接触していない。

次に、リフローにて２４５度まで加熱し、上記構造により、その後のリフロー加熱において、半導体パッケージ１１の出力側端子１２および入力側端子１３の下のはんだペースト６と半導体パッケージ１１の下のはんだプリフォーム１０を同時に溶融させた際に、はんだペースト６の張力により、半導体パッケージ１１が出力側端子１２の方向に引っ張るセルフアライメント力が作用する。

このときに、放熱板２０のキャビティ部２０ａがＤ－Ｄ断面方向の右側が短くなっていることから、半導体パッケージ１１の側面と放熱板２０のキャビティ部２０ａの側面とが接触した位置で半導体パッケージ１１の位置が決まり、高精度に固定することが可能となる。

その結果、図８（ｂ）に示すように、半導体パッケージ１１の側面と配線基板１４の開口部１７ａとの間の隙間２６を小さくした半導体装置を製造することが可能になる。

以上のようにして、半導体パッケージ１１の出力側端子１２側の側面と配線基板１４の開口部１４ａとの間の隙間２６の大きさにより、利得、効率等の高周波特性は大きく影響するが、半導体パッケージ１１の出力側端子１２側の側面と配線基板１４の開口部１４ａとの隙間を小さくし、寄生容量の発生によるインピーダンスの変動を抑えることで、製品としての高周波特性のばらつきを低減することが可能になる。

なお、上述した実施の形態では、リフロー時に半導体パッケージ１１の側面と放熱板２０のキャビティ部２０ａの側面とが接触した位置で半導体パッケージ１１の位置が決まり、高精度に固定すると説明したが、実際のリフローでは、高温により各々の部品が熱膨張した状態で接触するため、冷却し各々の部品が収縮した状態においては、必ずしも接触していない場合もあり、数十μｍ程度の隙間がある場合もある。

また、上述した実施の形態では、放熱板のキャビティ部の形状は四角形とした場合で説明したが、本発明はこれに限定されず、上面から見て部分的に凸形状にしたものであっても構わない。

さらには、図８（ｃ）に示すように、上面から見て、キャビティ部の底面を部分的に凸部２７にすることで、その凸部２７に半導体パッケージ１１を接触させることで、半導体パッケージ１１の位置を高精度に規制することも可能である。

（第５の実施形態）
第５の実施形態は、第１の実施形態～第４の実施形態のいずれにも適用できる放熱板２８である。説明しない事項は、上記実施の形態と同様である。

なお、図９は、放熱板２８のキャビティ部２８ａの平面図を示すが、上記すべての実施の形態において、この形状のキャビティ部２８ａを有してもよい。

このキャビティ部２８ａは、キャビティ部２８ａの端部のいずれかに凹部２８ｂを有する。キャビティ部２８ａの側面が一部広がっている。凹部２８ｂの底部は、キャビティ部２８ａの底面と同じか、深い。

このことで、キャビティ部２８ａ内のはんだプリフォーム１０が溶けて、半導体パッケージ１１が、移動する時に、溶けたはんだがこの凹部２８ｂに収納可能である。結果、半導体パッケージ１１が移動しやすい。半導体パッケージ１１は、半田の流動の影響を受けない。

なお、凹部２８ｂの位置は、キャビティ部２８ａのコーナー部が好ましい。半導体パッケージ１１が近づく側のキャビティ部２８ａのコーナーにあるのが好ましい。

（全体として）
実施の形態１～４は、組み合わせることができる。半導体パッケージで説明したが、電子部品など部品で２つ端子があれば適用できる。

本発明に係る半導体装置は、電子部品に応用できる。特に、パワーデバイス系の電子部品が実装された装置として用いることができる。

１ 配線基板
１ａ 開口部
１ｂ 出力側電極
１ｃ 入力側電極
２ 面
３ 放熱板接続用電極
４ メタルマスク
５ スキージ
６ はんだペースト
７ 放熱板
７ａ キャビティ部
８ 面
９ メタルマスク
１０ はんだプリフォーム
１１ 半導体パッケージ
１２ 出力側端子
１３ 入力側端子
１４ 配線基板
１４ａ 開口部
１４ｂ 出力側電極
１４ｃ 入力側電極
１５ ソルダーレジスト
１５ａ 接続領域
１６ 面
１７ 配線基板
１７ａ 開口部
１７ｂ 出力側電極
１７ｃ 入力側電極
１９ 面
２０ 放熱板
２０ａ キャビティ部
２１ 偏心
２２ａ、２２ｂ 隙間
２３ 偏心
２４ 隙間
２５ 隙間
２６ 隙間
２７ 凸部
２８ 放熱板
２８ａ キャビティ部
２８ｂ 凹部
１０１ 半導体パッケージ
１０２ 配線基板
１０３ 開口部
１０４ プレート
１０５ ケース

Claims (9)

1. ２つの端子を有する半導体パッケージと、
   前記半導体パッケージが位置する開口部を有し、前記２つの前記端子と接続される２つの電極を有する配線基板と、
   前記半導体パッケージを固定する放熱板と、を有し、
   前記開口部の中心に対して、前記半導体パッケージの中心が、偏心し、
   前記２つの電極のそれぞれに、前記２つの端子と接続される半田が配置された領域があり、前記２つの領域の中心と、前記開口部の中心とが、偏心している、半導体装置。
2. 前記２つの電極の中心と、前記開口部の中心とが、偏心している請求項１記載の半導体装置。
3. 前記２つの端子の中心と前記開口部の中心とが、偏心している請求項１または２記載の半導体装置。
4. 前記半導体パッケージの側面と、前記配線基板の前記開口部の側面とが接した請求項１に記載の半導体装置。
5. 前記半導体パッケージの側面と、前記放熱板のキャビティ部の側面とが接した請求項１に記載の半導体装置。
6. 前記半導体パッケージの側面と、前記放熱板のキャビティ部に配置された凸部の側面とが接した請求項５に記載の半導体装置。
7. 前記端子は、板状の端子である請求項１～６のいずれか１項に記載の半導体装置。
8. 前記端子と前記電極とは半田を介して接続される請求項１～７のいずれか１項に記載の半導体装置。
9. 前記キャビティ部は、外周に凹部を有する請求項５または６記載の半導体装置。

Images