JP2001514450A - 基板上の２つの配線層の間の導電性の横接続部を製作する方法 - Google Patents

基板上の２つの配線層の間の導電性の横接続部を製作する方法

Info

Publication number
JP2001514450A
JP2001514450A JP2000508140A JP2000508140A JP2001514450A JP 2001514450 A JP2001514450 A JP 2001514450A JP 2000508140 A JP2000508140 A JP 2000508140A JP 2000508140 A JP2000508140 A JP 2000508140A JP 2001514450 A JP2001514450 A JP 2001514450A
Authority
JP
Japan
Prior art keywords
substrate
teeth
metallization
injection molding
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000508140A
Other languages
English (en)
Other versions
JP3314165B2 (ja
Inventor
ヘールマン マルセル
ファン プイムブレック ヨーゼフ
Original Assignee
シーメンス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーメンス ソシエテ アノニム filed Critical シーメンス ソシエテ アノニム
Publication of JP2001514450A publication Critical patent/JP2001514450A/ja
Application granted granted Critical
Publication of JP3314165B2 publication Critical patent/JP3314165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 三次元の射出成形された基板（Ｓ）において、射出成形過程の際に外側の縁範囲内及び又は切り欠きの範囲内に歯（Ｚ）が一緒に形成される。基板（Ｓ）上に金属被覆（Ｍ）を取り付けた後に、歯の範囲内の金属被覆（Ｍ）を取り除くことによって、特に歯（Ｚ）を研削又は切断した後に、極めて高い構造精密度を有する導電性の横接続部が生じる。

Description

【発明の詳細な説明】
【０００１】 集積回路は常に接続部の数が増大しており、この場合常に一層小型化されてき
た。この小型化の進捗に伴い予期されるろうペーストの付着及び装備における困
難は、新しいケーシング形状によって取り除かれ、その際ここでは特に、ボール
・グリッド・アレイ・パッケージにおける単チップ、数チップ又は多チップのモ
ジュールを強調することができる（DE-Z productronic 5, 1994, 54, 55 ページ
）。これらのモジュールは貫通接点接続せしめられる基板に基づくものであって
、この基板上では、チップが例えば接点接続ワイヤを介して、あるいはフリップ
チップ組立によって、接点接続されている。基板の下面にはボール・グリッド・
アレイ（ＢＧＡ）があり、これはしばしばソルダー・グリッド・アレイ、ランド
・グリッド・アレイあるいはソルダー・バンプ・アレイとも呼ばれる。ボール・
グリッド・アレイは基板の下面上に扁平に配置されたろう接突起を包含しており
、このろう接突起は、導体プレートあるいは構造群上での表面組立を可能にする
。ろう接突起の扁平な配置によって、例えば１.２７ｍｍの粗いラスタにおける 大きな接続部の数を実現することができる。
【０００２】 いわゆるＭＩＤ技術（ＭＩＤ＝Moulded Interconnection Devices）では、従 来のプリント回路の代わりに、一体の導体列を有する射出成形部品が使用される
。三次元の基板の射出成形に適している高価値の熱可塑性プラスチックはこの技
術のベースである。このような熱可塑性プラスチックは、プリント回路用の従来
の基板材料に比べて、機械的、化学的、電気的及び環境技術的な性質が優れてい
る。ＭＩＤ技術の特別な方向であるいわゆるＳＩＬ技術（ＳＩＬ＝Spritzgiesst
eile mit integrierten Leiterzuegen）においては、射出成形部品上に取り付け
られた金属層の構造化は、ほかの場合には普通であるマスク技術を放棄して、特
別なレーザ構造化法によって行われる。この場合構造化された金属被覆を有する
三次元の射出成形部品内に、複数の機械的かつ電気的な機能が内蔵可能である。
ケーシング支持機能は同時に案内及びスナップ結合部が受け持つのに対し、金属
被覆層は配線機能及び接続機能のほかに、電磁遮へいも行い、良好に熱を排出す
る。射出成形部品の互いに逆の側の表面における２つの配線層の間の導電性の横
接続部を製作するために、既に射出成形の際に相応する貫通接点接続孔が生ぜし
められる。次いでこれらの貫通接点接続孔の内壁は、射出成形部品の金属被覆の
際にやはり金属層で被われる。一体の導体列を有する三次元の射出成形部品の製
作の更なる詳細については、例えば DE-A-37 32 249 あるいは DE-A-0 361 192
から分かる。
【０００３】 EP-A-0 645 953 から公知のＭＩＤ技術の変化形では、射出成形で製作されモ ジュールを備えている基板上で順次に第１の導体平面、誘電体層及び第２の導体
平面が生ぜしめられ、次いで凹所内に電気的な構造部材が入れられ、構造部材の
接続部が基板上の所属の接続面と有利にはボンディングによって導電性に接続さ
れ、次いで凹所をプラスチックで満たすことによって構造部材が密封される。こ
れにより大きな配線密度を有するコンパクトな、薄い構造体が生ずる。射出成形
された基板の凹所内に構造エレメントを沈めて取り付け、カプセル化することに
よって、厚さが減少せしめられるほかに、構造エレメント及びその接続配線の光
学的な保護が達成される。
【０００４】 WO-A-96 096 46 から、いわゆるポリマー・スタッド・グリッド・アレイ（Ｐ ＳＧＡ）が公知であり、これはボール・グリッド・アレイ（ＢＧＡ）の利点とＭ
ＩＤ技術の利点とをまとめるものである。この場合新しい構造形のポリマー・ス
タッド・グリッド・アレイ（ＰＳＧＡ）としての呼称はボール・グリッド・アレ
イ（ＢＧＡ）にならって行われており、その際「ポリマー・スタッド」の概念は
、基板の射出成形の際に一緒に形成されるポリマー突起を表すものである。この
、数チップ又は多チップのモジュールに適した新しい構造形は、 ― 電気絶縁性のポリマーから成る射出成形された三次元の基板と、 ― 基板の下面上に扁平に配置され、射出成形の際に一緒に形成されるポリマー
突起と、 ― ポリマー突起上に、ろう接可能な端部表面によって形成される外部接続部と
、 ― 基板上に配置されていて、その接続部を内部接続部に導電性に接続されてい
るチップと、 を包含している。
【０００５】 ポリマー突起の、基板の射出成形の際の簡単で安価な製作のほかに、ポリマー
突起上の外部接続部の製作も、ＭＩＤ技術若しくはＳＩＬ技術の場合に普通の導
体列の製作と一緒に行うことができる。ＳＩＬ技術において有利なレーザ精密構
造化によって、ポリマー突起上の外部接続部は大きな接続部数をもって極めて細
かいラスタで実現することができる。更に強調すべきことは、ポリマー突起の温
度膨張が基板の温度膨張及びモジュールを受容する導体プレートの温度膨張と等
しいことである。機械的な応力が生ずる場合には、ポリマー突起はその弾性的な
性質によって少なくとも部分的な補償を可能にする。ポリマー突起上に形成され
た外部接続部の形状安定性によって、修理及び交換の場合の安全性も、ろう接突
起によって形成される接続部を有しているボール・グリッド・アレイに対して著
しく増大せしめられる。ポリマー・スタッド・グリッド・アレイにおいては、ポ
リマー突起と単数又は複数のチップとは普通は基板の同じ側に配置されている。
貫通接点接続が行われる基板においては、ポリマー突起及び単数又は複数のチッ
プは基板の互いに異なった側に配置しておくこともできる。このようにポリマー
突起とチップとを基板の互いに異なった側に配置することは、特に、多数の所属
の外部接続部を必要とする大型のチップの場合に興味あることである。
【０００６】 WO-A-89 00346 から、表面取り付けに適した単チップモジュールが公知であり
、これは、貫通接点接続孔を有する射出成形された三次元の基板をベースとして
いる。これらの貫通接点接続孔のほかに、基板は射出成形の際に、表面中央に配
置された１つの凹所と、１つ又は２つの周辺列で下面上に配置された多数のポリ
マー突起とを形成される。上面上で凹所内に配置されたチップは細い接点接続ワ
イヤで、条片形に外方に導かれている所属の導体路に接続される。これらの導体
路は次いで外側の範囲に配置されている貫通接点接続部を介して表面を金属被覆
されている所属のポリマー突起に導電性に接続されている。次いで基板の縁範囲
が貫通接点接続部の中心を通る切断線で切断されると、半円形の横断面を有する
導電性の横接続部が生じ、これらの横接続部は、基板の上面上に配置された導体
路の外方端部を基板の下面上に配置されたポリマー突起に導電性に接続する。
【０００７】 請求項１に記載した発明の根底をなす課題は、ＭＩＤ技術において、射出成形
された基板の上面及び下面上の２つの配線層の間の導電性の横接続部の製作を簡
単にすることである。この場合横接続部は特に、先に説明したポリマー・スタッ
ド・グリッド・アレイに対しても適しているようにする。
【０００８】 本発明により達成される利点は特に、従来の金属被覆された孔を有する貫通接
点接続技術に比べて、横接続部のより大きな確実性を有する著しく細かい構造を
実現し得ることである。基板の外方に向かって開いている歯は、細い貫通接点接
続孔の内壁と異なって、極めて良好な層厚分布で金属被覆することができる。こ
の場合、歯の範囲内で金属被覆を少なくとも部分的に取り除くことによって、金
属被覆を個々の横接続部に構造化することは、単にわずかな費用しか必要としな
い。
【０００９】 本発明による方法の有利な実施形態は請求項２から９に記載されている。方法
の特に有利な適用は請求項１０に記載されている。
【００１０】 請求項２に記載した実施形態は、射出成形の際に歯の特に細かい構造化を可能
にする。
【００１１】 請求項３に記載した実施形態は、本発明による横接続部をポリマー・スタッド
・グリッド・アレイに適用することを可能にする。この場合強調すべきことは、
歯及び単数又は複数のポリマー突起を射出成形の際に同じ工程で生ぜしめること
ができることである。
【００１２】 請求項４に記載した実施形態は、金属被覆を取り付ける際に、プリント回路の
製作の際に長いこと実証されて来た技術を使用することができるという利点を有
している。
【００１３】 本発明による方法は原則的には半加算的技術でも実施することができるけれど
も、請求項５に記載した減算的技術はかなりの利点をもたらす。所望の導体模様
を簡単かつ経済的に生ぜしめるほかに、ここで特にレーザ精密構造化の可能性を
強調すべきである。レーザ精密構造化は従来の高価な写真平版を断念して、三次
元の基板においても細かい構造を生ぜしめることを可能にする。請求項６によれ
ば抗腐食層はこの場合簡単な形式で錫又は錫‐鉛の電気めっきによって取り付け
ることができ、次いでレーザ光線で加工することによって構造化することができ
る。
【００１４】 請求項７に記載した実施形態は、横接続部を生ぜしめるための特に簡単かつ確
実な金属被覆の機械的な構造化を可能にする。特にこの、基板の端面の範囲にお
ける機械的な構造化は、請求項８によれば歯の研削によって、あるいは請求項９
によれば歯の切断によって、特に迅速かつ簡単に実施することができる。
【００１５】 請求項１０によれば本発明による方法は、基板の上面上に配置されたチップを
有するポリマー・スタッド・グリッド・アレイの製作に特に適している。基板の
上面上にチップを配置し、基板の下面上に突起若しくはポリマー・スタッドを配
置することによって、ここで、アレイの寸法が大体においてチップの寸法に等し
いいわゆるチップ・スケール・パッケージを実現するための理想的な前提が生じ
る。
【００１６】 本発明の１実施例は図面に示されており、以下においてより詳細に説明する。
【００１７】 図１によれば、出発点となる基板Ｓは、外側の端面の範囲に互いに等間隔で配
置された多数の歯Ｚを有している。歯Ｚ及び図７に関連して後述する突起Ｈを含
めた基板の製作は射出成形によって行われ、その際基板材料としてはポリエチル
イミド、ポリエーテルスルフォンあるいはポリアミドのような耐高温性の熱可塑
性プラスチックが適している。図２の三次元の描写は、歯Ｚが平らな基面を有す
る波プロフィールの形に構成されていて、基板Ｓの上面Ｏと下面Ｕとの間で延び
ていることを示している。図示の実施例では上面Ｏと下面Ｕとは互いに平行に構
成されており、換言すれば、もちろん基板Ｓのほかの３つの端面にも一体に形成
しておくことができる全ての歯Ｚは同じ長さである。図３に示すように、歯Ｚは
原理的には基板Ｓの切り欠きＡの範囲においても、切り欠きＡの端面に一体に形
成しておくことができる。ここに図示した長方形の切り欠きＡのほかに、例えば
円形又は長孔状の形状のようなほかの形状も適していることができる。
【００１８】 射出成形で製作された基板Ｓはまず一連の普通の前処理、特に浸漬、清浄化、
核形成及び形成核の活性化を施される。次いで図４に示すように、化学的銅析出
及び引き続く銅の電気めっきによって、金属被覆Ｍが基板Ｓの全面に取り付けら
れる。次いで化学的な錫析出によって、あるいは錫の電気メッキによって、抗腐
食層ＡＲが金属被覆Ｍ上に取り付けられる。図４においてはここで興味のある基
板の端面側の範囲だけしか示されていないが、金属被覆Ｍも、また抗腐食層ＡＲ
も、基板Ｓ全面を被覆していることを指摘しておく。
【００１９】 抗腐食層ＡＲを取り付けた後に、図５に示すように、基板の上面Ｏ及び下面Ｕ
（図２参照）上の金属被覆Ｍの構造化が行われる。ここに示した実施例では、形
成すべき配線層の所望の導体模様に相応していないすべての範囲において、抗腐
食層ＡＲがレーザ光線によって再び取り除かれる。このようなレーザ構造化の更
なる細部については、例えば DE-A-37 32 249 から分かる。次いで金属被覆Ｍの
保護されていない範囲が腐食によって基板Ｓの表面まで除去される。図５から分
かるように、この構造化過程によって基板Ｓの両面に導体路Ｌが生じ、これらの
導体路はそれぞれ２つの歯Ｚの間で基板Ｓの縁に向かって延びている。図５に示
した分離線Ｔは、単に導体路Ｌを有する表面の金属被覆Ｍと端面側の金属被覆Ｍ
とを区別するものに過ぎない。しかしながら実際には金属被覆Ｍはなんら分離さ
れることなしに、基板Ｓ上で延びている。
【００２０】 基板Ｓの上面Ｏ及び下面Ｕ（図２参照）上に配線層がこのようにして形成され
た後に、歯Ｚが研削あるいはまた切断によって除去される。図６によればこれに
よって、それまでの歯間隙の端面側の範囲に、互いに電気絶縁された横接続部Ｑ
が生じる。
【００２１】 図７は、導体路Ｌと、横接続部Ｑと、下面Ｕ上に扁平に配置されている既に述
べた突起Ｈとを有する基板Ｓの側面図を示す。基板Ｓの上面Ｏ上にはチップＣが
取り付けられており、このチップの接点接続は、左側に示したワイヤボンディン
グ技術ではボンディングワイヤＢにより、あるいは右側に示したフリップ・チッ
プ技術では接続部Ａにより行われる。ワイヤボンディング技術ではチップＣは接
着層Ｋを介して基板Ｓの上面Ｏと接続されている。
【００２２】 図７から明りょうに分かるように、チップＣの個々の接続部は上面Ｏ上の導体
路Ｌを介して、端面側の横接続部Ｑを介してかつ下面Ｕ上の導体路Ｌを介して、
所属の突起Ｈと導電性に接続されている。金属被覆された突起Ｈ上には、ろう接
可能な端部表面Ｅが設けられており、この端部表面は例えばニッケル及び金の層
列によって形成される。
【００２３】 図７に示した構成体は全体としてＰＳＧＡで示したポリマー・スタッド・グリ
ッド・アレイである。このようなポリマー・スタッド・グリッド・アレイの更な
る詳細は例えば WO-A-96 09646 から明らかである。
【００２４】 図７に示したポリマー・スタッド・グリッド・アレイ ＰＳＧＡにおいては、 チップＣ及び基板Ｓの外寸法はほぼ同じ大きさである。したがってこれは、チッ
プ・スケール・パッケージと呼ばれるケーシング形状である。更に明確に分かる
ように、端面側の横接続部Ｑはその高度の構造精密性により、ポリマー・スタッ
ド・グリッド・アレイ ＰＳＧＡ全体の極めてコンパクトな構成を可能にし、ひ いてはチップ・スケール・パッケージの実現に大きく寄与する。
【図面の簡単な説明】
【図１】 外側の端面側の範囲に歯を一体に成形されている基板の部分的平面図である。
【図２】 図１に示した歯を三次元的に示した図である。
【図３】 基板の切り欠きの範囲内に歯を一体に成形されている基板の部分的平面図であ
る。
【図４】 金属被覆及び抗腐食層を取り付けた後の図１に示した基板の部分的平面図であ
る。
【図５】 レーザ構造化した後の図４に示した基板の部分的平面図である。
【図６】 横接続部を形成するために歯を研削した後の図４に示した基板の部分的平面図
である。
【図７】 ポリマー・スタッド・グリッド・アレイとして構成された基板の側面図である
。
【符号の説明】
Ａ 切り欠き、接続部、 ＡＲ 抗腐食層、 Ｂ ボンディングワイヤ、 Ｃ チップ、 Ｅ 端部表面、 Ｈ 突起、 Ｋ 接着層、 Ｌ 導体路、 Ｍ 金 属被覆 Ｏ 上面、 ＰＳＧＡ ポリマー・スタッド・グリッド・アレイ、 Ｑ 横接続部、 Ｓ 基板、 Ｔ 分離線、 Ｕ 下面、 Ｚ 歯
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年２月２１日（２０００．２．２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】 いわゆるＭＩＤ技術（ＭＩＤ＝Moulded Interconnection Devices）では、従 来のプリント回路の代わりに、一体の導体列を有する射出成形部品が使用される
。三次元の基板の射出成形に適している高価値の熱可塑性プラスチックはこの技
術のベースである。このような熱可塑性プラスチックは、プリント回路用の従来
の基板材料に比べて、機械的、化学的、電気的及び環境技術的な性質が優れてい
る。ＭＩＤ技術の特別な方向であるいわゆるＳＩＬ技術（ＳＩＬ＝Spritzgiesst
eile mit integrierten Leiterzuegen）においては、射出成形部品上に取り付け
られた金属層の構造化は、ほかの場合には普通であるマスク技術を放棄して、特
別なレーザ構造化法によって行われる。この場合構造化された金属被覆を有する
三次元の射出成形部品内に、複数の機械的かつ電気的な機能が内蔵可能である。
ケーシング支持機能は同時に案内及びスナップ結合部が受け持つのに対し、金属
被覆層は配線機能及び接続機能のほかに、電磁遮へいも行い、良好に熱を排出す
る。射出成形部品の互いに逆の側の表面における２つの配線層の間の導電性の横
接続部を製作するために、既に射出成形の際に相応する貫通接点接続孔が生ぜし
められる。次いでこれらの貫通接点接続孔の内壁は、射出成形部品の金属被覆の
際にやはり金属層で被われる。一体の導体列を有する三次元の射出成形部品の製
作の更なる詳細については、例えば DE-A-37 32 249 あるいは EP-A-0 361 192
から分かる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板（Ｓ）の上面（Ｏ）及び下面（Ｅ）上の２つの配線層の
    間の導電性の横接続部（Ｑ）を製作する方法であって、次の段階： ａ） 電気絶縁性のプラスチックから基板（Ｓ）を射出成形で製作すること、そ
    の際基板（Ｓ）の外側の端面範囲内で、及び又は基板（Ｓ）の切り欠き（Ａ）の
    範囲内で、互いに間隔をおいて配置され上面（Ｏ）と下面（Ｅ）との間で延びて
    いる複数の一体的な歯（Ｚ）が射出成形の際に一緒に成形される； ｂ） 基板（Ｓ）上に金属被覆（Ｍ）を取り付けること； ｃ） 少なくとも、所望の導体模様に境を接する範囲においてかつ歯（Ｚ）の端
    面側の範囲において、金属被覆（Ｍ）を取り除いて、歯（Ｚ）の間に互いに電気
    絶縁された横接続部（Ｑ）が生じるようにすること； を有している、基板上の２つの配線層の間の導電性の横接続部を製作する方法。
  2. 【請求項２】 段階ａ）において、基板（Ｓ）の射出成形の際に、波プロフ
    ィール状に歯（Ｚ）を形成することを特徴とする、請求項１記載の方法。
  3. 【請求項３】 段階ａ）において、基板（Ｓ）の射出成形の際に、基板の下
    面（Ｅ）上に扁平に配置されたポリマー突起（Ｈ）を一緒に形成し、金属被覆（
    Ｍ）を取り付けた後に、ろう接可能な端部表面（Ｅ）をポリマー突起（Ｈ）上に
    取り付けることを特徴とする、請求項１又は２記載の方法。
  4. 【請求項４】 金属被覆（Ｍ）を、銅の化学的析出及び電気メッキによって
    、基板（Ｓ）上に取り付けることを特徴とする、請求項１から３までのいずれか
    １項記載の方法。
  5. 【請求項５】 段階ｂ）の後に、抗腐食層（ＡＲ）を金属被覆上に取り付け
    、抗腐食層（ＡＲ）を、少なくとも所望の導体模様に境を接する範囲においてレ
    ーザ光線によって再び取り除き、次いで金属被覆（Ｍ）の露出している部分を基
    板（Ｓ）の表面まで腐食除去することを特徴とする、請求項１から４までのいず
    れか１項記載の方法。
  6. 【請求項６】 抗腐食層（ＡＲ）を、錫又は錫‐鉛の電気めっきによって、
    取り付けることを特徴とする、請求項５記載の方法。
  7. 【請求項７】 歯（Ｚ）の端面側の範囲の金属被覆（Ｍ）を機械的に取り除
    くことを特徴とする、請求項１から６までのいずれか１項記載の方法。
  8. 【請求項８】 歯（Ｚ）の端面側の範囲の金属被覆（Ｍ）を、歯（Ｚ）の研
    削によって取り除くことを特徴とする、請求項７記載の方法。
  9. 【請求項９】 歯（Ｚ）の端面側の範囲の金属被覆（Ｍ）を、歯（Ｚ）の切
    断によって取り除くことを特徴とする、請求項７記載の方法。
  10. 【請求項１０】 基板（Ｓ）の上面上にワイヤボンディング技術あるいはフ
    リップ・チップ技術で配置されたチップを有しているポリマー・スタッド・グリ
    ッド・アレイ（ＰＳＧＡ）を製作する際に、請求項３から９までのいずれか１項
    記載の方法を適用すること。
JP2000508140A 1997-08-22 1998-08-18 基板上の２つの配線層の間の導電性の横接続部を製作する方法 Expired - Fee Related JP3314165B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19736654 1997-08-22
DE19736654.6 1997-08-22
PCT/EP1998/005251 WO1999010926A1 (de) 1997-08-22 1998-08-18 Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat

Publications (2)

Publication Number Publication Date
JP2001514450A true JP2001514450A (ja) 2001-09-11
JP3314165B2 JP3314165B2 (ja) 2002-08-12

Family

ID=7839900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000508140A Expired - Fee Related JP3314165B2 (ja) 1997-08-22 1998-08-18 基板上の２つの配線層の間の導電性の横接続部を製作する方法

Country Status (6)

Country Link
EP (1) EP1005703A1 (ja)
JP (1) JP3314165B2 (ja)
KR (1) KR100334373B1 (ja)
CN (1) CN1277736A (ja)
TW (1) TW411741B (ja)
WO (1) WO1999010926A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
DE10250621B4 (de) 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
CN101815409B (zh) * 2010-04-23 2012-05-02 陈国富 用注塑成型制作线路板的方法
JP5720278B2 (ja) * 2011-02-07 2015-05-20 ソニー株式会社 導電性素子およびその製造方法、情報入力装置、表示装置、ならびに電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483308A (en) * 1968-10-24 1969-12-09 Texas Instruments Inc Modular packages for semiconductor devices
JP2881270B2 (ja) * 1990-08-28 1999-04-12 日本特殊陶業株式会社 多層配線基板の製造方法
EP0782765B1 (de) * 1994-09-23 2000-06-28 Siemens N.V. Polymer stud grid array package

Also Published As

Publication number Publication date
WO1999010926A1 (de) 1999-03-04
KR100334373B1 (ko) 2002-04-25
EP1005703A1 (de) 2000-06-07
JP3314165B2 (ja) 2002-08-12
CN1277736A (zh) 2000-12-20
KR20010023051A (ko) 2001-03-26
TW411741B (en) 2000-11-11

Similar Documents

Publication Publication Date Title
KR100279196B1 (ko) 폴리머 스터드 그리드 어레이
US5814837A (en) Compact light-emitting device with sealing member
US7276785B2 (en) Electronic module, panel having electronic modules which are to be divided up, and process for the production thereof
KR100421301B1 (ko) 마이크로파회로시스템을위한폴리머스터드그리드어레이
KR100403062B1 (ko) 전도성 소자의 형성방법 및 3차원 회로의 형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨 패키지의 형성방법, ｉｃ 칩/리드 프레임 패키지의 형성방법 및 칩-온-플렉스 패키지의 형성방법
EP0536418A1 (en) Semiconductor device and manufacturing method therefor
JPS6134963A (ja) 集積回路チツプ・キヤリア
US8283762B2 (en) Lead frame based semiconductor package and a method of manufacturing the same
US6485999B1 (en) Wiring arrangements having electrically conductive cross connections and method for producing same
US6781215B2 (en) Intermediate base for a semiconductor module and a semiconductor module using the intermediate base
US20040029361A1 (en) Method for producing semiconductor modules and a module produced according to said method
KR100430325B1 (ko) 폴리머스터드그리드어레이
JP3314165B2 (ja) 基板上の２つの配線層の間の導電性の横接続部を製作する方法
US6249048B1 (en) Polymer stud grid array
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
GB2204184A (en) Mounting electronic components on substrates
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
US6518088B1 (en) Polymer stud grid array
US20060226531A1 (en) Power semiconductor module
JPH09298344A (ja) 接続端子付配線基板
JPH0766318A (ja) 半導体装置
JPH1022315A (ja) 電子回路の形成方法
US20020038726A1 (en) Polymer stud grid array and method for producing such a polymer stud grid array
KR20010071364A (ko) 솔더 범프를 갖는 배선을 제공하기 위한 방법
JPH11251486A (ja) 表面実装型の半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees