JP2003163325A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003163325A
JP2003163325A JP2001361862A JP2001361862A JP2003163325A JP 2003163325 A JP2003163325 A JP 2003163325A JP 2001361862 A JP2001361862 A JP 2001361862A JP 2001361862 A JP2001361862 A JP 2001361862A JP 2003163325 A JP2003163325 A JP 2003163325A
Authority
JP
Japan
Prior art keywords
wiring board
lead frame
wiring
resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001361862A
Other languages
English (en)
Inventor
Hidehiro Takeshima
英宏 竹嶋
Yuji Sato
雄二 佐藤
Koichi Hatakeyama
幸一 畠山
Hiroyuki Ito
洋行 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2001361862A priority Critical patent/JP2003163325A/ja
Publication of JP2003163325A publication Critical patent/JP2003163325A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ボイド発生やレジンの未充填を防止する。 【解決手段】 インナーリードの先端が配線基板の各配
線に接続された配線基板付きリードフレームを用意する
工程と、配線基板に半導体チップを固定する工程と、半
導体チップの各電極と各配線をワイヤで接続する工程
と、リードフレームをモールド金型に型締めし、キャビ
ティ内にゲートから樹脂を注入しかつゲートと反対側に
位置するエアーベントから空気を押し出してキャビティ
内を樹脂で充満させて封止体を形成する工程と、不要リ
ードフレーム部分を切断除去する工程とを有し、リード
フレームのエアーベント側に配線基板の間近まで延在し
付け根が細くなる平板部を設けておき、ゲートから注入
されたレジンがエアーベント側で平板部でキャビティの
上下方向の流動を阻止させるようにして封止体を形成
し、その後不要リードフレーム切断では平板部の付け根
の細い部分を切断する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特にリードフレームと配線基板を組み合わ
せた基板用いる樹脂封止型半導体装置の製造におけるモ
ールド時の樹脂未充填及び気泡(ボイド)発生を防止す
る技術に適用して有効な技術に関する。
【0002】
【従来の技術】単一の封止体(パッケージ)内に複数の
半導体チップ(半導体素子)を組み込む技術(マルチチ
ップパッケージ:MCP)が知られている。また、より
多くの半導体チップを組み込むべくリードフレームと配
線基板を組み合わせて使用する技術も知られている。
【0003】MCPについては、例えば、特開平8-3305
08号公報や特開平11-186491号公報に記載されている。
また、リードフレームと配線基板を組み合わせる技術と
しては、例えば、特開平8-97344号公報(配線基板はガ
ラス布/エポキシ樹脂),特開平8-8387号公報(配線基
板はTABテープ)等が知られている。
【0004】特開平8-97344号公報には、配線基板の周
縁表面部分にリードフレームのインナーリードの先端を
固定して樹脂封止型の電子部品パッケージ(半導体装
置)について記載されている。また、この文献には、樹
脂封止時、モールド用金型の注入用ゲートと対角線上に
配置されたエアーベントの近傍に位置するコーナー部に
リードフレームと一体の平板部を配置し、この平板部で
モールド時上面の樹脂をせき止める役割を果たし、ボイ
ドの発生を抑止する技術について記載されている。
【0005】
【発明が解決しようとする課題】樹脂封止型半導体装置
としてのQFP(Quad Flat Package)のMCP構造にお
いて、従来のモールド金型を使用してモールドした場
合、パッケージ内の上下バランスが均一でないためにレ
ジンの流動性が変化し表面にボイド(気泡)が発生しや
すい。
【0006】一般に、従来のQFPの場合、リードフレ
ームのタブ上に半導体チップが搭載される構造に設計さ
れており、モールド金型を作製する上でもリードフレー
ムの上下のキャビティバランスがとられ、レジンの流動
性を均一にする配慮がなされている。
【0007】しかし、QFP構造において半導体チップ
が複数重なった場合、キャビティの上下バランスが崩れ
るために当然ながらレジンの流動性が変化し、未充填・
ボイド発生といった不具合が発生する。
【0008】前記文献に示すように、インナーリードの
先端に配線基板を固定した配線基板付きリードフレーム
を使用する半導体装置の製造において、モールド時のエ
アーベント側でのボイドの発生を防止すべく、配線基板
とリードフレームとの間に平板部を設けている技術があ
る。この技術では、前記平板部は幅広であることから、
モールド後の不要リードフレーム部分の切断において切
断性能が悪い。
【0009】また、パッケージの内外に亘って延在し、
かつリードフレームに連なる部分は、リードと前記平板
部だけである。四角形状のパッケージの角部について見
るならば、四角形状の4隅の1隅だけが前記平板部で支
持されていることになり、リードフレームによるパッケ
ージの支持の安定性が低い。
【0010】本発明の目的は、ボイド発生やレジンの未
充填が起き難い半導体装置の製造方法を提供することに
ある。
【0011】本発明の他の目的は、リードフレーム状態
でパッケージを安定して支持できる半導体装置の製造方
法を提供することにある。
【0012】本発明の他の目的は、ワイヤボンディング
が確実にできる半導体装置の製造方法を提供することに
ある。
【0013】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【0015】(1)インナーリードの先端が配線基板の
所定配線部分に電気的に接続されてなる樹脂封止型用の
配線基板付きリードフレームを用意する工程と、前記配
線基板に半導体チップを固定する工程と、前記半導体チ
ップの各電極と前記配線基板の各配線を導電性のワイヤ
で接続する工程と、前記配線基板付きリードフレームを
モールド金型に型締めし、前記モールド金型によって形
成されるキャビティ内にゲートから樹脂を注入しかつ前
記ゲートと反対側に位置するエアーベントから空気を押
し出して前記キャビティ内を樹脂で充満させて所定部分
に封止体を形成する工程と、前記基板付きリードフレー
ムの不要部分を切断除去する工程とを有する半導体装置
の製造方法であって、前記基板付きリードフレームの前
記エアーベント側に前記配線基板の間近まで延在し付け
根が細くなる平板部を設けておき、前記モールド時前記
モールド金型の前記ゲートから注入された前記レジンが
前記エアーベント側で前記平板部で前記キャビティの上
下方向の流動を阻止させるようにして前記封止体を形成
し、その後前記基板付きリードフレームの不要部分を切
断除去する際前記平板部の付け根の細い部分を切断す
る。
【0016】前記モールド金型の前記キャビティを四角
形状に形成しておくとともに、前記四角形状のキャビテ
ィの一隅に前記ゲートを配置させ、前記ゲートの対角線
上の他の一隅に前記エアーベントを配置し、残りの二隅
には前記リードフレームから延在し、その先端が前記キ
ャビティ内に延在する振れ止め片を設けておく。
【0017】前記配線基板はその表裏面にそれぞれ半導
体チップが固定できる部分及び前記配線を設けておき、
前記配線基板の表裏面に前記半導体チップをそれぞれ固
定し、各半導体チップの電極と前記配線を導電性のワイ
ヤで電気的に接続する。
【0018】前記(1)の手段によれば、(a)基板付
きリードフレームのエアーベント側に配線基板の間近ま
で延在し付け根が細くなる平板部をリードフレームに設
けてあることから、モールド時ゲートから注入されたレ
ジンがエアーベント側で平板部でキャビティの上下方向
の流動を阻止されるため、リードフレームの上下間でレ
ジンが一方に流れ込まなくなり、レジン同士の衝突に起
因するボイドの発生や未充填の発生を抑えることがで
き、封止性の良好な封止体を形成することができるとと
もに、平板部は付け根が細くなることから、平板部の切
断はこの細い部分となり、切断が容易になる。
【0019】(b)モールドによって形成された四角形
状の封止体は、ゲートに対応する一隅を除き、リードフ
レームから延在する突出片(平板部及び振れ止め片)で
支持されるため、封止体は安定して支持され、封止体に
外力が加わっても封止体から突出する部分のインナーリ
ードが変形し難くなる。この結果、製造された半導体装
置におけるリード曲がりが防止できる。
【0020】(c)配線基板の表裏面にそれぞれ半導体
チップが固定することによって半導体装置のMCP化が
達成できる。
【0021】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【0022】(実施形態1)図1乃至図17は本発明の
一実施形態(実施形態1)である半導体装置の製造方法
に係わる図である。本実施形態1では、インナーリード
の先端が配線基板の所定配線部分に電気的に接続されて
なる樹脂封止型用の配線基板付きリードフレームを使用
し、かつ配線基板の表裏面にそれぞれ半導体チップを搭
載したガルウィング構造のMCP型の樹脂封止型半導体
装置に本発明を適用した例について説明する。
【0023】本実施形態1の半導体装置の製造方法によ
って製造された半導体装置1は、図3に示すような構造
になっている。即ち、平面的に見て偏平四角形状の絶縁
性樹脂からなる封止体(パッケージ)2の内部には配線
基板3が位置している。
【0024】この配線基板3は、例えば多層配線構造の
セラミック板4からなり、主面(図3では上面)、裏面
及び図示しない中層にそれぞれ導体層5を有するととも
に、上下の導体層5は所定箇所に設けられたスルーホー
ルに充填された導体6によって電気的に接続されてい
る。導体層5は、セラミック板4の主面及び裏面におい
て、半導体チップを搭載するチップ固定部5aや配線5
bを構成している。特に、チップ固定部5aの周囲に位
置する配線5b部分はワイヤを固定するワイヤボンディ
ングパッド5cを構成している。
【0025】配線基板3の主面及び裏面のチップ固定部
5aには接合材7を介して半導体チップ8,9が固定さ
れている。また、各半導体チップ8,9の上面の図示し
ない電極とチップ固定部5aの周囲に位置するワイヤボ
ンディングパッド5cは導電性のワイヤ10で電気的に
接続されている。
【0026】封止体2の周囲の4辺からはそれぞれリー
ド11が突出し、QFP構造になっている。封止体2の
内外に亘って延在するリード11は、封止体2の内部に
延在するインナーリード11aの先端が配線基板3の裏
面の周辺部分に接続される。この接続は導電性の接合材
12によって配線基板3の裏面の配線5bに接続され
る。即ち、この接続は、四角形状の配線基板3の各辺に
沿って所定間隔に配置形成される配線5bによるリード
接続部5eに接合材12によって接続される。接合材1
2は、例えば、融点が280℃と高い高融点半田(Sn
が95%となるPbSn半田)が使用されている。ま
た、リード11の封止体2から外に突出するアウターリ
ード11bは成形されて表面実装が可能なガルウィング
型となっている。
【0027】つぎに、図4に示す半導体装置の製造方法
を示すフローチャートと各製造工程の断面図を参照しな
がら半導体装置1の製造方法と半導体装置1の構造につ
いて説明する。
【0028】半導体装置1は、図4に示すように、基板
付きリードフレーム用意(ステップ101:S10
1)、チップボンディング(主面)(S102)、チッ
プボンディング(裏面)(S103)、ワイヤボンディ
ング(主面)(S104)、ワイヤボンディング(裏
面)(S105)、モールド(S106)、半田メッキ
(S107)、切断成形(S108)の各工程を経て製
造される。
【0029】半導体装置1の製造には、図5に示すよう
に、基板付きリードフレーム20が用意される。基板付
きリードフレーム20は、特に限定されるものではない
が図5に示すように、半導体装置が製造される単位リー
ドフレーム部分21を一列に5個並べた短冊体となって
いる。図6に単位リードフレーム部分21を拡大して示
す。図5及び図6共に配線基板3がリードフレーム22
の下面に取り付けられた状態、即ち基板付きリードフレ
ーム20の裏面を示す。配線基板3はリードフレーム2
2の主面に取り付けられる。この配線基板3が取り付け
られた基板付きリードフレーム20の面を主面と呼称す
る。図4では単位リードフレーム部分21での半導体装
置の組立(製造)状態を示すものである。なお、基板付
きリードフレーム20は単位リードフレーム部分21を
縦横に格子状に整列配置したマトリックス構成のもので
あってもよい。
【0030】基板付きリードフレーム20は、図5及び
図6に示すように、薄い金属板(銅合金や鉄−ニッケル
合金等)をエッチングやプレスで所定パターンに形成し
たリードフレーム22と、このリードフレーム22の主
面(図5及び図6では下面)に取り付けた配線基板3と
で形成されている。
【0031】基板付きリードフレーム20の単位リード
フレーム部分21について図6及び図7を参照しながら
説明する。図7は配線基板3が上面に位置した基板付き
リードフレーム20の主面側を示す平面図であり、図6
は配線基板3が下面に位置した基板付きリードフレーム
20の裏面側を示す平面図である。
【0032】単位リードフレーム部分21では、一部に
それぞれ打ち抜きパターン部分があるが四角形枠状の枠
体23をその外周部分に有している。この枠体23の4
辺の内側からそれぞれ各辺に直交する延在方向に平行に
所定ピッチでリード11が枠体23の内側に向かって延
在している。また、これらリード11は枠体23の各辺
に平行に延在するダム24でリードの途中部分を支持さ
れる構造になっている。このダム24で囲まれる四角形
状の領域の僅か内側部分がモールドによって樹脂が充填
される領域(モールド領域)であり、封止体2が形成さ
れる領域である。この樹脂封止(例えば、トランスファ
モールド)において、前記ダム24は樹脂がモールド金
型の外側に漏れ出ない抑止体(ダム)の役割を果たす。
【0033】前記モールド領域の中央には、前述の四角
形状の配線基板3が配置される。半導体装置1の封止体
2の外側に突出するリード部分をアウターリード11b
と呼称し、封止体2内に位置するリード部分をインナー
リード11aと呼称するが、前記ダム24で支持される
リード部分もアウターリード11bとなる。従って、ダ
ム24よりもさらに内側のリード部分がインナーリード
11aとなる。
【0034】インナーリード11aの先端は、配線基板
3の裏面の各リード接続部5e(図1参照)に高融点半
田からなる接合材12(図1参照)に接続される。しか
し、アウターリード11bのピッチに比較して、配線基
板3のリード接続部5e(図1参照)のピッチは狭い。
このため、インナーリード11aの先端(内端)のピッ
チがリード接続部5eのピッチと一致するように、図6
及び図7に示すように、一部のインナーリード11aは
屈曲したパターンとなる。
【0035】このような基板付きリードフレーム20を
用いチップボンディング,ワイヤボンディングを行う
と、その後図2に示すように、モールド金型30の下型
30aと上型30b間に基板付きリードフレーム20を
型締めし、次いでモールド金型30のゲート31から溶
けたレジン32をモールド金型30によって形成された
モールド空間(キャビティ)33に注入して封止体2を
形成する。レジン32によって押しだされた空気と一部
のレジンは、モールド金型30によって形成された空間
であるエアーベント34から外部に逃げる。図中矢印は
レジンの流れ方向や空気の流れ方向を示すものである。
また、図ではゲート31は下型30aに設け、エアーベ
ント34は上型30bに設けたが、これに限定されるも
のではない。即ち、ゲート31は上型30bに設けても
よく、またエアーベント34は下型30aまたは下型3
0aと上型30bに設けてもよい。
【0036】図1は基板付きリードフレーム20と、ゲ
ート31及びエアーベント34との配置関係を示す模式
図であり、図2と共に本発明の特徴を表す図である。ゲ
ート31は四角形状のモールド空間33の一隅(図1で
は左上隅)に位置し、その対角線上の他の一隅(図1で
は右下隅)にエアーベント34が位置している。
【0037】ゲート31が位置する一隅では、ゲート3
1から圧入されるレジンの流れを阻止しないように、ダ
ム24とダム24が交差する隅部分から配線基板3側に
突出するものを設けない構造になっている(図1左上
隅)。
【0038】これに対して図1及び図2に示すように、
これが本発明の特徴の一つであるが、エアーベント34
が位置するダム24とダム24が交差する隅部から配線
基板3に向かって延在する平板部35が設けられてい
る。この平板部35は、図16(a)〜(d)に示すよ
うに、配線基板3の上下面に沿って移動してきたレジン
32が、一方の面側から他方の面側に流れ込むのを阻止
する役割を果たす。図16(a)〜(d)はキャビティ
33内を順次進むレジン32の様子を示す図である。
【0039】図16(c)に示すように、配線基板3の
上下面に沿って進んだレジン32において、先に配線基
板3の端から外れた配線基板3の下面側のレジン32が
平板部35によって阻止されて下面側から上面側に向か
って流れ込むのを防止する。レジン32の流れ込みを防
止するために、配線基板3と平板部35の先端との間隔
は狭い程よい。
【0040】平板部35によって配線基板3の上面と下
面に沿って流れてきたレジン32を配線基板3の端の延
長側で合流させてエアーベント34に導き、リードフレ
ーム22の上面側または下面側で先に流れてきたレジン
が反対の面側に流入し、遅れて流入してきたレジンと向
かい会って衝突するのを防止するものである。この衝突
によってレジン内に空気を巻き込むことになり、封止体
2内に耐湿性を低下させる原因となる気泡(ボイド)が
発生しやすくなる。平板部35はこのボイドの発生を抑
止するものである。
【0041】しかし、この平板部35は、モールド後に
ダム24から切断される。このため、幅が広いとより大
きな切断力を必要とし好ましくない。そこで、本実施形
態1では、平板部35を、ダム24に連なる付け根が細
くなる細幅部36と、先端側が幅が広くなる幅広部37
で構成し、細幅部36の部分を切断するようにしてあ
る。この細幅部36の幅は、例えば、リード11(イン
ナーリード11a)の幅と同じ程度にする。
【0042】また、平板部35は、幅広部37において
隣接するリード11(インナーリード11a)との電気
的接触をさせないことと、配線基板3に接触させないこ
とを条件としてできるだけ面積を大きくさせることか
ら、矢羽根のような形状になっている。しかし、本発明
はこれに特定されるものではなく、ダム24に連なる細
幅部36と、細幅部36に連なる幅広部37を有してい
れば他の形状でもよいことは勿論である。
【0043】一方、これも本発明の特徴の一つである
が、ゲート31からエアーベント34に向かう対角線の
両側に位置する残りの隅部のダム24からは、モールド
領域内に先端が入り、配線基板3には接触しない振れ止
め片38が設けられている。この振れ止め片38は封止
体2を支持する補強部材として作用するため、モールド
後、封止体2に外力が加わっても封止体2の隅部が基板
付きリードフレーム20の主面に直交する方向に動くこ
ともなく、封止体2から突出するリード11が封止体2
の付け根部分で曲がることもなく、リード曲がりが防止
できる。
【0044】他方、これも本発明の特徴の一つである
が、3つの隅部から配線基板3に向かって延在する平板
部35及び振れ止め片38は、いずれも配線基板3に接
触せず、かつ重ならないようになっている。このため、
図11乃至図13及び図15に示すように、ワイヤボン
ディング時配線基板3の4隅を支持体40とクランパ4
1で確実にクランプできる。特に支持体40は配線基板
3を所定温度に加熱するヒートシンクとなるため、配線
基板3は所定温度に加熱され、金線による確実なワイヤ
ボンディングが可能になる。支持体40は、配線基板3
の4隅を支持するような断面が四角となる小さい突部4
0aを4個有している。図13は突部40aのクランプ
位置を示す模式図である。また、この突部40aに対応
してクランパ41の先端のクランプ部41aが位置す
る。図12はクランプ部41aのクランプ位置を示す模
式図である。
【0045】さらに、リードフレーム22の両側に沿っ
て基板付きリードフレーム20の移送や位置決めに使用
するガイド孔25a〜25dが設けられている。
【0046】このような基板付きリードフレーム20を
用意(S101)した後は、図4のS102及び図8に
示すように、配線基板3の主面に接合材7(図3参照)
を介して半導体チップ8を位置決め固定する。接合材7
としてはAgペーストを用いる。このAgペーストは半
導体チップ8の固定後に150℃前後の温度でベークさ
れる。この結果、硬化した接合材7によって半導体チッ
プ8は配線基板3のチップ固定部5aに確実に固定され
る(図1参照)。
【0047】つぎに、基板付きリードフレーム20を裏
返した後、図4のS103及び図9に示すように、配線
基板3の裏面に接合材7(図3参照)を介して半導体チ
ップ9を位置決め固定する。接合材7としては前記同様
にAgペーストを用いる。なお、S102及びS103
において、図11乃至図13に示す支持体40及びクラ
ンパ41によって配線基板3を固定させてチップボンデ
ィングを行う。
【0048】つぎに、基板付きリードフレーム20を裏
返した後、図4のS104及び図10に示すように、配
線基板3の主面に固定された半導体チップ8の電極と、
配線基板3の主面の配線5bのワイヤボンディングパッ
ド5c(図3参照)を導電性のワイヤ10(例えば、金
線)で接続する。このワイヤボンディングにおいては、
図11に示すように支持体40及びクランパ41で配線
基板3の4隅を確実にクランプして固定するとともに、
配線基板3を所定温度に加熱して確実にワイヤボンディ
ング(超音波熱圧着法)を行う。
【0049】つぎに、基板付きリードフレーム20を裏
返した後、図4のS105及び図14に示すように、S
104と同様に配線基板3の裏面に固定された半導体チ
ップ9の電極と、配線基板3の主面の配線5bのワイヤ
ボンディングパッド5c(図3参照)を導電性のワイヤ
10(例えば、金線)で接続(超音波熱圧着法)する。
【0050】つぎに、図2及び図16(a)〜(d)に
示すように、チップボンディング,ワイヤボンディング
が終了した基板付きリードフレーム20をトランスファ
モールド装置のモールド金型30に型締めした後ゲート
31からキャビティ33内に溶けたレジン32を注入し
て、図4のS106及び図17に示すように、封止体2
を形成する。このモールド時、図16(b)に示すよう
に、配線基板3の上面及び下面に沿ってレジン32が流
れる。ゲート31がモールド金型30の下型30aに設
けられ、基板付きリードフレーム20の下面側に位置す
ることから、基板付きリードフレーム20の下面側での
レジンの流入量が多くなり、上面側よりも早く配線基板
3のエアーベント34寄りの端に到達する。しかし、配
線基板3とエアーベント34との間にはダム24から配
線基板3に向かって平板部35が延在していることか
ら、下面側のレジン32はこの平板部35に阻止される
ため、配線基板3の上面側に回り込むことがない。従っ
て、基板付きリードフレーム20の下面側に沿って流れ
るレジンと、上面側に沿って流れるレジンとの衝突が回
避され、衝突による気泡(ボイド)の発生やレジンの未
充填が抑止されることになる。
【0051】また、ゲート31からエアーベント34に
向かう対角線の両側の隅部に設けられている振れ止め片
38の先端部分も封止体2内に封止される。
【0052】図17には、基板付きリードフレーム20
の平板部35及び振れ止め片38、モールド金型のゲー
ト31,キャビティ33(封止体2)及びエアーベント
34の位置関係を模式的に示してある。
【0053】つぎに、図4のS107に示すように、封
止体2から突出するリード11(アウターリード11
b)の表面に半田メッキを施す。この半田メッキは、例
えば融点が180℃と低い低融点半田(Snが60%と
なるPbSn半田)である。
【0054】つぎに、図4のS108(切断・成形工
程)に示すように、不要なリードフレーム部分を切断除
去するとともに、封止体2の各辺から突出するリード1
1(アウターリード11b)をガルウィング型に成形し
て図3に示すような半導体装置1を製造する。
【0055】なお、封止体2の形成後、切断・成形工程
に至る間の基板付きリードフレーム20の取扱時、封止
体2はリードフレーム22にリード11とともに、1個
の平板部35と2個の振れ止め片38によって支持され
ることから、封止体2に外力が加わっても封止体2の隅
部が基板付きリードフレーム20の主面に直交する方向
に動くこともなく、封止体2から突出するリード11が
封止体2の付け根部分で曲がることもなく、リード曲が
りが防止できる。この結果、リード曲がりのないガルウ
ィング型の半導体装置1を製造することができ、歩留り
の向上を図ることができる。
【0056】本実施形態1によれば以下の効果を有す
る。
【0057】(1)基板付きリードフレーム20には、
モールド時にボイド発生を抑止する平板部35が設けら
れているが、この平板部35はその切断箇所が細幅部3
6となっていることから、切断が容易になる効果があ
る。この結果、切断刃の寿命の低下を図ることができ、
製品コストの低減を図ることができる。
【0058】(2)基板付きリードフレーム20におい
ては、ゲート31からエアーベント34に向かう対角線
の両側に位置するダム24とダム24との交差する隅部
からモールド領域内に先端が入り、配線基板3には接触
しない振れ止め片38が設けられているため、モールド
後、この振れ止め片38は封止体2を支持する補強部材
として作用するため、封止体2に外力が加わっても封止
体2から突出するリード11が封止体2の付け根部分で
曲がることもなく、リード曲がりが防止できる。この結
果、製造歩留りの向上を図ることができ、製品コストの
低減を図ることができる。
【0059】(3)基板付きリードフレーム20におい
ては、ダム24とダム24とが交差する3つの隅部から
配線基板3に向かって延在する平板部35及び振れ止め
片38は、いずれも配線基板3に接触することもなくか
つ重なることもない。このため、ワイヤボンディング時
配線基板3の4隅を支持体40と、配線基板3を所定温
度に加熱するヒートシンクとなるクランパ41で確実に
クランプできるため、配線基板3は所定温度に加熱さ
れ、金線による確実なワイヤボンディングが可能にな
る。この結果、製造歩留りの向上を図ることができ、製
品コストの低減を図ることができる。
【0060】(4)配線基板3の表裏面にそれぞれ半導
体チップを固定することによって半導体装置のMCP化
が達成できる。
【0061】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0062】本発明は少なくともトランスファモールド
装置によって同様のモールドを行う技術には適用でき
る。
【0063】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0064】(1)ボイド発生やレジンの未充填が起き
難い半導体装置を製造することができる。また、ボイド
発生を抑止する平板部は切断部分が細くなっているた
め、平板部の切断除去が容易となる。
【0065】(2)リードフレーム状態でパッケージを
安定して支持できることからリード曲がりを防止するこ
とができ、実装性能が良好な半導体装置を製造すること
ができる。
【0066】(3)配線基板の四隅を確実にクランプし
てワイヤボンディングすることから確実にワイヤボンデ
ィングが行え品質の高い半導体装置を製造することがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である半導
体装置の製造におけるトランスファモールド時の樹脂の
分布を示す模式的平面図である。
【図2】前記トランスファモールド時のモールド型内の
樹脂の流れ状態を示す模式的断面図である。
【図3】本実施形態1の半導体装置の製造方法によって
製造された半導体装置の模式的断面図である。
【図4】本実施形態1の半導体装置の製造方法を示すフ
ローチャートと各製造工程の断面図である。
【図5】本実施形態1の半導体装置の製造方法で使用す
る配線基板付きのリードフレームの裏面図である。
【図6】前記リードフレームの単位リードフレーム部分
を示す裏面図である。
【図7】前記リードフレームの単位リードフレーム部分
の平面図である。
【図8】前記配線基板上に半導体チップを固定した単位
リードフレーム部分の平面図である。
【図9】前記配線基板の裏面に半導体チップを固定した
単位リードフレーム部分の裏面図である。
【図10】前記配線基板上の半導体チップにワイヤを取
り付けた状態の単位リードフレーム部分の裏面図であ
る。
【図11】ワイヤボンディング装置の加熱ステージとク
ランパに保持した配線基板等を示す一部の模式的断面図
である。
【図12】図11の前記配線基板等とクランパとの位置
関係を示す模式的平面図である。
【図13】図11の前記配線基板等と加熱ステージとの
位置関係を示す模式的裏面図である。
【図14】前記配線基板裏面の半導体チップにワイヤを
取り付けた状態の単位リードフレーム部分の裏面図であ
る。
【図15】ワイヤボンディング装置の加熱ステージとク
ランパに保持した配線基板等を示す一部の模式的断面図
である。
【図16】本実施形態1の半導体装置の製造方法におけ
るトランスファモールドによってパッケージが形成され
る状態を示す単位リードフレーム部分の模式的断面図で
ある。
【図17】前記トランスファモールドによって形成され
たパッケージ等を示す単位リードフレーム部分の平面図
である。
【符号の説明】
1…半導体装置、2…封止体(パッケージ)、3…配線
基板、4…セラミック板、5…導体層、5a…チップ固
定部、5b…配線、5c…ワイヤボンディングパッド、
5e…リード接続部、6…導体、7…接合材、8,9…
半導体チップ、10…ワイヤ、11…リード、11a…
インナーリード、11b…アウターリード、20…基板
付きリードフレーム、21…単位リードフレーム部分、
22…リードフレーム、23…枠体、24…ダム、25
a〜25d…ガイド孔、30…モールド金型、30a…
下型、30b…上型、31…ゲート、32…レジン、3
3…モールド空間(キャビティ)、34…エアーベン
ト、35…平板部、36…細幅部、37…幅広部、38
…振れ止め片、40…支持体、41…クランパ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/56 H01L 23/28 A 5F067 23/28 23/50 G 23/50 B29L 31:34 25/07 H01L 25/08 Z 25/18 // B29L 31:34 (72)発明者 佐藤 雄二 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 (72)発明者 畠山 幸一 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 (72)発明者 伊藤 洋行 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 Fターム(参考) 4F202 AD02 AH37 CA11 CA30 CB01 CB17 CK06 CK35 CK84 CM08 CP00 4F206 AD02 AD35 AH37 JA07 JB17 JF05 JL02 JM06 JN25 JQ03 JQ81 4M109 AA01 BA01 CA21 FA01 5F047 AA11 BA22 BA23 BA33 BA53 BB13 BB16 5F061 AA01 BA01 CA21 DA05 DA06 DA08 EA13 5F067 AA02 AB03 BE08 CB02 DE03

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】インナーリードの先端が配線基板の所定配
    線部分に電気的に接続されてなる樹脂封止型用の配線基
    板付きリードフレームを用意する工程と、 前記配線基板に半導体チップを固定する工程と、 前記半導体チップの各電極と前記配線基板の各配線を導
    電性のワイヤで接続する工程と、 前記配線基板付きリードフレームをモールド金型に型締
    めし、前記モールド金型によって形成されるキャビティ
    内にゲートから樹脂を注入しかつ前記ゲートと反対側に
    位置するエアーベントから空気を押し出して前記キャビ
    ティ内を樹脂で充満させて所定部分に封止体を形成する
    工程と、 前記基板付きリードフレームの不要部分を切断除去する
    工程とを有する半導体装置の製造方法であって、 前記基板付きリードフレームの前記エアーベント側に前
    記配線基板の間近まで延在し付け根が細くなる平板部を
    設けておき、 前記モールド時前記モールド金型の前記ゲートから注入
    された前記レジンが前記エアーベント側で前記平板部で
    前記キャビティの上下方向の流動を阻止させるようにし
    て前記封止体を形成し、その後前記基板付きリードフレ
    ームの不要部分を切断除去する際前記平板部の付け根の
    細い部分を切断することを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】前記モールド金型の前記キャビティを四角
    形状に形成しておくとともに、前記四角形状のキャビテ
    ィの一隅に前記ゲートを配置させ、前記ゲートの対角線
    上の他の一隅に前記エアーベントを配置し、残りの二隅
    には前記リードフレームから延在し、その先端が前記キ
    ャビティ内に延在する振れ止め片を設けておくことを特
    徴とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】前記配線基板はその表裏面にそれぞれ半導
    体チップが固定できる部分及び前記配線を設けておき、 前記配線基板の表裏面に前記半導体チップをそれぞれ固
    定し、各半導体チップの電極と前記配線を導電性のワイ
    ヤで電気的に接続することを特徴とする請求項1に記載
    の半導体装置の製造方法。
  4. 【請求項4】前記配線基板の配線と前記インナーリード
    を半田で接続し、前記半導体チップは前記半田の融点よ
    りも低いベーク温度の銀ペーストによって接続すること
    を特徴とする請求項1に記載の半導体装置の製造方法。
  5. 【請求項5】前記配線基板の配線と前記インナーリード
    を半田で接続した後、前記配線基板の一面に前記半導体
    チップを前記半田の融点よりも低いベーク温度の銀ペー
    ストによって接続するとともにベークして固定し、その
    後前記配線基板の裏面に前記半導体チップを前記半田の
    融点よりも低いベーク温度の銀ペーストによって接続す
    るとともにベークして固定することを特徴とする請求項
    1に記載の半導体装置の製造方法。
JP2001361862A 2001-11-28 2001-11-28 半導体装置の製造方法 Pending JP2003163325A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001361862A JP2003163325A (ja) 2001-11-28 2001-11-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001361862A JP2003163325A (ja) 2001-11-28 2001-11-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003163325A true JP2003163325A (ja) 2003-06-06

Family

ID=19172456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001361862A Pending JP2003163325A (ja) 2001-11-28 2001-11-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003163325A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812556B2 (en) 2002-04-05 2004-11-02 Oki Electric Industry Co., Ltd. Multi-chip package semiconductor device having plural level interconnections
JP2017147449A (ja) * 2017-03-21 2017-08-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US10187979B2 (en) 2016-12-28 2019-01-22 Shinko Electric Industries Co., Ltd. Wiring substrate and electronic component device
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812556B2 (en) 2002-04-05 2004-11-02 Oki Electric Industry Co., Ltd. Multi-chip package semiconductor device having plural level interconnections
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10622944B2 (en) 2012-04-27 2020-04-14 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10187979B2 (en) 2016-12-28 2019-01-22 Shinko Electric Industries Co., Ltd. Wiring substrate and electronic component device
JP2017147449A (ja) * 2017-03-21 2017-08-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6809405B2 (en) Semiconductor device and method of manufacturing the same
JP3685793B2 (ja) 半導体集積回路装置の製造方法
JP2001313363A (ja) 樹脂封止型半導体装置
JPH10214857A (ja) 半導体装置およびその製造方法
JP5232394B2 (ja) 半導体装置の製造方法
US20140312513A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US6780679B2 (en) Semiconductor device and method of manufacturing the same
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP4243270B2 (ja) 半導体装置の製造方法
JP2003163325A (ja) 半導体装置の製造方法
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP5119092B2 (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2003017631A (ja) 混成集積回路装置およびその製造方法
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
JP2000049272A (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JPH0846091A (ja) ボールグリッドアレイ半導体装置
JP3419922B2 (ja) 半導体装置
JPH11195743A (ja) 半導体装置およびその製造方法
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
JP2004172647A (ja) 半導体装置
JP4040549B2 (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080326