CN104637893B

CN104637893B - 四方扁平无引线集成电路封装体及其设计方法

Info

Publication number: CN104637893B
Application number: CN201510053689.9A
Authority: CN
Inventors: L·W·高里克; S·E·海内斯; T·J·皮尔雅
Original assignee: Avago Technologies Fiber IP Singapore Pte Ltd
Current assignee: Bell Semiconductor LLC
Priority date: 2007-02-12
Filing date: 2007-02-12
Publication date: 2018-09-11
Anticipated expiration: 2027-02-12
Also published as: CN104637893A

Abstract

本发明涉及一种具有改进的焊垫的四方扁平无引线(QFN)集成电路(IC)封装体及用于设计该封装体的方法。本发明提供了一种QFN IC封装体，其具有典型QFN IC封装体的所有优点，另外，还具有被配置为有利于在其上安装有IC封装体的PWB或PCB上进行迹线布线和/或过孔布置的焊垫。通过根据需要或期望来配置焊垫以便有利于布线和/或过孔布置，可以在不牺牲焊垫所提供的热或电气性能优点的情况下减小PWB或PCB的总体尺寸。另外，PWB或PCB的总体尺寸的减小引起成本降低。

Description

四方扁平无引线集成电路封装体及其设计方法

分案申请信息

本发明专利申请是申请日为2007年2月12日，申请号为200780052230.0，以及发明名称为“具有改进的焊垫的四方扁平无引线(QFN)集成电路(IC)封装体及用于设计该封装体的方法”的发明专利申请案的分案申请。

技术领域

本发明涉及集成电路(IC)，并且更特别地涉及具有如下的焊垫(paddle)的四方扁平无引线(QFN)IC，该焊垫被修改为有利于在其上安装有QFN IC的印刷线路板(PWB)或印刷电路板(PCB)中进行布线和/或过孔布置。

背景技术

最初的QFN IC由亚利桑那州钱德勒市的Amkor技术公司设计，但其它公司也制造并出售QFN IC封装体，诸如德克萨斯州达拉斯市的德克萨斯仪器公司。典型的QFN IC封装体包括安装在焊垫上的IC管芯(die)，该焊垫又被附着于金属引线框架。金属引线框架在引线接合(wire bond)工艺期间被引线接合以便将IC管芯的输入/输出(I/O)焊盘连接到封装体的外部连接盘(land)。通常在将许多类似的QFN IC封装体附着于同一引线框架时对这些QFN IC封装体同时执行管芯附着和引线接合工艺。然后执行二次成型(over mold)工艺，在此期间，用塑料对具有附着于其的QFN IC封装体的引线框架组件进行二次成型。在已执行二次成型工艺之后，执行切单(singulation)工艺以便将来自引线框架的IC封装体分离成单独的IC封装体。结果得到的IC封装体是具有用于将该封装体连接到PWB或PCB的外部封装连接盘的方形或矩形封装体。这些外部封装连接盘被暴露且在封装体的底部周边周围齐平。其上安装有IC的焊垫也是齐平的，且被暴露在封装体的底部上。

通过将位于封装体底部上的焊垫焊接到PWB或PCB来将成品QFN IC封装体焊接到PWB或PCB上。然后，PWB或PCB设计者布置PWB或PCB上的迹线到IC封装体的单独的连接盘的路线，然后通过焊接来电连接该单独的连接盘以实现IC连接盘与安装在PWB或PCB上的其它元件之间的电连接。焊垫由导热材料制成并且用作散热器和热沉(heat sink)装置。焊垫还可以用来通过使用向下接合或导电管芯附着材料来提供从IC封装体到PWB或PCB的电气接地路径而为IC封装体提供稳定的地。

上述类型的典型QFN IC封装体尺寸小、重量轻，并由于其相对于典型IC封装体来说通常为扁平的且具有低剖面(profile)(即厚度小)，该典型IC封装体具有从封装体的底部或侧面突出的引线。因此，QFN IC封装体特别适合于在尺寸小的设备中使用，诸如小型手持设备(例如，蜂窝式电话、个人数字助理(PDA)等)。另外，焊垫为IC封装体提供了非常好的热和电气性能。

典型QFN IC封装体的尺寸通常取决于该封装体中的连接盘的数目和IC管芯的尺寸。QFN IC封装体可具有不同数目的连接盘，例如，12连接盘、28连接盘、44连接盘等。12连接盘的QFN IC封装体的尺寸可以是例如3毫米(mm)×3mm，而28连接盘的封装体的尺寸可以是例如5mm×5mm。由于上述原因，即为了允许管芯附着环氧树脂溢出和电气接地接合，管芯的尺寸通常略小于焊垫的尺寸。例如，在由Amkor技术公司提供的28连接盘的QFN IC封装体中，管芯的尺寸为2.54mm×2.54mm，而焊垫的暴露部分的尺寸为2.70mm×2.70mm。管芯的侧边与焊垫的侧边之间的额外间距为从管芯附着粘合剂溢出的环氧树脂提供了空间，而且为将IC接地至焊垫的引线接合提供了空间。需要焊垫，因为焊垫提供良好热和电气性能所需的热和电气通路。

图1示出上述类型的典型QFN IC封装体5的底部平面图，该典型QFN IC封装体5具有在封装体5每一侧上的多个连接盘6、管芯7、焊垫8以及已成型的塑料体8。在本实例中，管芯7在X和Y维度上的形状为方形，并被安装在焊垫8上，焊垫8在X和Y维度中的形状也是方形。管芯7在X和Y维度上小于焊垫8以允许有用于用来将管芯7附着于焊垫8的环氧树脂管芯附着材料的溢出的空间，并允许有用于将管芯7电气接地至焊垫8的引线接合的空间。焊垫8包括未暴露部分9A和暴露部分9B。管芯7被附着于焊垫8的未暴露部分9A的顶面。焊垫8的暴露部分9B的底面被焊接至PWB或PCB(未示出)。

图2示出图1中描绘的QFN IC封装体5的一部分的侧视图。在本实例中，管芯7为7.5密耳(10^-3英寸)厚(Z维度)，且形状为具有宽度和长度(X和Y维度)为2.3mm的方形。焊垫8的未暴露部分9A的顶面具有在其中附着有管芯7处形成的凹槽12，以便为管芯7提供安放位置(seat)并包含管芯附着材料溢出。焊垫8的暴露部分9B的底面的形状也是方形，并具有3.8mm的宽度和长度(X和Y维度)，其等同于约14.44mm²的面积。由于焊垫的暴露部分9B的底面与IC封装体齐平，所以在已将暴露部分9B焊接至PCB或PWB之后，在其上安装有暴露部分9B的PWB或PCB的部分中不能布置迹线，也不能布置过孔。这可能是个问题，因为其降低了关于迹线布线和过孔布置的灵活性，尤其是在PWB或PCB的尺寸小的情况下，诸如当在蜂窝式电话或PDA中使用时。另外，由于焊垫8阻挡迹线布线和/或过孔布置，可能需要增加PCB或PWB的层数或使用更昂贵的分层(laminate)阵列封装来获得期望的解决方案。因此，需要有一种具有焊垫的QFN IC封装体，该焊垫被配置为使得其不阻挡PWB或PCB布线或过孔布置。还需要有一种用于确定允许迹线布线和/或过孔布置而同时还提供上述热和电气性能优点的焊垫配置的方法。

发明内容

本发明提供了一种具有改进的焊垫配置的QFN IC封装体和一种用于设计具有改进的焊垫配置的QFN IC封装体的方法。QFN IC封装体包括安装在引线框架上的管芯和包装体(encasement)。引线框架具有一个或更多个导电连接盘及导电且导热的焊垫。焊垫具有暴露部分和未暴露部分。焊垫的未暴露部分具有顶面，该顶面具有X维度上的宽度和Y维度上的长度，未暴露部分的顶面具有等于未暴露部分的顶面宽度乘以未暴露部分的顶面长度的面积，焊垫的暴露部分的底面具有X维度上的宽度和Y维度上的长度，暴露部分的底面具有等于焊垫的暴露部分的底面宽度乘以暴露部分的底面长度的面积。焊垫的暴露部分的底面穿过包装体而暴露且基本上与包装体齐平。焊垫的暴露部分的底面面积小于焊垫的未暴露部分的顶面面积。

该方法包括接收关于意图在其上安装IC封装体的PWB或PCB的配置的信息，基于关于PWB或PCB配置的信息来创建焊垫配置，确定具有该焊垫配置的引线框架是否满足引线框架可制造性约束，确定包括具有该焊垫配置的该引线框架的QFN IC封装体是否满足IC封装体可制造性约束，并确定包括具有该焊垫配置的该引线框架的QFN IC封装体是否满足散热约束。

从以下描述、附图和权利要求中，本发明的这些及其它特征和优点将变得很清楚。

附图说明

图1示出上述类型的典型QFN IC封装体的底部平面图，该典型QFN IC封装体具有在该封装体每一侧上的多个连接盘、管芯、焊垫和已成型的塑料体。

图2示出图1中描绘的QFN IC封装体的一部分的侧视图。

图3示出依照一个示例性实施例的本发明的QFN IC封装体的底部平面图，该QFNIC封装体具有依照本发明被配置为允许在焊垫下面的PWB或PCB中进行迹线布线和/或过孔布置的焊垫。

图4示出在没有塑料二次成型包装体且没有连接盘和引线框架的情况下的图3中描绘的QFN IC封装体的侧视图。

图5示出依照另一示例性实施例的本发明的QFN IC封装体的底部平面图，该QFNIC封装体具有依照本发明被配置为允许在焊垫下面的PWB或PCB中进行迹线布线和/或过孔布置的焊垫。

图6示出在没有塑料二次成型包装体且没有连接盘和引线框架的情况下的图5中描绘的QFN IC封装体的侧视图。

图7示出说明依照示例性实施例的用于设计用于特定应用的焊垫的本发明方法的流程图。

具体实施方式

依照本发明，提供了一种QFN IC封装体，其具有上述典型QFN IC封装体的所有优点，另外，还具有被配置为有利于在其上安装有IC封装体的PWB或PCB上进行迹线布线和/或过孔布置的焊垫。通过根据需要或期望来配置焊垫以便有利于布线和/或过孔布置，可以在不牺牲焊垫所提供的热或电气性能优点的情况下减小PWB或PCB的总体尺寸。另外，PWB或PCB的总体尺寸的减小引起成本降低。现在将参照一些示例性实施例来描述其中可以将焊垫配置为满足这些目标的方式的一些实例。本发明不限于这些实施例。描述这些实施例是为了说明本发明的原理和概念。

图3示出依照一个示例性实施例的本发明的QFN IC封装体10的底部平面图，该QFNIC封装体10具有依照本发明被配置为允许在焊垫20下面的PWB或PCB中进行迹线布线和/或过孔布置的焊垫20。封装体10包括多个连接盘26、管芯27和具有未暴露部分30A和暴露部分30B的焊垫20。管芯27被安装在焊垫20的未暴露部分30A的顶面上。在本实例中，管芯27的厚度为6密耳(在Z维度上)，且其形状为具有2.3mm的宽度和长度(X和Y维度)的方形。因此，管芯附着表面面积为5.29mm²。管芯27通常具有小于或等于约7密耳的厚度。

在本实例中，焊垫20的暴露部分30B的形状为方形且具有1.85mm的宽度和长度。暴露部分30B的宽度和长度通常但不一定在尺寸上相等并在约0.5mm至3.5mm范围内。这等同于暴露部分30B在其底面上具有通常在约0.25mm²至约12.25mm²范围内的面积。因此，图3所示焊垫20的包括底面的宽度和长度为1.85mm的暴露部分30B等同于3.42mm²的面积，该面积比管芯面积小约36％且比图2所示焊垫8的暴露部分9B的面积小约76％。焊垫20的暴露部分30B的面积上的这种减小允许在IC封装体10之下的PWB或PCB上进行迹线布线和/或过孔布置。

图4示出在没有塑料二次成型包装体且没有连接盘和引线框架的情况下的图3中描绘的QFN IC封装体10的侧视图。不同于图2所示的封装体8，图4所示的焊垫20的未暴露部分30A不具有在其中附着管芯27处形成的凹槽。相反，附着管芯27处的未暴露部分30A的顶面在形状上通常是平坦的，但在X和Y维度上大于管芯27以为引线接地接合和管芯附着材料溢出提供空间。由于管芯27比管芯7(7.5密耳)更薄(例如6密耳)，所以封装体10具有低的剖面且适合于在形状因子非常小的应用中使用，诸如在蜂窝式电话、PDA及其它手持设备中。另外，由于未暴露部分30A的顶面没有让材料从该顶面去除以形成附着管芯的凹槽，因此更多的顶面面积可用于散布由管芯27产生的热。

图5示出依照另一示例性实施例的本发明的QFN IC封装体50的底部平面图，该QFNIC封装体50具有依照本发明被配置为允许在焊垫60下面的PWB或PCB中进行迹线布线和/或过孔布置的焊垫60。图6示出在没有塑料二次成型包装体且没有连接盘和引线框架的情况下的图5中描绘的QFN IC封装体50的侧视图。焊垫60具有未暴露部分70A和暴露部分70B。封装体50类似于图3和图4所示的封装体10，不同之处在于焊垫60的暴露部分70B包括一个或更多个支柱，该支柱中的每一个具有用于附着于PWB或PCB的底面。支柱70B的位置被选择为使其不妨碍PWB或PCB上的元件并有利于迹线布线。可以基于迹线布线需要且基于热和/或电气性能标准来灵活地选择支柱70B的尺寸和形状。每个支柱的形状通常但不一定基本上为圆柱形。然而，例如，该支柱可以具有诸如矩形形状的不同形状。

每个支柱70B通常具有在约0.2至约2.0mm范围内的直径。这等于说每个支柱的表面面积在约0.0314mm²至约3.14mm²范围内。这意味着由具有四个此类支柱的暴露部分70B在PWB或PCB上占用的总表面面积通常在约0.125mm²至约12.56mm²范围内，该总表面面积在任何情况下都比图2所示的焊垫8的暴露部分9B的面积(14.44mm²)小得多。

不同于图2所示的IC封装体8，图6所示的焊垫60的未暴露部分70A不具有在其中形成的杯状凹槽。相反，未暴露部分70A的顶面通常是平坦的，但在X和Y维度上大于管芯67以为引线接地接合和管芯附着材料溢出提供空间。图5和图6所示的管芯67比图1和图2所示的管芯7(7.5密耳)更薄(6密耳)。因此，即使没有具有在其中形成的凹槽的焊垫60，封装体50也具有低剖面且适合于在形状因子非常小的应用中使用，例如，在蜂窝式电话、PDA及其它手持设备中。另外，由于未暴露部分70A的顶面不具有在其中形成的凹槽，所以更多的顶面面积可用于散布由管芯67产生的热。

图7示出说明依照示例性实施例的用于设计用于特定应用的焊垫的本发明方法的流程图。该焊垫需要足够大以便具有用于管芯附着材料溢出和电气接地引线接合的空间来附着管芯，同时还具有面积减小的暴露部分以提供迹线布线和/或过孔连接灵活性。满足这些目标有助于在需要小型化的情况下压低总成本，因为在PWB或PCB上释放了额外空间，这允许应用引起总成本降低的较低容限设计规则。

QFN IC焊垫设计者从客户那里接收关于客户期望或需要的PWB或PCB板配置的信息，包括迹线布线和/或过孔布置偏好或约束。这一步骤用方框101来表示。然后，焊垫设计者创建具有减小的暴露部分以符合客户的板配置的一个或更多个焊垫配置设计。这一步骤用方框102来表示。通常，焊垫设计者将创建满足客户请求的多种配置设计。然后，将焊垫配置设计发送给确定该焊垫配置是否满足引线框架可制造性约束的引线框架供应商。这一步骤用方框103来表示。然后，将具有满足引线框架可制造性约束的焊垫配置的引线框架设计发送给封装装配人员，该封装装配人员确定具有带有该焊垫配置的引线框架设计的封装体是否满足封装体可制造性约束。这一步骤用方框104来表示。然后，由热设计者来评估具有该引线框架和焊垫配置的封装体设计以确定该焊垫配置是否将满足散热约束。这一步骤用方框105来表示。

可以将方框101～105所表示的处理重复多次，直至确定已实现了可以制造、具有满足客户请求的焊垫配置、并将提供适当散热的QFN IC封装体设计。另外，方框101～105所表示的处理的顺序不重要，且可以根据需要而改变。例如，可以在执行方框103和/或104所表示的处理之前执行方框105所表示的处理。同样地，可以在执行方框103所表示的处理之前执行方框104所表示的处理。而且，可以由同一实体或由合作实现成品封装设计的一个或更多个实体来执行方框102～105所表示的处理。

应注意的是，已参照示例性实施例描述了本发明而本发明不限于这些实施例。本领域技术人员应理解，鉴于本文所提供的说明，在不脱离本发明的范围的情况下可以对本文所述的实施例进行许多修改。例如，虽然本文已描述了QFN IC封装体，但本发明同样适用于供在QFN IC封装体中使用的引线框架。此类引线框架具有焊垫，该焊垫具有用于附着于印刷电路板或印刷线路板的暴露底面，该暴露底面在面积上小于意图附着于引线框架的管芯的底面的面积。引线框架可以是任何形状，包括矩形、圆形、对称、不对称等等的形状。而且，本发明在用以选择具有暴露表面面积较小的焊垫的引线框架设计的方式方面不受限制。在选择引线框架设计时可以考虑多种考虑因素中的一个或更多个，包括但不限于例如PCB或PWB设计、一种或更多种散热约束、一种或更多种引线框架可制造性约束和一种或更多种封装体可制造性约束。

Claims

1.一种四方扁平无引线QFN集成电路IC封装体，包括：

引线框架，其包括一个或更多个导电连接盘及导电且导热的焊垫，所述焊垫具有暴露部分和未暴露部分，所述焊垫的未暴露部分具有顶面，所述顶面具有X维度上的宽度和Y维度上的长度，所述未暴露部分的顶面具有等于所述未暴露部分的顶面宽度乘以所述未暴露部分的顶面长度的面积，所述焊垫的暴露部分的底面用于附着于印刷电路板或印刷线路板并且具有X维度上的宽度和Y维度上的长度，所述暴露部分的底面具有等于所述焊垫的暴露部分的底面宽度乘以所述暴露部分的底面长度的面积；

管芯，其具有附着于所述焊垫的未暴露部分的顶面的底面，所述管芯具有X维度上的宽度和Y维度上的长度，所述管芯的底面具有等于所述管芯的宽度乘以所述管芯的长度的面积；

包装体，其至少部分地包裹所述引线框架和所述管芯，所述连接盘具有穿过该包装体而暴露且基本上与所述包装体齐平的末端，所述焊垫的暴露部分的底面穿过所述包装体而暴露并基本上与所述包装体齐平；以及

印刷电路板或印刷线路板，

其中，迹线和/或过孔，设置在所述焊垫的未暴露部分对应的所述印刷电路板或印刷线路板上，所述焊垫的暴露部分的底面面积小于所述焊垫的未暴露部分的顶面面积，所述焊垫的暴露部分的底面面积还小于所述管芯的底面面积，以允许在IC封装体之下的印刷电路板或印刷线路板上进行迹线布线和/或过孔布置，所述焊垫的暴露部分的底面基本上是平坦的并且具有基本上与所述管芯的底面相同的形状。

2.根据权利要求1所述的四方扁平无引线QFN集成电路IC封装体，其中，所述焊垫的未暴露部分的顶面基本上是平坦的，并具有大于所述管芯的底面面积的面积。

3.根据权利要求1所述的四方扁平无引线QFN集成电路IC封装体，其中，所述暴露部分的底面具有约1.85mm的长度和宽度，所述暴露部分的底面面积约为3.42mm²。

4.根据权利要求1所述的四方扁平无引线QFN集成电路IC封装体，其中，所述管芯具有Z维度上的厚度，所述厚度小于或等于7密耳，1密耳等于10^-3英寸。

5.根据权利要求1所述的四方扁平无引线QFN集成电路IC封装体，其中所述焊垫的暴露部分的底面在形状上为方形，并具有相等且在0.5mm至3.5mm范围内的宽度和长度，且其中所述暴露部分的底面面积在0.25mm²至12.25mm²范围内。

6.一种用于四方扁平无引线QFN集成电路IC封装体的引线框架，所述引线框架包括：

一个或更多个导电连接盘；以及

导电且导热的焊垫，所述焊垫具有用于附着于印刷电路板或印刷线路板的暴露底面且具有未暴露顶面，该未暴露顶面具有用于附着于管芯的整个底面的扁平管芯附着部分，所述管芯具有长度和宽度，所述管芯的整个底面具有等于所述管芯的长度乘以所述管芯的宽度的表面面积，所述焊垫的暴露底面的表面面积小于所述焊垫的未暴露顶面的扁平管芯附着部分的表面面积，所述焊垫的暴露底面的表面面积还小于所述管芯的整个底面的表面面积，所述焊垫的未暴露部分对应于所述印刷电路板或印刷线路板上进行的迹线布线和/或过孔布置，所述焊垫的暴露底面基本上是平坦的并且具有基本上与所述管芯的底面相同的形状。

7.根据权利要求6所述的引线框架，其中所述焊垫的暴露部分的底面在形状上为方形，并具有相等且在0.5mm至3.5mm范围内的宽度和长度，且其中所述暴露部分的底面面积在0.25mm²至12.25mm²范围内。

8.一种用于创建用于四方扁平无引线QFN集成电路IC封装体的引线框架的方法，所述方法包括以下步骤：

选择具有焊垫的引线框架设计，所述焊垫具有用于附着于印刷电路板或印刷线路板的暴露底面，所述暴露底面在面积上小于所述焊垫的未暴露部分的顶面；以及

将所述焊垫的未暴露部分的顶面附着于管芯的底面，所述焊垫的暴露底面在面积上小于所述管芯的底面，所述焊垫的暴露底面基本上是平坦的并且具有基本上与所述管芯的底面相同的形状，所述焊垫的未暴露部分对应于所述印刷电路板或印刷线路板上进行的迹线布线和/或过孔布置。

9.根据权利要求8所述的方法，其中所述焊垫的暴露部分的底面在形状上为方形，并具有相等且在0.5mm至3.5mm范围内的宽度和长度，且其中所述暴露部分的底面面积在0.25mm²至12.25mm²范围内。