CN115332210A - 封装体及其封装方法 - Google Patents
封装体及其封装方法 Download PDFInfo
- Publication number
- CN115332210A CN115332210A CN202210772610.8A CN202210772610A CN115332210A CN 115332210 A CN115332210 A CN 115332210A CN 202210772610 A CN202210772610 A CN 202210772610A CN 115332210 A CN115332210 A CN 115332210A
- Authority
- CN
- China
- Prior art keywords
- pins
- pin
- chip
- leads
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
Abstract
本申请公开了一种封装体及其封装方法，所述封装体包括：多个引脚，多个引脚沿着第一方向排列成第一列以及第二列，第一列与第二列之间设有间隔，每个引脚均包括内引脚和外引脚，其中第一列包括第一引脚，第二列包括第二引脚，第一引脚的内引脚弯折向间隔处而形成第一延伸部，第二引脚的内引脚弯折向间隔处而形成第二延伸部，第一延伸部与第二延伸部的方向相反；芯片，至少固定在第一引脚的内引脚以及第二引脚的内引脚上，且芯片与多个引脚均电连接；塑封体，包裹多个引脚的内引脚以及芯片。通过上述方式，本申请可以提高封装体结构的稳定性并且提高封装密度。
Description
技术领域
本申请涉及半导体封装领域，尤其涉及一种封装体及其封装方法。
背景技术
SOT(Small Outline Transistor，小外形晶体管)是一种常见的表面贴装小型电子元器件封装外形。根据产品需要，SOT封装有多种引脚数目，其中六个引脚的SOT封装应用较为广泛。
在半导体技术领域，传统SOT封装体中都使用载片台承载芯片。一方面，这种设计使得所封装的芯片尺寸受载片台尺寸限制，封装密度较低。另一方面，传统SOT封装体中的载片台只有一根连筋固定，结构不稳定。
因此如何提高SOT封装体的结构稳定性和封装密度是目前亟需解决的技术问题。
发明内容
本申请目的是提供一种封装体及其封装方法，能够提高封装体结构的稳定性。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种封装体，包括：多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；芯片，至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，且所述芯片与多个所述引脚均电连接；塑封体，包裹多个所述引脚的所述内引脚以及所述芯片。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种封装方法，包括：提供多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；将芯片至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，并使所述芯片与多个所述引脚均电连接；形成包裹多个所述引脚的所述内引脚以及所述芯片的塑封体。
本申请的有益效果是：在本申请的封装体中，设置多个引脚排列成第一列、第二列，且设置第一引脚和第二引脚的内引脚分别弯折向第一列与第二列之间的间隔处而形成第一延伸部、第二延伸部，使得相比较于其他引脚，第一引脚的内引脚、第二引脚的内引脚的面积较大，从而用第一引脚的内引脚和第二引脚的内引脚来承载芯片，可以增强封装体的结构稳定性。并且可以摆脱现有技术中芯片尺寸受载片台尺寸的限制，从而可以提高封装密度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请封装体一实施方式中未装载芯片的透视图；
图2为本申请封装体一实施方式中装载芯片的透视图；
图3为图2中的封装体沿A-A方向的剖面结构示意图；
图4为图2中的封装体沿B-B方向的剖面结构示意图；
图5为本申请封装方法一实施方式的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参阅图1和图2，本实施例中的封装体100包括多个引脚20、芯片3以及塑封体1。
多个引脚20沿着第一方向x排列成第一列11以及第二列12，第一列11与第二列12之间设有间隔101，其中，每个引脚20均包括内引脚201和外引脚202，其中第一列11包括第一引脚22，第二列12包括第二引脚25，第一引脚22的内引脚201弯折向间隔101处而形成第一延伸部222，第二引脚25的内引脚201弯折向间隔101处而形成第二延伸部255，第一延伸部222与第二延伸部255的方向相反。
其中，本申请对引脚20的数量不做限制，例如在图1应用场景中，引脚20的数量为6个，但是在其他应用场景中，引脚20的数量还可以是4个、8个、10个，甚至更多个。
其中，第一列11以及第二列12在第一方向x上间隔排列，也就是说，第一列11、第二列12的延伸方向与第一方向x垂直。
其中，第一列11与第二列12之间设有的间隔101可以为第一引脚22的内引脚201弯折和第二引脚25的内引脚201弯折提供空间。
其中，第一列11所包括的引脚20的数量与第二列12包括的引脚20的数量可以相同，也可以不同，例如在图1应用场景，第一列11包括的引脚20的数量和第二列12包括的引脚20的数量相同，都为3个。
其中，引脚20的作用是信号传输和电连接，处于塑封体1内的部分称为内引脚201，处于塑封体1外的部分称为外引脚202，内引脚202用来与芯片3电连接，且多个引脚20的内引脚201相互之间不接触，也就是说，多个引脚20的内引脚201之间电气绝缘，同时多个引脚20的外引脚202用来与外界的电路连接。
具体地，相比较于其他引脚20，第一引脚22、第二引脚25的内引脚201弯折向间隔101处而形成第一延伸部222与第二延伸部255，所以第一引脚22、第二引脚25的内引脚201面积较大。同时设置第一延伸部222与第二延伸部255的延伸方向相反，使得可以充分利用间隔101处的空间，进一步提高第一引脚22、第二引脚25的内引脚201的面积。
芯片3至少固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上，且芯片3与多个引脚20均电连接。
具体地，由于第一引脚22、第二引脚25的内引脚201弯折向间隔101处而形成第一延伸部222与第二延伸部255，所以第一引脚22、第二引脚25的内引脚201面积较大，因此利用第一引脚22、第二引脚25的内引脚201承载芯片3，可以保证芯片3的安装稳定性。
其中，芯片3可以是只固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上，也可以固定在第一引脚22的内引脚201、第二引脚25的内引脚201以及其它部分引脚20的内引脚201上，也就是说，此时除了利用第一引脚22和第二引脚25固定芯片外，还利用其他部分引脚20来固定芯片，当然还可以利用所有的引脚20一起固定芯片，例如在图2中，利用所有的引脚20一起固定芯片3，此时封装体100的结构更稳定，且可以提高封装密度。
塑封体1包裹多个引脚20的内引脚201以及芯片3。
具体地，多个引脚20的内引脚201被塑封体1所包裹，而外引脚202裸露在塑封体1的外部。其中，可以采用环氧树脂通过注塑法形成塑封体1，以对多个引脚20的内引脚201以及芯片3提供塑封保护，防止水汽、粉尘的侵入。
从上述内容可以看出，在本申请的封装体100中利用面积更大的第一引脚22的内引脚201以及第二引脚25的内引脚201来承载芯片3增强了结构稳定性，在后续的引线键合工序中便于压合内引脚201和芯片3，减少了虚焊、球形不良和焊不粘等问题的发生，提高了封装良率。并且利用内引脚201承载芯片3，抛弃了传统的载片台设计，使芯片3的尺寸不受载片台尺寸的限制，能够封装更大的芯片3，将封装密度提高了38％-78％，使产品更能适应当前电子产品小型化的趋势。
继续参阅图1，第一引脚22的外引脚202与内引脚201的连接角度α1、第一引脚22的内引脚201的弯折角度β1均为钝角，以及第二引脚25的外引脚202与内引脚201的连接角度α2、第二引脚25的内引脚201的弯折角度β2均为钝角。
具体地，设置第一引脚22的内引脚201的弯折角度β1，第二引脚25的内引脚201的弯折角度β2均为钝角可以使第一引脚22的内引脚201和第二引脚25的内引脚201面积更大。
其中第一引脚22的外引脚201与内引脚201的连接角度α1、第一引脚22的内引脚201的弯折角度β1、第二引脚25的外引脚202与内引脚201的连接角度α2、第二引脚25的内引脚201的弯折角度β2可以在钝角范围内根据实际情况进行调整。
例如，在一应用场景中，第一引脚22的外引脚202与内引脚201的连接角度α1为140°，第一引脚22的内引脚201的弯折角度β1为130°，第二引脚25的外引脚202与内引脚201的连接角度α2为140°，第二引脚的内引脚201的弯折角度β2为130°。
在另一应用场景中，第一引脚22的外引脚202与内引脚201的连接角度α1为135°，第一引脚22的内引脚201的弯折角度β1为135°，第二引脚25的外引脚202与内引脚201的连接角度α2为135°，第二引脚的内引脚201的弯折角度β2为135°。
同时本申请对各个引脚20的尺寸也不限定，例如在一应用场景中，引脚20宽度均为0.38mm，在另一应用场景中，各个引脚20宽度均为0.22mm。需要说明的是，此处所说的引脚20的宽度指的是各个引脚20的外引脚202的宽度。
同时在本申请中，第一引脚22和第二引脚25的外形可以相同，也可以不同，例如，在图1应用场景中，第一引脚22和第二引脚25的外形相同，此时α1＝α2，β1＝β2。但是在其他应用场景中，α1与α2也可以不相等，β1与β2也可以不相等。
继续参阅图1，在本实施方式中，第一引脚22、第二引脚25沿第一方向x排列。
可以理解的是，由于第一延伸部222与第二延伸部255的延伸方向相反，因此当设置第一引脚22和第二引脚25沿第一方向x排列时，第一引脚22、第二引脚25都必须位于第一列11、第二列12的中间位置，具体可参阅图1和图2。
其中，设置第一引脚22、第二引脚25沿第一方向x排列，可以充分利用第一列11与第二列12之间的间隔101，进一步提高第一引脚22和第二引脚25的面积，进而使封装体100的结构更稳定。
继续参阅图2，为获得结构更稳定的封装体100，在一应用场景中，芯片3固定在所有引脚20的内引脚201上，即芯片3由所有内引脚201共同承载。
与芯片3只固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上相比，此种实施方案中多个内引脚201共同承载芯片3的模式有利于在键合引线工序中压紧内引脚201，减少键合过程中芯片3的震动，减少键合不良的发生，提高产品良品率。
请继续参阅图2，封装体100进一步包括键合引线4。芯片3背离多个引脚20的一侧表面与每个引脚20之间均连接有键合引线4，以通过键合引线4实现芯片3与引脚20的电连接。其中，键合引线4为金属材质，可选材质为金、铜和银合金等。
其中，在所有键合引线4中，一部分键合引线4自芯片3的第一侧301延伸至对应的引脚20上，另一部分键合引线4自芯片3的第二侧302延伸至对应的引脚20上，第一侧301与第二侧302在与第一方向x垂直的第二方向y上间隔设置。
具体地，将所有键合引线4分布在芯片3的第一侧301和第二侧302，使得在第一方向x上可以将芯片3的尺寸设置的足够大，能够封装更大的芯片3，提高了封装密度。
在另一应用场景中，也可以不采用键合引线4电连接芯片3与引脚20，而是采用芯片3的功能面上的金属凸块和内引脚201采用热压焊接的方式实现电连接。
请参阅图3和图4，图3为本申请封装体沿A-A方向的剖面结构示意图，图4是本申请封装体100沿B-B方向的剖面结构示意图。在本实施方式中，塑封体1塑封保护芯片3和内引脚201，以第一引脚22以及第二引脚25承载芯片3的承载面为界，将塑封体1划分为第一子塑封体13以及第二子塑封体14，芯片3设置在第一子塑封体13中，其中，多个引脚20的外引脚202朝向第一子塑封体13延伸。
具体地，设置多个引脚20的外引脚202朝向第一子塑封体13延伸，可以便于在第二子塑封体14上进行激光打印工序，保护了第一子塑封体13中的芯片3。同时还可以设置第一子塑封体13的厚度大于第二子塑封体14的厚度，为芯片3进行复杂的键合布线设计提供空间。
当然，多个引脚20的外引脚202朝向第二子塑封体14延伸仍属于本申请的保护范围。
其中，多个引脚20的外引脚202的形状可以相同，也可以不同，例如在图4应用场景中，多个引脚20的外引脚202的形状均相同，且外引脚202的侧面投影均为S型，以便于封装体100进行表面贴装。
在一应用场景中，如图4所示，第一子塑封体13、第二子塑封体14的形状均为梯台型，有利于散热并且还有利于封装体100的结构稳定性，降低封装体100结构翘曲的可能性。当然在其他应用场景中，第一子塑封体13、第二子塑封体14的形状还可以是其他，例如均为长方体等。
请继续参阅图4，在本实施方式中，封装体100还进一步包括绝缘胶片5，该绝缘胶片5用来固定连接芯片3以及第一引脚22和第二引脚25。
具体地，绝缘胶片5的材料为绝缘材料，同时利用绝缘胶片5来固定连接芯片3以及第一引脚22、第二引脚25，可以保证芯片3的安装稳固性，同时在封装过程中，直接用绝缘胶片5连接芯片3和第一引脚22、第二引脚25即可，可以提高封装效率。
其中，绝缘胶片5可以选用环氧树脂，具有热固性，固定芯片3和第一引脚22、第二引脚25。
在其他实施方式中，也可以将芯片3通过焊接的方式固定在第一引脚22、第二引脚25上，例如在芯片3的非功能面上设置金属凸块，然后采用例如热压焊接的方式将芯片3通过金属凸块焊接在第一引脚22、第二引脚25上。
下面从制备方法的角度对上述封装体做进一步说明。请参阅图5，图5为本申请封装体100的制备方法一实施方式的流程示意图，该封装体100的封装方法包括：
S10：提供多个引脚20，其中，多个引脚20沿着第一方向x排列成第一列11以及第二列12，第一列11与第二列12之间设有间隔101，每个引脚20均包括内引脚201和外引脚202。其中第一列11包括第一引脚22，第二列12包括第二引脚25，第一引脚22的内引脚201弯折向间隔101处而形成第一延伸部222，第二引脚25的内引脚201弯折向间隔101处而形成第二延伸部255，第一延伸部222与第二延伸部255的方向相反。
其中，可以采用冲压或蚀刻工艺，在铜合金或其他金属合金框架基材上形成每个引脚20。
S20：将芯片3至少固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上，并使芯片3与多个引脚20均电连接。
其中，步骤S20中将芯片3至少固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上的步骤，包括：在芯片3的非功能面上形成绝缘胶片5，将芯片3以及绝缘胶片5至少放置在第一引脚22的内引脚201以及第二引脚25的内引脚201上，使得芯片3通过绝缘胶片5至少固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上。
在芯片3的非功能面上形成绝缘胶片5而不是在内引脚201上采用点胶工艺粘结芯片3，此种方式可以避免溢胶现象，进一步避免了后续引线键合工艺的虚焊、球形不良和焊不粘等一系列问题。
用绝缘胶片5固定连接芯片3和内引脚201，不仅能取得良好的固定效果，并且操作工艺简单实用，提高封装效率。
其中，芯片3可以是只固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上，也可以固定在第一引脚22的内引脚201、第二引脚25的内引脚201以及其它部分引脚20的内引脚201上，也就是说，此时除了利用第一引脚22和第二引脚25固定芯片外，还利用其他部分引脚20来固定芯片，当然还可以利用所有的引脚20一起固定芯片。
具体地，在芯片3的非功能面上形成绝缘胶片5的步骤，包括：
(a)在芯片3的非功能面上形成第一绝缘胶层，并固化第一绝缘胶层；
(b)在第一绝缘胶层上形成第二绝缘胶层，并固化第二绝缘胶层。
其中，在芯片3的非功能面上先形成第一绝缘胶层，并固化第一绝缘胶层，再形成第二绝缘胶层，并固化第二绝缘胶层，可以使芯片3上形成的绝缘胶层更充分，使芯片3粘结在内引脚201上的结构更稳定。
其中可以采用丝网印刷工艺在芯片的非功能面上形成绝缘胶片，该过程可以是：将丝网放置在芯片的非功能面上，然后挤适量绝缘胶于丝网边缘，后用刮刀涂刷绝缘胶，然后静置1小时，接着在170-180℃条件下固化，从而得到第一绝缘胶层。接着再进行一次刷绝缘胶操作，然后静置后在120℃条件固化，形成第二绝缘胶层，最终得到绝缘胶片。
在芯片3的非功能面上设置绝缘胶片5后，通过热压法在内引脚201上粘接芯片3，该过程可以是：将内引脚201垫在热压装片机中的垫块上，然后将垫块升温至100℃，用真空吸嘴吸取芯片3，将芯片3放置于内引脚201上(芯片3的非功能面朝向多个引脚，且芯片3的非功能面上形成有绝缘胶片)，同时真空吸嘴对芯片3施加约0.6N静压力。之后，真空吸嘴断开真空，释放芯片3，从而将芯片3固定于内引脚201上。
将芯片3通过绝缘胶片5至少固定在第一引脚22的内引脚201以及第二引脚25的内引脚201上后，使芯片3与多个引脚20均电连接的方法包括：通过热超声引线键合工艺，使用键合引线4连接芯片3功能面上的焊盘和对应的内引脚201，其中，键合引线4的材质为金、铜和银合金等。优选的，引线键合温度为200℃-240℃，超声功率为100mW-300mW，键合压力为0.078N-0.294N。
S30：形成包裹多个引脚20的内引脚201以及芯片3的塑封体1。
具体地，引线键合后封装体100放置于塑封模具中，通过注塑法，注塑材料可以的有聚乙烯、聚丙烯、ABS三元共聚物塑料、PA聚酰胺树脂、聚苯乙烯，环氧树脂等，形成塑封体1。注塑过程中，注塑模具温度为165℃-185℃，合模压力为1275kN-1472kN，注塑压力为12.8kN-23.5kN，成形时间80s-100s。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种封装体，其特征在于，所述封装体包括：
多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；
芯片，至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，且所述芯片与多个所述引脚均电连接；
塑封体，包裹多个所述引脚的所述内引脚以及所述芯片。
2.根据权利要求1所述的封装体，其特征在于，所述第一引脚的外引脚与内引脚的连接角度、所述第一引脚的内引脚的弯折角度均为钝角，以及所述第二引脚的外引脚与内引脚的连接角度、所述第二引脚的内引脚的弯折角度均为钝角。
3.根据权利要求1所述的封装体，其特征在于，所述第一引脚、所述第二引脚沿所述第一方向排列。
4.根据权利要求1所述的封装体，其特征在于，所述芯片固定在所有所述引脚的内引脚上。
5.根据权利要求1所述的封装体，其特征在于，所述封装体进一步包括：
键合引线，所述芯片背离多个所述引脚的一侧表面与每个所述引脚之间均连接有所述键合引线，以通过所述键合引线，实现所述芯片与所述引脚的电连接；
其中，在所有所述键合引线，一部分所述键合引线自所述芯片的第一侧延伸至对应的所述引脚上，另一部分所述键合引线自所述芯片的第二侧延伸至对应的所述引脚上，所述第一侧与所述第二侧在与所述第一方向垂直的第二方向上间隔设置。
6.根据权利要求1所述的封装体，其特征在于，以所述第一引脚以及所述第二引脚承载所述芯片的承载面为界，将所述塑封体划分为第一子塑封体以及第二子塑封体，所述芯片设置在所述第一子塑封体中，多个所述引脚的外引脚朝向所述第一子塑封体延伸。
7.根据权利要求1所述的封装体，其特征在于，所述封装体进一步包括：
绝缘胶片，固定连接所述芯片以及所述第一引脚、所述第二引脚。
8.一种封装方法，其特征在于，所述方法包括：
提供多个引脚，其中，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；
将芯片至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，并使所述芯片与多个所述引脚均电连接；
形成包裹多个所述引脚的所述内引脚以及所述芯片的塑封体。
9.根据权利要求8所述的封装方法，其特征在于，所述将芯片至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上的步骤，包括：
在所述芯片的非功能面上形成绝缘胶片；
将所述芯片以及所述绝缘胶片至少放置在所述第一引脚的内引脚以及所述第二引脚的内引脚上，使得所述芯片通过所述绝缘胶片至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上。
10.根据权利要求9所述的封装方法，其特征在于，所述在所述芯片的非功能面上形成绝缘胶片的步骤，包括：
在所述芯片的非功能面上形成第一绝缘胶层，并固化所述第一绝缘胶层；
在所述第一绝缘胶层上形成第二绝缘胶层，并固化所述第二绝缘胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210772610.8A CN115332210A (zh) | 2022-06-30 | 2022-06-30 | 封装体及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210772610.8A CN115332210A (zh) | 2022-06-30 | 2022-06-30 | 封装体及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115332210A true CN115332210A (zh) | 2022-11-11 |
Family
ID=83916778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210772610.8A Pending CN115332210A (zh) | 2022-06-30 | 2022-06-30 | 封装体及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332210A (zh) |
-
2022
- 2022-06-30 CN CN202210772610.8A patent/CN115332210A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| US6084310A (en) | Semiconductor device, lead frame, and lead bonding | |
| US6835599B2 (en) | Method for fabricating semiconductor component with multi layered leadframe | |
| US6703696B2 (en) | Semiconductor package | |
| US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| CN209785926U (zh) | 半导体器件 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| WO2009010716A1 (en) | Semiconductor chip package with bent outer leads | |
| US6423580B2 (en) | Method for manufacturing a dual chip package | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US7173341B2 (en) | High performance thermally enhanced package and method of fabricating the same | |
| JPH05267555A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR20080074468A (ko) | 초음파를 이용한 반도체 칩의 표면실장방법 | |
| CN115332210A (zh) | 封装体及其封装方法 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| KR100726762B1 (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| KR100657158B1 (ko) | 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20000035215A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100481926B1 (ko) | 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |