JP2009246329A - 半導体パッケージ構造 - Google Patents

半導体パッケージ構造 Download PDF

Info

Publication number
JP2009246329A
JP2009246329A JP2008147441A JP2008147441A JP2009246329A JP 2009246329 A JP2009246329 A JP 2009246329A JP 2008147441 A JP2008147441 A JP 2008147441A JP 2008147441 A JP2008147441 A JP 2008147441A JP 2009246329 A JP2009246329 A JP 2009246329A
Authority
JP
Japan
Prior art keywords
protrusion
semiconductor package
lead frame
lead
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008147441A
Other languages
English (en)
Inventor
Chin-Ti Chen
錦弟 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of JP2009246329A publication Critical patent/JP2009246329A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H01L2224/48249—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

【課題】半導体パッケージ構造を提供する。
【解決手段】半導体パッケージ構造は、複数の第一インナーリード、複数の第二インナーリード、複数のアウターリード、複数のスタックチップ、封入材料、及び、複数のワイヤー、からなる。各第一インナーリード上に第一突出部を突起すると共に、高度差のある複数の接触面を形成し、各第二インナーリード上に第二突出部を突起し、これにより、スタックチップ、第一インナーリード、第二インナーリードに接続される半導体パッケージ構造のワイヤーの長さを短縮することができ、成型工程で、ワイヤー掃引や短絡を防止する。この他、本発明は、リードフレーム、半導体パッケージ構造の製造方法を開示する。
【選択図】図３

Description

本発明は、リードフレーム、半導体パッケージ構造、及び、その製造方法に関するものであって、特に、突出部を有するリードフレーム、半導体パッケージ構造、及び、その製造方法に関するものである。
半導体製造技術の進歩と集積回路の密度の増加に伴い、パッケージ素子のパッケージリード線も増え、体積が小さく、速度が速く、高密度のパッケージ構造を製作するのが現在の趨勢となっている。例えば、TSOP (Thin Small Outline Package)、或いは、リードオンチップ(Lead-On-Chip, LOC)等のパッケージ構造は、パッケージ範囲が次第に縮小して、加工困難度が増加し、パッケージ歩留まりが向上できない。
図１は、公知の半導体パッケージ構造を示す図で、この半導体パッケージ構造は、主に、複数のスタックチップ１０ａ、１０ｂ、１０ｃ、リードフレーム１２、ワイヤー１４ａ、１４ｂ、１４ｃ、及び、１４ｄ、そして、封入材料１６、からなる。リードフレーム１２は、複数の第一インナーリード１２ａ、複数の第二インナーリード１２ｂ、及び、複数のアウターリード１２ｃ、からなる。第一インナーリード１２ａは、リードフレーム１２の中央領域に設置され、スタックチップ１０ａ、１０ｂ、１０ｃを容置する。しかし、この公知の半導体パッケージ構造のワイヤー１４ａ、１４ｂ、１４ｃ、及び、１４ｄが、スタックチップ１０ａ、１０ｂ、１０ｃを、第一インナーリード１２ａ、或いは、複数の第二インナーリード１２ｂに連接する時、スタックチップ１０ａ、１０ｂ、１０ｃが多いほど、ワイヤー１４ａ、１４ｂ、１４ｃ、及び、１４ｄの長さを長くする必要があり、半導体チップ構造は、ワイヤー掃引（wire Sweep）、或いは、脱落して、短絡しやすい。
よって、上述の問題に対し、リードフレーム、半導体パッケージ構造、及び、その製造方法を提供することが必要とされる。
上述の目的を達成するため、本発明は、リードフレーム、半導体パッケージ構造、及び、その製造方法を提供し、リードフレームのインナーリードは突出部を形成し、スタックチップのワイヤーの長さを短縮することを目的とする。
本発明は、リードフレーム、半導体パッケージ構造、及び、その製造方法を提供し、半導体パッケージ構造は、成型時、封入材料の流動により生じる圧力に抵抗し、ワイヤー掃引を防止することを目的とする。
本発明は、リードフレーム、半導体パッケージ構造、及び、その製造方法を提供し、半導体パッケージ構造は、短絡現象を減少させて、パッケージの歩留まりを増加することを目的とする。
上述の目的を達成するため、本発明の実施例による半導体パッケージ構造は、リードフレームと、複数のスタックチップと、複数のワイヤーと、封入材料と、からなる。リードフレームは、複数の第一インナーリード、複数の第二インナーリード、複数のアウターリードを含み、各第一インナーリード上に、高度差のある複数の接触面を有する第一突出部を形成し、各第二インナーリード上に突起する第二突出部を形成する。スタックチップは、第一インナーリード上に設置され、第一突出部の一側に隣接し、複数のワイヤーは、高度が近いスタックチップ、第一突出部の接触面、及び、第二突出部にそれぞれ電気的に接続し、封入材料は、スタックチップ、第一インナーリード、第二インナーリード、第一突出部、第二突出部、及び、ワイヤーを密封する。
上述の目的を達成するため、本発明の実施例によるリードフレームは、複数の第一インナーリード、複数の第二インナーリード、及び、複数のアウターリードを有し、各第一インナーリードは、各第一インナーリード上に突起し、高度差のある複数の接触面を形成する第一突出部と、各第二インナーリード上に突出する第二突出部と、からなる。
上述の目的を達成するため、本発明の実施例による半導体パッケージ方法は、複数の第一インナーリード、複数の第二インナーリード、及び、複数のアウターリードを有し、第一インナーリードと第二インナーリード上に、それぞれ、第一突出部と第二突出部を形成し、第一突出部は高度差のある複数の接触面を形成するリードフレームを提供する工程と、複数のスタックチップを第一インナーリードに設置し、第一突出部の一側に隣接させる工程と、複数のワイヤーを、高度が近いスタックチップ、第一突出部の接触面、及び、第二突出部に電気的に連接する工程と、スタックチップ、第一インナーリード、第二インナーリード、第一突出部、第二突出部、及び、ワイヤーを密封する工程と、からなる。
上述の目的を達成するため、本発明の実施例のリードフレームの製造方法は、リードフレームを加工成型し、リードフレームに複数の第一インナーリード、複数の第二インナーリード、及び、複数のアウターリードを形成させ、第一インナーリードと第二インナーリード上に、それぞれ、第一突出部と第二突出部を形成し、第一突出部は高度差のある複数の接触面を形成する工程からなる。
本発明の半導体パッケージ構造は、パッケージ時、ワイヤーが掃引したり、短絡したりするのを防止し、半導体パッケージ構造の歩留まりを効果的に増加することができる。
図２ａと図２ｂは、それぞれ、本発明の実施例による半導体パッケージ構造の上視図と側視図である。本実施例中、半導体パッケージ構造１００は、リードフレーム１１０、複数のスタックチップ１２０ａ、１２０ｂ、１２０ｃ、複数のワイヤー１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ、及び、封入材料１４０、からなり、リードフレーム１１０は、複数の第一インナーリード１１２ａ、複数の第二インナーリード１１２ｂ、及び、複数のアウターリード１１２ｃを有し、各第一インナーリード１１２ａ上に第一突出部１１６ａを突出して、高度差のある複数の接触面１１８を形成する。各第二インナーリード１１２ｂ上に、第二突出部１１６ｂを突出する。スタックチップ１２０ａ、１２０ｂ、１２０ｃが、第一インナーリード１１２ａ上に設置されると共に、第一突出部１１６ａの一側に隣接する。ワイヤー１３０ａ、１３０ｂ、１３０ｃ、１３０ｄが、高度が近いスタックチップ１２０ａ、１２０ｂ、１２０ｃ、第一突出部１１６ａの接触面１１８と第二突出部１１６ｂに電気的に接触する。封入材料１４０は、スタックチップ１２０ａ、１２０ｂ、１２０ｃ、第一インナーリード１１２ａ、第二インナーリード１１２ｂ、第一突出部１１６ａ、第二突出部１１６ｂ、及び、ワイヤー１３０ａ、１３０ｂ、１３０ｃ、１３０ｄを密封する。また、接着剤１５０がスタックチップ１２０ａ、１２０ｂ、１２０ｃ間に粘着されて、スタックチップ１２０ａ、１２０ｂ、１２０ｃを固定する。
上述のように、スタックチップの数量が多いと、第一インナーリード上の第一突出部は、スタックチップの高度に伴って増加し、よって、ワイヤーの長さを短縮でき、特に、半導体パッケージ構造の成型工程で、短いワイヤーは、封入材料の流動により生じる圧力に抵抗できるので、ワイヤーの掃引や脱落が生じにくい。この他、半導体パッケージ構造の短絡現象を減少させ、歩留まりを増加することができる。
もう一つの好ましい実施例中、第一突出部１１６ａは階段状（図２ｂを参照する）か、或いは、図３で示されるように、第一突出部２００は直立状構造で、つまり、リードフレームのインナーリードは異なる構造で突出し、これにより、連接するワイヤーの長さが短縮する。どれも本発明の請求範囲内であり、ここに詳述しない。
好ましい実施例中、各スタックチップの高度は、それぞれ、第一突出部の各接触面に揃えられて、ワイヤーは、最短の長さで、第一インナーリードの第一突出部、或いは、第二インナーリードの第二突出部に電気的に接続する。この他、もう一つの好ましい実施例中、第一インナーリードの第一突出部と第二インナーリードの第二突出部の水平高度は相同で、ワイヤーは、最短の長さで、第一インナーリードの第一突出部と第二インナーリードの第二突出部に連接する。
好ましい実施例中、接触面の数量とスタックチップの数量は相同で、これにより、半導体パッケージ構造は、最低のパッケージ高度に制御できる。上述の実施例中、リードフレームは、一体成型の構造で、リードフレームは、ウェットエッチング、ドライエッチング、鋳造、スタンピング、或いは、成型工程から選択され、リードフレーム上に第一突出部、及び、第二突出部を形成する。
図４ａ〜図４ｃは、本発明の半導体パッケージ構造の製造方法を示す図である。まず、図４ａで示されるように、リードフレーム１１０を加工成型し、リードフレーム１１０は、複数の第一インナーリード１１２ａ、複数の第二インナーリード１１２ｂ、及び、複数のアウターリード１１２ｃを形成する。第一インナーリード１１２ａ、及び、第二インナーリード１１２ｂ上に、第一突出部１１６ａ、及び、第二突出部１１６ｂを形成し、第一突出部１１６ａは高度差のある複数の接触面１１８を形成する。図４ｂで示されるように、複数のスタックチップ１２０ａ、１２０ｂ、１２０ｃを、第一インナーリード１１２ａ上に設置し、第一突出部１１６ａの一側に隣接させる。次に、図４ｃで示されるように、複数のワイヤー１３０ａ、１３０ｂ、１３０ｃ、１３０ｄを、高度が近いスタックチップ１２０ａ、１２０ｂ、１２０ｃ、第一突出部１１６ａの接触面１１８、或いは、第二突出部１１６ｂに電気的に接続する。最後に、図２ｂで示されるように、封入材料１４０により、スタックチップ１２０ａ、１２０ｂ、１２０ｃ、第一インナーリード１１２ａ、第二インナーリード１１２ｂ、第一突出部１１６ａ、第二突出部１１６ｂ、及び、ワイヤー１３０ａ、１３０ｂ、１３０ｃ、１３０ｄを密封する。
上述の実施例中、リードフレームは一体成型の構造で、リードフレームは、ウェットエッチング、ドライエッチング、鋳造、スタンピング、成型工程から選択され、リードフレーム上に第一突出部、及び、第二突出部を形成する。
更に、接着工程は、テープ、DAFゲル等の接着剤をスタックチップ間に粘着し、スタックチップを固定する。
上述を総合すると、本発明は、リードフレーム、半導体パッケージ構造、及び、その製造方法を提供し、リードフレームのインナーリードは突出部を形成し、スタックチップのワイヤーの長さを短縮できる。半導体パッケージ構造は、成型時、ワイヤーが掃引したり、短絡したりするのを防止し、半導体パッケージ構造の歩留まりを効果的に増加する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
公知の半導体パッケージ構造を示す図である。 本発明の実施例による半導体パッケージ構造の上視図である。 本発明の実施例による半導体パッケージ構造の側視図である。 本発明のもう一つの実施例による半導体パッケージ構造を示す図である。 本発明の半導体パッケージ構造の製造方法である。 本発明の半導体パッケージ構造の製造方法である。 本発明の半導体パッケージ構造の製造方法である。
符号の説明
１０ａ、１０ｂ、１０ｃ、１２０ａ、１２０ｂ、１２０ｃ スタックチップ
１００ 半導体パッケージ構造
１２、１１０ リードフレーム
１２ａ、１１２ａ 第一インナーリード
１２ｂ、１１２ｂ 第二インナーリード
１２ｃ、１１２ｃ アウターリード
１１６ａ、２００ 第一突出部
１１６ｂ 第二突出部
１１８ 接触面
１４ａ、１４ｂ、１４ｃ、１４ｄ、１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ ワイヤー
１６、１４０ 封入材料
１５０ 接着剤

Claims (19)

  1. 半導体パッケージ構造であって、
    複数の第一インナーリード、複数の第二インナーリード、複数のアウターリードを含み、前記の各第一インナーリード上に、高度差のある複数の接触面を有する第一突出部を形成し、各第二インナーリード上に第二突出部を形成するリードフレームと、
    前記第一インナーリード上に設置され、前記第一突出部の一側に隣接する複数のスタックチップと、
    高度が近い前記スタックチップ、前記第一突出部の接触面、及び、前記第二突出部にそれぞれ電気的に接続する複数のワイヤーと、
    前記スタックチップ、前記第一インナーリード、前記第二インナーリード、前記第一突出部、前記第二突出部、及び、前記ワイヤーを密封する封入材料と、からなることを特徴とする半導体パッケージ構造。
  2. 前記第一突出部は、階段状か直立状構造であることを特徴とする請求項１に記載の半導体パッケージ構造。
  3. 前記スタックチップの高度は、それぞれ、前記第一突出部の前記接触面に揃っていることを特徴とする請求項１に記載の半導体パッケージ構造。
  4. 前記第一突出部と前記第二突出部の水平高度は同じであることを特徴とする請求項１に記載の半導体パッケージ構造。
  5. 前記リードフレームは、一体成型されることを特徴とする請求項１に記載の半導体パッケージ構造。
  6. 前記接触面の数量と前記スタックチップの数量は同じであることを特徴とする請求項１に記載の半導体パッケージ構造。
  7. リードフレームであって、
    高度差のある複数の接触面を形成する第一突出部を突起する複数の第一インナーリードと、
    第二突出部を突起する複数の第二インナーリードと、
    複数のアウターリードと、
    からなることを特徴とするリードフレーム。
  8. 前記第一突出部は、階段状か直立状構造であることを特徴とする請求項７に記載のリードフレーム。
  9. 前記第一突出部と前記第二突出部の水平高度は同じであることを特徴とする請求項７に記載のリードフレーム。
  10. 前記リードフレームは、一体成型されることを特徴とする請求項７に記載のリードフレーム。
  11. 前記第一突出部と前記第二突出部は、ウェットエッチング、ドライエッチング、鋳造、スタンピング、或いは、成型工程により形成されることを特徴とする請求項７に記載のリードフレーム。
  12. 半導体パッケージ方法であって、
    複数の第一インナーリード、複数の第二インナーリード、及び、複数のアウターリードを有し、前記第一インナーリードと前記第二インナーリード上に、それぞれ、第一突出部と第二突出部を形成し、前記第一突出部は高度差のある複数の接触面を形成するリードフレームを提供する工程と、
    複数のスタックチップを前記第一インナーリードに設置し、前記第一突出部の一側に隣接させる工程と、
    複数のワイヤーを、高度が近い前記スタックチップ、前記第一突出部の接触面、及び、前記第二突出部に電気的に連接する工程と、
    前記スタックチップ、前記第一インナーリード、前記第二インナーリード、前記第一突出部、前記第二突出部、及び、前記ワイヤーを密封する工程と、
    からなることを特徴とする半導体パッケージ方法。
  13. 前記第一突出部と前記第二突出部は、ウェットエッチング、ドライエッチング、鋳造、スタンピング、或いは、成型工程により形成されることを特徴とする請求項１２に記載の半導体パッケージ方法。
  14. 前記スタックチップの高度は、それぞれ、前記第一突出部の前記接触面に揃っていることを特徴とする請求項１２に記載の半導体パッケージ方法。
  15. 前記第一突出部と前記第二突出部の水平高度は同じであることを特徴とする請求項１２に記載の半導体パッケージ方法。
  16. 更に、接着工程を含み、接着剤を前記スタックチップ間に粘着することを特徴とする請求項１２に記載の半導体パッケージ方法。
  17. リードフレームの製造方法であって、
    リードフレームを加工成型し、前記リードフレームに、複数の第一インナーリード、複数の第二インナーリード、及び、複数のアウターリードを形成させ、前記第一インナーリードと前記第二インナーリード上に、それぞれ、第一突出部と第二突出部を形成し、前記第一突出部に、高度差のある複数の接触面を形成する工程からなることを特徴とするリードフレームの製造方法。
  18. 前記第一突出部と前記第二突出部は、ウェットエッチング、ドライエッチング、鋳造、スタンピング、或いは、成型工程により形成されることを特徴とする請求項１７に記載のリードフレームの製造方法。
  19. 前記第一突出部と前記第二突出部の水平高度は同じであることを特徴とする請求項１７に記載のリードフレームの製造方法。
JP2008147441A 2008-03-28 2008-06-04 半導体パッケージ構造 Pending JP2009246329A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097111472A TW200941682A (en) 2008-03-28 2008-03-28 Leadframe, semiconductor packaging structure and manufacture method thereof

Publications (1)

Publication Number Publication Date
JP2009246329A true JP2009246329A (ja) 2009-10-22

Family

ID=41115835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008147441A Pending JP2009246329A (ja) 2008-03-28 2008-06-04 半導体パッケージ構造

Country Status (4)

Country Link
US (1) US20090243055A1 (ja)
JP (1) JP2009246329A (ja)
ES (1) ES2900675T3 (ja)
TW (1) TW200941682A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633056B (zh) 2013-12-06 2017-09-01 矽力杰半导体技术(杭州)有限公司 引线框、封装组件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115255A (en) * 1981-01-07 1982-07-17 Sanyo Electric Co Steam type sterilizer
JPS6382949A (ja) * 1986-09-16 1988-04-13 新日本製鐵株式会社 開缶特性の優れたイ−ジ−オ−プン缶蓋
JPH0367431A (ja) * 1989-08-04 1991-03-22 Toshiba Corp パッファ形ガス遮断器
JPH0497559A (ja) * 1990-08-15 1992-03-30 Kawasaki Steel Corp リードフレーム
JPH05218280A (ja) * 1992-02-07 1993-08-27 Mitsui High Tec Inc リードフレームおよびその製造方法
JP2006073904A (ja) * 2004-09-06 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置、リードフレーム、及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6559526B2 (en) * 2001-04-26 2003-05-06 Macronix International Co., Ltd. Multiple-step inner lead of leadframe
JP3576146B2 (ja) * 2002-04-05 2004-10-13 沖電気工業株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115255A (en) * 1981-01-07 1982-07-17 Sanyo Electric Co Steam type sterilizer
JPS6382949A (ja) * 1986-09-16 1988-04-13 新日本製鐵株式会社 開缶特性の優れたイ−ジ−オ−プン缶蓋
JPH0367431A (ja) * 1989-08-04 1991-03-22 Toshiba Corp パッファ形ガス遮断器
JPH0497559A (ja) * 1990-08-15 1992-03-30 Kawasaki Steel Corp リードフレーム
JPH05218280A (ja) * 1992-02-07 1993-08-27 Mitsui High Tec Inc リードフレームおよびその製造方法
JP2006073904A (ja) * 2004-09-06 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置、リードフレーム、及びその製造方法

Also Published As

Publication number Publication date
US20090243055A1 (en) 2009-10-01
ES2900675T3 (es) 2022-03-17
TW200941682A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
US8422243B2 (en) Integrated circuit package system employing a support structure with a recess
US8067821B1 (en) Flat semiconductor package with half package molding
US7732901B2 (en) Integrated circuit package system with isloated leads
JP5707902B2 (ja) 半導体装置及びその製造方法
US8022539B2 (en) Integrated circuit packaging system with increased connectivity and method of manufacture thereof
TWI455269B (zh) 晶片封裝結構及其製作方法
US7642638B2 (en) Inverted lead frame in substrate
US20070052082A1 (en) Multi-chip package structure
US20120326306A1 (en) Pop package and manufacturing method thereof
JP2003318360A (ja) 半導体装置およびその製造方法
US20080283981A1 (en) Chip-On-Lead and Lead-On-Chip Stacked Structure
JP2009246329A (ja) 半導体パッケージ構造
US20070135055A1 (en) Combination quad flat no-lead and thin small outline package
JP2010087403A (ja) 半導体装置
TWI429351B (zh) 小基板記憶卡封裝構造
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
CN220774356U (zh) 半导体器件
US8912046B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
TWI411090B (zh) 多晶片堆疊封裝結構
KR20070067379A (ko) 적층형 패키지
KR101696401B1 (ko) 반도체 패키지 제조방법
TW202410321A (zh) 半導體封裝結構
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JP2010177692A (ja) 半導体装置の製造方法
KR20060066214A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419