JPS6312141A - フレキシブルテ−プへの半導体実装方法 - Google Patents
フレキシブルテ−プへの半導体実装方法Info
- Publication number
- JPS6312141A JPS6312141A JP61155862A JP15586286A JPS6312141A JP S6312141 A JPS6312141 A JP S6312141A JP 61155862 A JP61155862 A JP 61155862A JP 15586286 A JP15586286 A JP 15586286A JP S6312141 A JPS6312141 A JP S6312141A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- flexible tape
- metal
- hole
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims description 21
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 238000005452 bending Methods 0.000 abstract description 3
- 230000006835 compression Effects 0.000 abstract 2
- 238000007906 compression Methods 0.000 abstract 2
- 238000004806 packaging method and process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、フレキシブルテープの半導体装孔位置に半
導体素子を取り付ける半導体装方法に関する。詳しくは
、フレキシブルテープの金属リードに基台上に形成した
金属突起を転写して後、その金属突起に半導体素子の電
極端子を接合して前記フレキシブルテープに半導体素子
を取り付ける半導体装方法に関する。
導体素子を取り付ける半導体装方法に関する。詳しくは
、フレキシブルテープの金属リードに基台上に形成した
金属突起を転写して後、その金属突起に半導体素子の電
極端子を接合して前記フレキシブルテープに半導体素子
を取り付ける半導体装方法に関する。
従来の技術
従来、この種の半導体装方法では、たとえば第４図に示
すような矩形状の半導体装孔（１ａ）を有するポリイミ
ド樹脂製等のフィルム基板（１）上に、たとえば第５図
（Ａ）に示すように配線パターン（２）を形成したフレ
キシブルテープ（３）を使用していた。そして、その配
線パターン（２）の一部を前記半導体装孔（１ａ）内ま
でのばして金属リード（２ａ）・・・・・・とし、第５
図（Ａ）に示す如くその金属リード（２ａ）・・・・・
・の先端を別途基台（４）上に電解メッキ法で形成した
、たとえばＡｕバンプ等の金属突起（５）・・・・・・
に位置合わせし、矢示する如くボンデインダノール（６
）で熱加圧してそれらを接合し前記金属リード（２ａ）
・・・・・・側にその金属突起（５）・・・・・・を転
写していた６しかる後、第５図（Ｂ）に示すように、該
金属突起（５）・・・・・・に半導体素子（７）の電極
端子（７ａ）を位置合わせし、再び矢示する如くボンデ
ィングツール（６）で熱加圧してそれらを接合し前記半
導体装孔（１ａ）位置にその半導体素子（７）を取り付
けていた。（たとえば特開昭５７−１５２１４７号公報
参照）。
すような矩形状の半導体装孔（１ａ）を有するポリイミ
ド樹脂製等のフィルム基板（１）上に、たとえば第５図
（Ａ）に示すように配線パターン（２）を形成したフレ
キシブルテープ（３）を使用していた。そして、その配
線パターン（２）の一部を前記半導体装孔（１ａ）内ま
でのばして金属リード（２ａ）・・・・・・とし、第５
図（Ａ）に示す如くその金属リード（２ａ）・・・・・
・の先端を別途基台（４）上に電解メッキ法で形成した
、たとえばＡｕバンプ等の金属突起（５）・・・・・・
に位置合わせし、矢示する如くボンデインダノール（６
）で熱加圧してそれらを接合し前記金属リード（２ａ）
・・・・・・側にその金属突起（５）・・・・・・を転
写していた６しかる後、第５図（Ｂ）に示すように、該
金属突起（５）・・・・・・に半導体素子（７）の電極
端子（７ａ）を位置合わせし、再び矢示する如くボンデ
ィングツール（６）で熱加圧してそれらを接合し前記半
導体装孔（１ａ）位置にその半導体素子（７）を取り付
けていた。（たとえば特開昭５７−１５２１４７号公報
参照）。
発明が解決しようとする問題点
ところで、この種の半導体装方法では、第５図に示すよ
うにフレキシブルテープ（３）の表側（イ）から半導体
素子（７）を取り付ける表ボンディングよりも、第６図
に示すように裏側（ロ）から取り付ける裏ボンディング
の方が全体として半導体装テープをより薄形とすること
ができることは明らかである。すなわち、第６図では、
プレート（８）上に半導体素子（７）を載置し、その電
極端子（７ａ）・・・・・・にフレキシブルテープ（３
）を反らせてその金属突起（５）・・・・・・を位置合
わせし、ボンディングツール（６）で矢示する如く熱加
圧することとなる。なお、第６図中符号（９）で示すも
のは、弓形に曲げた治具である。
うにフレキシブルテープ（３）の表側（イ）から半導体
素子（７）を取り付ける表ボンディングよりも、第６図
に示すように裏側（ロ）から取り付ける裏ボンディング
の方が全体として半導体装テープをより薄形とすること
ができることは明らかである。すなわち、第６図では、
プレート（８）上に半導体素子（７）を載置し、その電
極端子（７ａ）・・・・・・にフレキシブルテープ（３
）を反らせてその金属突起（５）・・・・・・を位置合
わせし、ボンディングツール（６）で矢示する如く熱加
圧することとなる。なお、第６図中符号（９）で示すも
のは、弓形に曲げた治具である。
しかし、このような裏ボンディングを行うためには、第
５図（Ａ）に示す表ボンディングの場合と同様に、その
前に第７図に示す如く金属リード（２ａ）・・・・・・
の先端に金属突起（５）・・・・・・を転写する必要が
ある。ところが、第７図から判るとおり、この転写を行
うとき、金属リード（２ａ）・・・・・・が基部（ａ）
・・・・・・で図中二点鎖線で示す如く急激に折れ曲が
り、その基部（ａ）・・・・・・で金属リード（２ａ）
が変形しまた切断する虞れがあった。
５図（Ａ）に示す表ボンディングの場合と同様に、その
前に第７図に示す如く金属リード（２ａ）・・・・・・
の先端に金属突起（５）・・・・・・を転写する必要が
ある。ところが、第７図から判るとおり、この転写を行
うとき、金属リード（２ａ）・・・・・・が基部（ａ）
・・・・・・で図中二点鎖線で示す如く急激に折れ曲が
り、その基部（ａ）・・・・・・で金属リード（２ａ）
が変形しまた切断する虞れがあった。
このため、従来この種の半導体装方法は、現実には裏ボ
ンディングを行うことができず、半導体装テープの薄形
化を図ることができない問題点があった。
ンディングを行うことができず、半導体装テープの薄形
化を図ることができない問題点があった。
そこで、この発明の目的は、上述したように、フレキシ
ブルテープの金属リードに基台上に形成した金属突起を
転写して後、その金属突起に半導体素子の電極端子を接
合して前記フレキシブルテープに半導体素子を取り付け
る半導体装方法において、半導体装テープの薄形化を可
能とすることにある。
ブルテープの金属リードに基台上に形成した金属突起を
転写して後、その金属突起に半導体素子の電極端子を接
合して前記フレキシブルテープに半導体素子を取り付け
る半導体装方法において、半導体装テープの薄形化を可
能とすることにある。
問題点を解決するための手段
そのため、この発明は、第１図ないし第３図に示す実施
例のように、フレキシブルテープ（３）の半導体装孔（
ｌａ）内に向けのびる金属リード（２ａ）・・・・・・
を基台（４）上に形成した金属突起（５）・・・・・・
に位置合わせし、たとえば熱加圧してそれらを接合し前
記金属リード（２ａ）・・・・・・側にその金属突起（
５）・・・・・・を転写して後、該金属突起（５）・・
・・・・に半導体素子（７）の電極端子（７ａ）・・・
・・・を位置合わせし、再びたとえば熱加圧してそれら
を接合し前記半導体装孔（１ａ）位置にその半導体素子
（７）を取り付けるフレキシブルテープ（３）の半導体
装方法において、前記半導体装孔（１ａ）の周縁に適宜
間隔でその内周から入り込むスリット（１０）・・・・
・・を形成することを特徴とする。
例のように、フレキシブルテープ（３）の半導体装孔（
ｌａ）内に向けのびる金属リード（２ａ）・・・・・・
を基台（４）上に形成した金属突起（５）・・・・・・
に位置合わせし、たとえば熱加圧してそれらを接合し前
記金属リード（２ａ）・・・・・・側にその金属突起（
５）・・・・・・を転写して後、該金属突起（５）・・
・・・・に半導体素子（７）の電極端子（７ａ）・・・
・・・を位置合わせし、再びたとえば熱加圧してそれら
を接合し前記半導体装孔（１ａ）位置にその半導体素子
（７）を取り付けるフレキシブルテープ（３）の半導体
装方法において、前記半導体装孔（１ａ）の周縁に適宜
間隔でその内周から入り込むスリット（１０）・・・・
・・を形成することを特徴とする。
作 用
そして、フレキシブルテープ（３）の裏側（ロ）から半
導体素子（７）を取り付ける場合、つまり裏ボンディン
グを行う場合、その前工程として該フレキシブルテープ
（３）の金属リード（２ａ）・・・・・・に基台（４）
上の金属突起（５）・・・・・・を転写するとき、半導
体装孔（１ａ）の周縁にはスリット（１０）・・・・・
・を形成するから、該スリット（１０）・・・・・・の
存在によってその半導体装孔（１ａ）周縁部分がたわん
で金属リード（２ａ）・・・・・・が基部（ａ）・・・
・・・で急激に折れ曲がるのを阻止するものである。
導体素子（７）を取り付ける場合、つまり裏ボンディン
グを行う場合、その前工程として該フレキシブルテープ
（３）の金属リード（２ａ）・・・・・・に基台（４）
上の金属突起（５）・・・・・・を転写するとき、半導
体装孔（１ａ）の周縁にはスリット（１０）・・・・・
・を形成するから、該スリット（１０）・・・・・・の
存在によってその半導体装孔（１ａ）周縁部分がたわん
で金属リード（２ａ）・・・・・・が基部（ａ）・・・
・・・で急激に折れ曲がるのを阻止するものである。
実施例
以下、第１図ないし第３図に示す実施例にしたがい、こ
の発明について具体的かつさらに詳細に説明する。
の発明について具体的かつさらに詳細に説明する。
なお、第１図ないし第３図では、第４図ないし第７図に
おいて対応部分に用いた符号をそのまま使用し、重複す
る説明を省略する。
おいて対応部分に用いた符号をそのまま使用し、重複す
る説明を省略する。
この発明では、従来の半導体装方法を改良し、フィルム
基板（１）の半導体装孔（１ａ）に第１図に示すように
スリット（１０）・・・・・・を形成したフレキシブル
テープ（３）を使用する。すなわち、フレキシプルテー
プ（３）の半導体装孔（１ａ）を矩形状に形成し、その
四隅内周から対角線方向に入り込む複数のスリット（１
０）・・・・・・を形成する。
基板（１）の半導体装孔（１ａ）に第１図に示すように
スリット（１０）・・・・・・を形成したフレキシブル
テープ（３）を使用する。すなわち、フレキシプルテー
プ（３）の半導体装孔（１ａ）を矩形状に形成し、その
四隅内周から対角線方向に入り込む複数のスリット（１
０）・・・・・・を形成する。
すると、第２図に示す如くフレキシブルテープ（３）の
裏側（ロ）から半導体素子（７）を取り付ける場合、つ
まり裏ボンディングを行う場合、まずその前に金属リー
ド（２ａ）・・・・・・に基台（４）上の金属突起（５
）・・・・・・を転写しなければならず、その転写を行
うとき、上述したとおり半導体装孔（１ａ）の周縁には
スリット（１０）・・・・・・を設けるから、該スリッ
ト（１０）・・・・・・によってその半導体装孔（１ａ
）周縁部分がたわんで金属リード（２ａ）・・・・・・
が基部（ａ）・・・・・・で急激に折れ曲がるのを阻止
することができる。
裏側（ロ）から半導体素子（７）を取り付ける場合、つ
まり裏ボンディングを行う場合、まずその前に金属リー
ド（２ａ）・・・・・・に基台（４）上の金属突起（５
）・・・・・・を転写しなければならず、その転写を行
うとき、上述したとおり半導体装孔（１ａ）の周縁には
スリット（１０）・・・・・・を設けるから、該スリッ
ト（１０）・・・・・・によってその半導体装孔（１ａ
）周縁部分がたわんで金属リード（２ａ）・・・・・・
が基部（ａ）・・・・・・で急激に折れ曲がるのを阻止
することができる。
金属突起転写後は、半導体装孔（ｌａ）の周縁はフィル
ム基板（１）の弾性で再び元の位置に復帰するものであ
る。
ム基板（１）の弾性で再び元の位置に復帰するものであ
る。
ところで、第１図および第２図に示す実施例では、半導
体装孔（１ａ）が矩形形状であったが、矩形状に限らず
１円形状やだ円形状、あるいは多角形状でももちろんよ
く、たとえば第３図に示すような円形形状の場合には、
図示する如く半導体装孔（１ａ）の周縁に適宜間隔でそ
の内周からたとえば放射状に入り込むスリット（１０）
・・・・・・を形成する。
体装孔（１ａ）が矩形形状であったが、矩形状に限らず
１円形状やだ円形状、あるいは多角形状でももちろんよ
く、たとえば第３図に示すような円形形状の場合には、
図示する如く半導体装孔（１ａ）の周縁に適宜間隔でそ
の内周からたとえば放射状に入り込むスリット（１０）
・・・・・・を形成する。
この実施例でもスリット（１０）・・・・・・の数は同
じく４つとしたが、この発明によるスリット数は４つに
限らないことはいうまでもない。ボンディングツール（
６）で熱加圧するときフレキシブルテープ（３）の半導
体装孔（１ａ）の周縁が十分たわむように、また熱加圧
後は変形することなく弾性で再び元の位置に復帰するよ
うに、さらに半導体装孔（１ａ）の形状や大きさ等を考
慮し、スリット（１０）・・・・・・はその半導体装孔
（１ａ）の周縁に適宜間隔で複数形成することとする。
じく４つとしたが、この発明によるスリット数は４つに
限らないことはいうまでもない。ボンディングツール（
６）で熱加圧するときフレキシブルテープ（３）の半導
体装孔（１ａ）の周縁が十分たわむように、また熱加圧
後は変形することなく弾性で再び元の位置に復帰するよ
うに、さらに半導体装孔（１ａ）の形状や大きさ等を考
慮し、スリット（１０）・・・・・・はその半導体装孔
（１ａ）の周縁に適宜間隔で複数形成することとする。
発明の効果
したがって、この発明によれば、半導体装孔の周縁に適
宜間隔でその内周から入り込むスリットを形成するから
、裏ボンディングで半導体素子を取り付ける場合、その
前工程としてフレキシブルテープの金属リードに基台上
の金属突起を転写するとき、そのフレキシブルテープの
半導体装孔周縁がたわんで金属リードが基部で急激に折
れ曲がるのを阻止し、金属リードの変形や切断を防止す
ることができる。故に、フレキシブルテープの金属リー
ドに金属突起を転写して後、その金属突起に電極端子を
接合して半導体素子を取り付ける半導体装方法において
、裏ボンディングを現実化し、半導体装テープの薄形化
を可能とすることができる。
宜間隔でその内周から入り込むスリットを形成するから
、裏ボンディングで半導体素子を取り付ける場合、その
前工程としてフレキシブルテープの金属リードに基台上
の金属突起を転写するとき、そのフレキシブルテープの
半導体装孔周縁がたわんで金属リードが基部で急激に折
れ曲がるのを阻止し、金属リードの変形や切断を防止す
ることができる。故に、フレキシブルテープの金属リー
ドに金属突起を転写して後、その金属突起に電極端子を
接合して半導体素子を取り付ける半導体装方法において
、裏ボンディングを現実化し、半導体装テープの薄形化
を可能とすることができる。
第１図はこの発明の一実施例である半導体装方法で使用
するフレキシブルテープのフィルム基板の平面図、第２
図は裏ボンディングを行うときその前工程としてフレキ
シブルテープの金属リードに基台上の金属突起を転写す
るときの状態を示す説明図である。第３図は、この発明
の他の実施例である半導体装方法で使用するフィルム基
板の平面図である。第４図は従来の半導体装方法で使用
するフレキシブルテープのフィルム基板の平面図、第５
図（Ａ）および（Ｂ）はそれぞれそのフレキシブルテー
プへ表ボンディングで半導体素子を取り付けるときの工
程図、第６図は裏ボンディングで最後にフレキシブルテ
ープへの半導体素子の取り付けを示す説明図、第７図は
その前工程として金属リードに金属突起を転写するとき
の状態を示す説明図である。 （１ａ）・・・・・・・・・半導体装孔（２ａ）・・・
・・・・・・金属リード（３）・・・・・・・・・フレ
キシブルテープ（４）・・・・・・・・・基台
するフレキシブルテープのフィルム基板の平面図、第２
図は裏ボンディングを行うときその前工程としてフレキ
シブルテープの金属リードに基台上の金属突起を転写す
るときの状態を示す説明図である。第３図は、この発明
の他の実施例である半導体装方法で使用するフィルム基
板の平面図である。第４図は従来の半導体装方法で使用
するフレキシブルテープのフィルム基板の平面図、第５
図（Ａ）および（Ｂ）はそれぞれそのフレキシブルテー
プへ表ボンディングで半導体素子を取り付けるときの工
程図、第６図は裏ボンディングで最後にフレキシブルテ
ープへの半導体素子の取り付けを示す説明図、第７図は
その前工程として金属リードに金属突起を転写するとき
の状態を示す説明図である。 （１ａ）・・・・・・・・・半導体装孔（２ａ）・・・
・・・・・・金属リード（３）・・・・・・・・・フレ
キシブルテープ（４）・・・・・・・・・基台
Claims (1)
- 【特許請求の範囲】 １、フレキシブルテープの半導体実装孔内に向けのびる
金属リードを基台上に形成した金属突起に位置合わせし
、それらを接合して前記金属リード側にその金属突起を
転写して後、該金属突起に半導体素子の電極端子を位置
合わせし、それらを接合して前記半導体実装孔位置にそ
の半導体素子を取り付けるフレキシブルテープの半導体
実装方法において、前記半導体実装孔の周縁に適宜間隔
でその内周から入り込むスリットを形成してなる、フレ
キシブルテープの半導体実装方法。 ２、前記半導体実装孔が矩形形状をなし、その四隅内周
から対角線方向に入り込む前記スリットを形成してなる
、前記特許請求の範囲第１項に記載のフレキシブルテー
プの半導体実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155862A JPS6312141A (ja) | 1986-07-02 | 1986-07-02 | フレキシブルテ−プへの半導体実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61155862A JPS6312141A (ja) | 1986-07-02 | 1986-07-02 | フレキシブルテ−プへの半導体実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6312141A true JPS6312141A (ja) | 1988-01-19 |
Family
ID=15615132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61155862A Pending JPS6312141A (ja) | 1986-07-02 | 1986-07-02 | フレキシブルテ−プへの半導体実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312141A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371649U (ja) * | 1989-11-15 | 1991-07-19 | ||
| JPH0447482U (ja) * | 1990-08-28 | 1992-04-22 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
-
1986
- 1986-07-02 JP JP61155862A patent/JPS6312141A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371649U (ja) * | 1989-11-15 | 1991-07-19 | ||
| JPH0447482U (ja) * | 1990-08-28 | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3491003B2 (ja) | チップサイズパッケージ半導体 | |
| US5218229A (en) | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment | |
| US5016084A (en) | Semiconductor device | |
| JPS6312141A (ja) | フレキシブルテ−プへの半導体実装方法 | |
| JP2771203B2 (ja) | 集積回路実装用テープ | |
| JPH01115127A (ja) | 半導体装置 | |
| JPH03125440A (ja) | 電子部品 | |
| GB2247988A (en) | Lead frame for semiconductor device | |
| JPH11191574A (ja) | 半導体装置 | |
| JPH06275766A (ja) | 半導体装置の電気的接続構造及び方法 | |
| JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
| JPH01215050A (ja) | 半導体装置 | |
| JP2509882B2 (ja) | 半導体装置の製造方法 | |
| JPS60251636A (ja) | 半導体装置 | |
| JPH01208851A (ja) | 電子部品の実装構造 | |
| JP3516710B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09223767A (ja) | リードフレーム | |
| JPS6038845A (ja) | 半導体装置 | |
| JPH08306744A (ja) | 電子部品 | |
| JPH047850A (ja) | テープキャリア | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JPS63117436A (ja) | フイルムキヤリア | |
| JPH06120410A (ja) | 電子部品搭載用基板を製造するための離型フィルム |