JPH06275766A - 半導体装置の電気的接続構造及び方法 - Google Patents

半導体装置の電気的接続構造及び方法

Info

Publication number
JPH06275766A
JPH06275766A JP5057237A JP5723793A JPH06275766A JP H06275766 A JPH06275766 A JP H06275766A JP 5057237 A JP5057237 A JP 5057237A JP 5723793 A JP5723793 A JP 5723793A JP H06275766 A JPH06275766 A JP H06275766A
Authority
JP
Japan
Prior art keywords
substrate
printed circuit
circuit board
lead wire
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5057237A
Other languages
English (en)
Other versions
JP2643074B2 (ja
Inventor
Yutaka Tsukada
裕 塚田
Yasukazu Kobayakawa
泰一 小早川
Yoji Maeda
洋二 前田
Shuhei Tsuchida
修平 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP5057237A priority Critical patent/JP2643074B2/ja
Priority to US08/186,737 priority patent/US5444299A/en
Priority to EP94301870A priority patent/EP0616367A1/en
Publication of JPH06275766A publication Critical patent/JPH06275766A/ja
Priority to US08/426,536 priority patent/US5470796A/en
Application granted granted Critical
Publication of JP2643074B2 publication Critical patent/JP2643074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10424Frame holders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10946Leads attached onto leadless component after manufacturing the component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ICチップが搭載された基板上のタブとプリ
ント回路板上の電極部とを、複数の細いリ−ド線を用い
て確実に、かつ簡易に電気的接続すると同時に機械的接
続することができる半導体装置の電気的接続構造及び方
法を提供すること。 【構成】 リ−ド線120は樹脂テ−プ130、132
および134により、基板100の表面、側部及び底部
の3ヵ所で固定されている。リ−ド線120は、基板へ
の固定の際に、基板の底部と同一な平面よりも突出した
円弧状の突部を有するように曲げられ、この突部におい
てプリント回路板110上の電極部115とはんだまた
は導電性接着剤140によって電気的に接続され、同時
に、基板とプリント回路板との機械的な接続がなされ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の電気的接
続構造及び方法に関し、特にICチップの搭載された基
板上の電極部と、該基板を取付けるプリント回路板上の
電極部とをリ−ド線を用いて電気的に接続をする電気的
接続構造及び方法に関する。
【0002】
【従来の技術】LSI、VLSIなどの集積度の高いI
Cチップは、通常ワイヤ−・ボンデイング、またはフリ
ップ・チップ・ボンデイングによって、基板の電極部に
電気的に接続され、基板上に設置される。図5は、IC
チップが設置された基板の一例を示した図である。基板
40は、一般にモジュ−ル基板と呼ばれ、樹脂、セラミ
ックまたは金属をベ−スにした薄い板に、ICチップ5
0用の電極部を含んだ配線パタ−ンが形成されている。
基板の配線パタ−ンは、基板周囲部で基板を取り囲むよ
うにして、通常「タブ」と呼ばれる電極群70を有して
いる。基板は、このタブ70を用いて、プリント回路板
上の電極部に電気的に接続される。
【0003】基板上のタブとプリント回路板上の電極部
との電気的接続は、通常リ−ド線を用いて行われる。す
なわち、タブとプリント回路板上の電極部に、基板外周
側部を覆うように配置されたリ−ド線の両端部が、はん
だ、または導電性接着剤によって接続される。この接続
は、リ−ド線1本ごとに行われる。これにより、基板
は、プリント回路板上の電極部に電気的に接続されると
同時に機械的に固定される。
【0004】リ−ド線を用いた例としては、特開平3-20
1545には、ICチップが設置された基板の電極部と外部
電極との電気的接続をリ−ド線を用いて行う半導体装置
が開示されるている。この場合、リ−ド線が基板底部平
面に対して円弧状の凸部を有し、この凸部においてプリ
ント回路板上の電極部と電気的接続がおこなわれる。基
板の電極部とリ−ド線との電気的接続は、導電性接着剤
を用いて行われている。
【0005】また、IBM Technical Disclosure Bulleti
n、Vol.30、No.3、August 1987 にも、ICチップが設
置された基板の電極部と外部電極との電気的接続をリ−
ド線を用いて行う半導体装置が開示されている。この場
合、リ−ド線が基板外周側部を覆うように、基板上部及
び底部平面に対して各々円弧状の凸部を有し、この凸部
においてプリント回路板上の電極部と電気的接続がおこ
なわれる。この場合、リ−ド線は基板上部及び底部の2
ヵ所で基板に固定されている。
【0006】LSI、VLSIなどの集積度の高いIC
チップは、非常に多くの電気的入出力部を有するため、
それに対応して基板のタブの電極の数も、非常に多くな
り、多いものでは数百にも及ぶ。一方、基板のサイズ
は、基板が搭載されるプリント回路板の大きさによって
制限を受け、できるだけ小さいほうが望ましい。従っ
て、ICチップの集積度が上がるにつれて、タブの電極
の間隔を狭くし、それに共なって、リ−ド線の間隔を狭
くし、リ−ド線の太さも細くしなければならない。
【0007】リ−ド線を細くし、リ−ド線間の間隔を狭
くしていった場合、次に述べるような問題点が発生す
る。すなわち、リ−ド線が細くなるため、リ−ド線自体
の強度が低くなり、外力によって変形しやすくなる。従
って、基板への取付け工程中に、誤って隣合うリ−ド線
が接触したり、リ−ド線間の間隔が不揃いなる。また、
上記した従来例のように、リ−ド線とプリント回路板上
の電極部との電気的接続が、リ−ド線の円弧状の凸部に
おいて行われる場合、この凸部の基板底部平面に対して
の高さが不揃いになり、プリント回路板上の電極部との
電気的接続ができない箇所ができてしまう。このような
問題点に関して、上記した特開平3-201545及びIBM Tech
nical Disclosure Bulletin、Vol.30、No.3、August 19
87 に記載された方法は、何ら有効な手段を開示してい
ない。
【0008】特開実用平4-79472には、リ−ド線間の間
隔が不揃いなることを防止するため、テ−プで固定され
たリ−ド線が開示されている。しかしながら、この場合
のリ−ド線は、あらかじめ電子部品と一体に作られてお
り、電子部品の側部から延びたリ−ド線の一端が、プリ
ント回路板上の電極部とはんだにより電気的接続される
のみである。
【0009】
【発明が解決しようとする課題】本発明の目的は、上記
問題点を解決して、集積度の高いICチップが搭載され
た基板上のタブとプリント回路板上の電極部とを、非常
に数の多い細いリ−ド線を用いて確実に、かつ簡易に電
気的接続すると同時に機械的接続することがどるきる半
導体装置の電気的接続構造及び方法を提供することであ
る。
【0010】
【課題を解決するための手段】本発明で開示するのは、
ICチップの搭載された基板上の電極部と、基板を取付
けるプリント回路板上の電極部とをリ−ド線を用いて電
気的に接続をする電気的接続構造において、リ−ド線
が、基板の上部、底部及び側部の少なくとも3ヵ所で基
板に接合され、基板の底部と同一な平面よりも突出した
突部を有し、突部においてプリント回路板上の電極部と
電気的接続をすることを特徴とする上記接続構造であ
る。
【0011】さらに、本発明で開示するのは、等間隔に
配置された複数の電極部を有する基板と、上記基板を取
付ける等間隔に配置された複数の電極部を有するプリン
ト回路板とを複数のリ−ド線とを用いて電気的に接続を
する電気的接続構造において、リ−ド線が等間隔に配置
されるように、複数のリ−ド線の両端及び該両端間の1
ヵ所の少なくとも計3ヵ所が樹脂テ−プで固定され、固
定された箇所が各々基板の上部、底部及び側部に接合
し、リ−ド線の各々が基板の底部と同一な平面よりも突
出した突部を有し、該突部においてプリント回路板上の
複数の電極部と電気的接続をする、基板上の複数の電極
部とプリント回路板上の複数の電極部とを電気的に接続
をする電気的接続構造および方法である。
【0012】
【実施例】本発明の詳細な内容を図1から図4を参照し
ながら以下に説明する。図1は、本発明の電気的接続構
造を有する基板の全体図である。基板10は、保護用の
キャップ20と基板の4つの側面に各々取付けられたリ
−ド線30を有している。図2は、キャップ20を開け
た状態の基板の全体図である。基板の中央部には、IC
チップ50が設置され、ワイヤ−・ボンデイングまたは
フリップ・チップ・ボンデイングによって、ICチップ
上の電極パッドと基板上の電極部が電気的に接続されて
いる。基板上の電極部は、さらに基板内部に設けられた
配線パタ−ンによって、基板外周部に設けられた電極群
であるタブに接続されている。配線パタ−ンは、図5に
記載されているように、基板表面に設けても良い。リ−
ド線30は樹脂テ−プ130、132により基板の表面
および側部に固定されている。
【0013】リ−ド線30の基板との接続の様子をより
詳細に示したのが、図2の2−2^線に沿った断面図に
相当する図3である。図3において、リ−ド線120は
樹脂テ−プ、例えばポリイミド・テ−プ130、132
および134により、基板100の表面、側部及び底部
の3ヵ所で固定されている。樹脂テ−プによるリ−ド線
の固定は、テ−プ自体に予め付けられるた耐熱接着剤に
よって、または固定の際に耐熱接着剤を塗布して行われ
る。リ−ド線120は、基板への固定の際に、基板の底
部と同一な平面よりも突出した円弧状の突部を有するよ
うに曲げられ、この突部においてプリント回路板110
上の電極部115と電気的に接続され、同時に、基板と
プリント回路板との機械的な接続がなされる。この接続
は、はんだまたは導電性接着剤140によって行われ
る。同様にして、リ−ド線120と基板表面上のタブ1
05とは、はんだまたは導電性接着剤142によって電
気的に接続される。
【0014】図3に示された接続が、図2および図3の
全てのリ−ド線30において行われる。この場合、リ−
ド線の突部の高さが基板の位置によって異なると、高さ
が低い所ではリ−ド線の突部とプリント回路板上の電極
部から浮き上がり過ぎて、はんだ等によって電気的接続
が取れなくなってしまう。従って、全てのリ−ド線の突
部が基板の底部と同一な平面に対して出来るだけ一様な
高さを有し、基板及びプリント回路板が略平行に配置さ
れるようにすることが重要である。
【0015】図4は基板に取付けられる前のリ−ド線の
一例を示した図である。これは、0.3ミリのピッチ
で、504本のリ−ド線を持つ、標準のフラット・パッ
ク・モジュ−ルに使用されるリ−ド線である。このリ−
ド線が、モジュ−ル基板の4辺に各々1つずつ設置され
る。リ−ド線は銅製であり、ポリイミド・テ−プ13
0、132及び134によって等間隔に固定されてい
る。リ−ド線1本の幅は約0.15ミリ、リ−ド線間の
間隔は約0.15ミリである。また、リ−ド線の本数
は、126本である。次に、このリ−ド線を用いて図3
に示された接続構造を作る方法を以下に述べる。
【0016】図4のリ−ド線が、図3のリ−ド線が取付
けられる基板側部の形状に合わせて、型により変形され
る。すなわち、リ−ド線がポリイミド・テ−プ132と
134の間で基板の底部と同一な平面よりも突出した円
弧状の突部を有するように曲げられる。その後、ポリイ
ミド・テ−プ134が基板の底部に、ポリイミド・テ−
プ132が基板の側部に各々固定される。固定は、テ−
プ自体に予め付けられた耐熱接着剤によって、または固
定の際に耐熱接着剤を塗布して行われる。耐熱接着剤を
用いる理由は、後工程ではんだ付けまたは高温エ−ジン
グ等を行った時にテ−プが取れてしまうことを防ぐため
である。
【0017】リ−ド線はポリイミド・テ−プ132及び
134によって等間隔に固定されているので、テ−プ1
32及び134を基板の予め決められた位置に正確に固
定さえすれば、リ−ド線の間隔が不揃いになることはな
い。テ−プ134の基板底部での固定位置は、リ−ド線
の突部が基板の底部と同一な平面に対して所定の高さを
有するように予め決められている。テ−プ134の固定
により、全てのリ−ド線の突部が同時に形成されるの
で、突部の高さはほとんどばらつくことなく一定にな
る。
【0018】次に、図4のポリイミド・テ−プ130を
基板の表面に固定する。固定は、ポリイミド・テ−プ1
30の場合と同様に行われる。そして、基板表面のタブ
105とリ−ド線がはんだ140によって接続される。
はんだ付けは、はんだペ−ストをタブの部分にリ−ド線
の上から塗布、またはリ−ド線をポリイミド・テ−プ1
30によって固定する前に、スクリ−ン印刷により印刷
した後、基板ごとリフロ−炉で加熱されて行われる。ま
たは、はんだデイップ等によっても良い。
【0019】最後に、リ−ド線の突部とプリント回路板
上の電極部との接続が行われる。すなわち、プリント回
路板上の電極部にはんだペ−ストがスクリ−ン印刷され
た後、リ−ド線が固定された基板が所定の場所に乗せら
れ、加熱されてはんだによって各々のリ−ド線の突部が
対応するプリント回路板上の電極部に接続される。基板
をプリント回路板上に乗せる時に、プリント回路板が反
っていたり、印刷されたはんだペ−ストの高さが一様で
なくても、リ−ド線は1つ1つ基板に垂直な方向に柔軟
に変形できるので、はんだ付け不良が生じる可能性は少
ない。
【0020】なお、リ−ド線の基板への固定は、上記し
た手順に限定されるものではなく、例えば、最初にポリ
イミド・テ−プ130を基板の表面に固定し、基板表面
のタブ105とリ−ド線をはんだ付けをした後に、ポリ
イミド・テ−プ132及び134を各々基板の側部と底
部に固定してもよい。
【0021】
【発明の効果】本発明の半導体装置の電気的接続構造及
び方法によれば、集積度の高いICチップが搭載された
基板上の電極部とプリント回路板上の電極部とを、非常
に数の多い細いリ−ド線を用いて確実に、かつ簡易に電
気的接続すると同時に機械的接続することができる。
【図面の簡単な説明】
【図1】本発明の電気的接続構造を有する基板の一実施
例の全体図である。
【図2】図1の基板のキャップ20を開けた状態を示し
た図である。
【図3】リ−ド線30の基板との接続の様子を示した、
図2の2−2^ 線に沿った断面図である。
【図4】基板に取付けられる前のリ−ド線の一実施例を
示した図である。
【図5】一般的なICチップが設置された基板を示した
図である。
【符号の説明】 30、120、122 リ−ド線 40、100 基板 50 ICチップ 70、105 タブ 110 プリント回路板 130、132、134 ポリイミド・テ−プ 140、142 はんだ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小早川 泰一 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 前田 洋二 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 土田 修平 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 ICチップの搭載された基板上の電極部
    と、該基板を取付けるプリント回路板上の電極部とをリ
    −ド線を用いて電気的に接続をする電気的接続構造にお
    いて、 上記リ−ド線が、上記基板の上部、底部及び側部の少な
    くとも3ヵ所で上記基板に接合され、上記基板の底部と
    同一な平面よりも突出した突部を有し、該突部において
    上記プリント回路板上の電極部と電気的接続をするこ
    と、を特徴とする上記接続構造。
  2. 【請求項2】 上記リ−ド線の上記突部が、上記基板の
    底部及び側部の上記リ−ド線の接合部の間に形成された
    円弧状の曲線からなることを特徴とする請求項1記載の
    接続構造。
  3. 【請求項3】 上記リ−ド線の上記基板への接合が、樹
    脂テ−プ、または耐熱接着剤、あるいはこれらの併用に
    よって行われることを特徴とする請求項1記載の接続構
    造。
  4. 【請求項4】 上記リ−ド線と上記プリント回路板上の
    電極部と電気的接続が、はんだ、または導電性接着剤に
    よって行われることを特徴とする請求項3記載の接続構
    造。
  5. 【請求項5】 上記基板上の電極部と上記リ−ド線との
    電気的接続を、はんだ、または導電性接着剤で行うこと
    を特徴とする請求項3記載の接続構造。
  6. 【請求項6】 上記基板上の電極部と上記リ−ド線との
    電気的接続がされた部分を樹脂封止することを特徴とす
    る請求項5記載の接続構造。
  7. 【請求項7】 ICチップの搭載された、等間隔に配置
    された複数の電極部を有する基板と、 上記基板を取付ける、等間隔に配置された複数の電極部
    を有するプリント回路板と、 上記基板上の電極部と上記プリント回路板上の電極部と
    を電気的に接続する複数のリ−ド線とを有し、 上記リ−ド線が等間隔に配置されるように、上記複数の
    リ−ド線の両端及び該両端間の1ヵ所の少なくとも計3
    ヵ所が樹脂テ−プで固定され、上記固定された箇所が各
    々上記基板の上部、底部及び側部に接合し、上記リ−ド
    線の各々が上記基板の底部と同一な平面よりも突出した
    突部を有し、該突部において上記プリント回路板上の複
    数の電極部と電気的接続をする、基板上の複数の電極部
    とプリント回路板上の複数の電極部とを電気的に接続を
    する電気的接続構造。
  8. 【請求項8】 上記複数のリ−ド線が0.5ミリ以下の
    等間隔で配置されていることを特徴とする請求項7記載
    の接続構造。
  9. 【請求項9】 上記リ−ド線の上記突部が、上記基板の
    底部及び側部の上記リ−ド線の接合部の間に形成された
    円弧状の曲線からなることを特徴とする請求項7記載の
    接続構造。
  10. 【請求項10】 上記リ−ド線の各々の上記突部が、上
    記基板の底部と同一な平面に対して一様な高さを有し、
    上記基板及び上記プリント回路板が略平行に配置される
    ことを特徴とする請求項9記載の接続構造。
  11. 【請求項11】 ICチップの搭載された基板上の等間
    隔に配置された複数の電極部と、上記基板を取付けるプ
    リント回路板上の等間隔に配置された複数の電極部とを
    リ−ド線を用いて電気的に接続をする方法であって、 リ−ド線の両端及び該両端間の1ヵ所の少なくとも計3
    ヵ所が樹脂テ−プで固定された、上記基板上の複数の電
    極の数と同数の互いに等間隔のリ−ド線からなる複数の
    リ−ド線を、上記基板の上部、底部及び側部の少なくと
    も3ヵ所で上記基板に接合する工程と、 上記基板上の等間隔に配置された複数の電極部と上記複
    数のリ−ド線を電気的に接続をする工程と、 上記プリント回路板上の等間隔に配置された複数の電極
    部と上記複数のリ−ド線を電気的に接続をする工程と、 を含む上記接続方法。
  12. 【請求項12】 上記複数のリ−ド線を上記基板に接合
    する工程が、上記複数のリ−ド線の各々が上記基板の底
    部と同一な平面よりも突出した突部を有するように、上
    記複数のリ−ド線を上記基板の側部形状に合わせて曲げ
    ることを含む、請求項11記載の接続方法。
  13. 【請求項13】 上記プリント回路板上の電極部と上記
    複数のリ−ド線を電気的に接続をする工程が、上記突部
    において、はんだ、または導電性接着剤によって行われ
    ることを特徴とする請求項12記載の接続方法。
  14. 【請求項14】 上記複数のリ−ド線の上記基板への接
    合が、上記樹脂テ−プ、または耐熱接着剤、あるいはこ
    れらの併用によって行われることを特徴とする請求項1
    1記載の接続方法。
JP5057237A 1993-03-17 1993-03-17 電気的接続構造 Expired - Fee Related JP2643074B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5057237A JP2643074B2 (ja) 1993-03-17 1993-03-17 電気的接続構造
US08/186,737 US5444299A (en) 1993-03-17 1994-01-25 Electronic package with lead wire connections
EP94301870A EP0616367A1 (en) 1993-03-17 1994-03-16 Lead structure and lead connecting method for semiconductor device
US08/426,536 US5470796A (en) 1993-03-17 1995-04-21 Electronic package with lead wire connections and method of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5057237A JP2643074B2 (ja) 1993-03-17 1993-03-17 電気的接続構造

Publications (2)

Publication Number Publication Date
JPH06275766A true JPH06275766A (ja) 1994-09-30
JP2643074B2 JP2643074B2 (ja) 1997-08-20

Family

ID=13049932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5057237A Expired - Fee Related JP2643074B2 (ja) 1993-03-17 1993-03-17 電気的接続構造

Country Status (3)

Country Link
US (2) US5444299A (ja)
EP (1) EP0616367A1 (ja)
JP (1) JP2643074B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309861A (en) * 1992-08-05 1994-05-10 Mardikian 1991 Irrevocable Trust Shock-absorber mounted seat for personal watercraft and boats
JPH07221105A (ja) * 1994-01-31 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
ATE164706T1 (de) * 1994-09-21 1998-04-15 Siemens Ag Schichtschaltung mit anschlussklemmen
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US20080138143A1 (en) * 2006-12-12 2008-06-12 O'connell Tami Fluid Dispensing Systems For Pump Dispenser for Use With Substrates

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355446U (ja) * 1986-09-26 1988-04-13
JPH03503699A (ja) * 1988-04-12 1991-08-15 ジャスティン シィ.ボルガー 予備成形したチップキャリヤキャビティパッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482781A (en) * 1982-05-17 1984-11-13 National Semiconductor Corporation Stabilization of semiconductor device package leads
US4819041A (en) * 1983-12-30 1989-04-04 Amp Incorporated Surface mounted integrated circuit chip package and method for making same
JPS6298759A (ja) * 1985-10-25 1987-05-08 Mitsubishi Electric Corp 電子デバイス
US4689875A (en) * 1986-02-13 1987-09-01 Vtc Incorporated Integrated circuit packaging process
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5219795A (en) * 1989-02-07 1993-06-15 Fujitsu Limited Dual in-line packaging and method of producing the same
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
JPH03201545A (ja) * 1989-12-28 1991-09-03 Hitachi Ltd 半導体装置
JP2848682B2 (ja) * 1990-06-01 1999-01-20 株式会社東芝 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
DE4119741C1 (ja) * 1991-06-15 1992-11-12 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
US5375320A (en) * 1991-08-13 1994-12-27 Micron Technology, Inc. Method of forming "J" leads on a semiconductor device
JPH06103707B2 (ja) * 1991-12-26 1994-12-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップの交換方法
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5228862A (en) * 1992-08-31 1993-07-20 International Business Machines Corporation Fluid pressure actuated connector
US5329159A (en) * 1993-08-03 1994-07-12 Motorola, Inc. Semiconductor device employing an aluminum clad leadframe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355446U (ja) * 1986-09-26 1988-04-13
JPH03503699A (ja) * 1988-04-12 1991-08-15 ジャスティン シィ.ボルガー 予備成形したチップキャリヤキャビティパッケージ

Also Published As

Publication number Publication date
US5444299A (en) 1995-08-22
US5470796A (en) 1995-11-28
EP0616367A1 (en) 1994-09-21
JP2643074B2 (ja) 1997-08-20

Similar Documents

Publication Publication Date Title
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2980046B2 (ja) 半導体装置の実装構造および実装方法
KR20010078040A (ko) 플렉시블배선기판 및 그 제조방법 및 플렉시블배선기판을구비한 표시장치
JP2568748B2 (ja) 半導体装置
JPH10313089A (ja) 電子部品およびその実装構造
JP2643074B2 (ja) 電気的接続構造
CN114026685A (zh) 电子装置以及电子装置的安装结构
GB2174543A (en) Improved packaging of semiconductor devices
KR100697804B1 (ko) 서멀 프린트 헤드
JP2670505B2 (ja) 電子部品搭載用基板
JP2901955B1 (ja) 回路基板、基板実装方法及び回路アセンブリ
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP2652222B2 (ja) 電子部品搭載用基板
JP3409380B2 (ja) プリント基板装置
JP2715957B2 (ja) 混成集積回路装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH04338599A (ja) 実装基板およびその実装構造
JPH0451484Y2 (ja)
JP2523209Y2 (ja) 混成集積回路
JP2007059811A (ja) 電子機器
JPH0739244Y2 (ja) 混成集積回路装置
JPH07262337A (ja) 半導体パッケージの取付構造およびicカード
JP2000299543A (ja) 基板間接続構造
JPS63117437A (ja) 半導体チツプ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees