JPS59193039A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59193039A JPS59193039A JP58067342A JP6734283A JPS59193039A JP S59193039 A JPS59193039 A JP S59193039A JP 58067342 A JP58067342 A JP 58067342A JP 6734283 A JP6734283 A JP 6734283A JP S59193039 A JPS59193039 A JP S59193039A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal
- frame
- bumps
- metal frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子上の電極と多数本の外部リートとを
一括して接合する方法に関するものである。
一括して接合する方法に関するものである。
従来例の構成とその問題点
近年、IC,LSI等の半導体素子は各種の家庭電化製
品、産業用機器の分野へ導入きれている。
品、産業用機器の分野へ導入きれている。
これら家庭電化製品、産業用機器は省資源化、省電力化
のためにあるいは利用範囲を拡大させるために、小型化
、薄型化のいわゆるポータプル化か促進されてきている
。
のためにあるいは利用範囲を拡大させるために、小型化
、薄型化のいわゆるポータプル化か促進されてきている
。
半導体素子においてもポータプル化に対応ゴるために、
パッケージングの小型化、薄型化が要求されてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子キ位のチップに切断され、チップの周辺に
設けら右たアルミ電極端子から外部端子へ電極リードを
取高して取扱いやすくしまた機械的保護のだめにパッケ
ージングされる。通常、これら半導体素子のパソヶージ
ングに1dDIL、チップキャリヤ、テープギヤリヤ方
式等が用いられている。
パッケージングの小型化、薄型化が要求されてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子キ位のチップに切断され、チップの周辺に
設けら右たアルミ電極端子から外部端子へ電極リードを
取高して取扱いやすくしまた機械的保護のだめにパッケ
ージングされる。通常、これら半導体素子のパソヶージ
ングに1dDIL、チップキャリヤ、テープギヤリヤ方
式等が用いられている。
特に近年、熱圧着方式によるワイヤーボンディングの高
速化が進み、1ワイヤー当り0.2秒に達するボンダー
も出現している。ワイヤーボンディング方式によるパン
ケージングは第1図に示す様な長尺のFe−Ni1だは
コバール等の金属の板(フレームと呼ぶ)をパンチング
又は、光蝕刻法によって半導体素子を載置するだめの領
域、ダイボンドエリア2や半導体素子の電極と外部へ導
出するだめのワイヤボンティング用の領域を有するリー
ド群3からなる。金属フレーム1が基体となる。
速化が進み、1ワイヤー当り0.2秒に達するボンダー
も出現している。ワイヤーボンディング方式によるパン
ケージングは第1図に示す様な長尺のFe−Ni1だは
コバール等の金属の板(フレームと呼ぶ)をパンチング
又は、光蝕刻法によって半導体素子を載置するだめの領
域、ダイボンドエリア2や半導体素子の電極と外部へ導
出するだめのワイヤボンティング用の領域を有するリー
ド群3からなる。金属フレーム1が基体となる。
第2図で半導体素子を載置した状態を説明する。
前記金属フレーム1のダイボンドエリア2に半導体素子
4を載置固定する。ダイボンドエリアには通常Auメッ
キが施され、前記半導体素子4を載置固定する場合には
金属フレームを加熱きせておき、Au −Siの共晶合
金6で固定するか、導電性接着剤5で固定するものであ
る。つぎに25〜36μm直径のAu線7を用いて、超
音波振動を併用した熱圧着法により半導体素子4上のア
ルミ電極6と前記金属フレーム1のリー ド群3とを接
続するものである。又、前記金属フレームのり−1−ノ
!T3の先端でワイヤーボンディングが殉される領域ば
Au メッキが施される。
4を載置固定する。ダイボンドエリアには通常Auメッ
キが施され、前記半導体素子4を載置固定する場合には
金属フレームを加熱きせておき、Au −Siの共晶合
金6で固定するか、導電性接着剤5で固定するものであ
る。つぎに25〜36μm直径のAu線7を用いて、超
音波振動を併用した熱圧着法により半導体素子4上のア
ルミ電極6と前記金属フレーム1のリー ド群3とを接
続するものである。又、前記金属フレームのり−1−ノ
!T3の先端でワイヤーボンディングが殉される領域ば
Au メッキが施される。
ワイヤボンティングが終れば、前記半導体素子とリード
群の一部を含み、樹脂により成型される。
群の一部を含み、樹脂により成型される。
従来のこの様な金属クレームを用いて半導体素子ヲバッ
ケージングする方法ニおいては、次の様な問題かある。
ケージングする方法ニおいては、次の様な問題かある。
すなわち、■ 金属フレームの半導体素子を載置固定す
る領域2および、ワイヤボンディングするIJ−ド群の
先端領域8にAu メッキ処理する必要がある。■ 更
に半導体素子を前記金属フレームに載置、固定するだめ
にAu−3iの共晶物を形成させるかあるいは導電性接
着剤で固定ぜせなければならない。■ 半導体素子上の
アルミ電極6とり一1゛群8とを接続するだめに、Au
ワイヤか、もしくばA5ワイヤ7を必要とし、ワイヤ7
で接続する工程が必閥となる。■ 又、半導体素子の載
置領域2とリード群3との間に間隙t1を必要とするた
めに、パンケージングの大きさが大きくなる。■ ワイ
ヤ7か接続時にループをえかくため、ワイヤ7の頂点が
半導体素子4の表面よりも飛ひ出し、パンケージの高さ
t2が大きくなる等の問題があり、パッケージングのコ
ストが高くかつ、寸法も大きくなってし丑う欠点があっ
た。
る領域2および、ワイヤボンディングするIJ−ド群の
先端領域8にAu メッキ処理する必要がある。■ 更
に半導体素子を前記金属フレームに載置、固定するだめ
にAu−3iの共晶物を形成させるかあるいは導電性接
着剤で固定ぜせなければならない。■ 半導体素子上の
アルミ電極6とり一1゛群8とを接続するだめに、Au
ワイヤか、もしくばA5ワイヤ7を必要とし、ワイヤ7
で接続する工程が必閥となる。■ 又、半導体素子の載
置領域2とリード群3との間に間隙t1を必要とするた
めに、パンケージングの大きさが大きくなる。■ ワイ
ヤ7か接続時にループをえかくため、ワイヤ7の頂点が
半導体素子4の表面よりも飛ひ出し、パンケージの高さ
t2が大きくなる等の問題があり、パッケージングのコ
ストが高くかつ、寸法も大きくなってし丑う欠点があっ
た。
発明の目的
本発明はこのような従来の問題に鑑み、金属フレームの
り一ト群の先端に金属突起を転写接合し、金属突起を直
接半導体素子上のアルミ電極に接合する事により、コス
トの安い小型のパッケージを提供することを目的とする
。
り一ト群の先端に金属突起を転写接合し、金属突起を直
接半導体素子上のアルミ電極に接合する事により、コス
トの安い小型のパッケージを提供することを目的とする
。
発明の構成
一体成型きれた金属フレームのリード群に他の基板に形
成した金属突起−七転写接合し、更に前記金属突起を半
導体素子上のアルミ電極に加熱、加圧し接合する事によ
り、前記リード群と半導体素子とを電気的および機械的
に接続せしめ、前記リート群の一部を含み半導体素子を
樹脂で成形するものである。
成した金属突起−七転写接合し、更に前記金属突起を半
導体素子上のアルミ電極に加熱、加圧し接合する事によ
り、前記リード群と半導体素子とを電気的および機械的
に接続せしめ、前記リート群の一部を含み半導体素子を
樹脂で成形するものである。
実施例の説明
第4図は本発明に用いる金属フレーム11の例である。
前記金属フレーム11にはり−ドl!’p13が機械的
な打抜き法あるいはエツチング法で形成され、リード群
13の任意の先端は後述する半導体素子上のアルミ電極
の位置に対応した位置に設けられるものである。また、
金属フレーム11ばNi 、 SuS 、 Fe−Ni
合金、Cu等の金属板で50 μm−500μm厚であ
って、部分的な金メノギ処理あるいはSn、Ni、Ag
メッキ処理が0.2〜2.○μm施される。更にまだ、
リ−1・群の先端と後述するた構造である。
な打抜き法あるいはエツチング法で形成され、リード群
13の任意の先端は後述する半導体素子上のアルミ電極
の位置に対応した位置に設けられるものである。また、
金属フレーム11ばNi 、 SuS 、 Fe−Ni
合金、Cu等の金属板で50 μm−500μm厚であ
って、部分的な金メノギ処理あるいはSn、Ni、Ag
メッキ処理が0.2〜2.○μm施される。更にまだ、
リ−1・群の先端と後述するた構造である。
次にリートl?i13を有する金属フレーム11に半導
体素子を接合する方法を第6図で述べる。絶縁板2Q上
に半導体素子の電極と対応した位置に金属突起21を形
成しておく。次に金属突起21に前述した金属フレーム
のリード群13を位置合せし、加熱した冶具22で加圧
する(第6図a)。
体素子を接合する方法を第6図で述べる。絶縁板2Q上
に半導体素子の電極と対応した位置に金属突起21を形
成しておく。次に金属突起21に前述した金属フレーム
のリード群13を位置合せし、加熱した冶具22で加圧
する(第6図a)。
ここで金属突起21は、ガラス、セラミック等の絶縁板
20上に、Pd、Pt、Au、Cu、Ni等の金属膜を
形成しておき、選択的に電解メッキ法で形成きれるもの
である。あるいはこの突起21は、SuS、Si、Ni
板上に直接選択的に電解メッキ法で形成する事もで
きる。件だ前記金属突起ばAu。
20上に、Pd、Pt、Au、Cu、Ni等の金属膜を
形成しておき、選択的に電解メッキ法で形成きれるもの
である。あるいはこの突起21は、SuS、Si、Ni
板上に直接選択的に電解メッキ法で形成する事もで
きる。件だ前記金属突起ばAu。
半IJ]、Ag、Cu等で形成されるものである。
次に冶具22で加熱、加圧し、治具22を取り去れば、
金属突起21は絶縁板20から剥離し、す=ド群の先端
に接合される(第6図b)。例えば、リード群とSn
メッキ処理が0.4μm施してあり、金属突起がAuで
あれば、治具22の加熱によりAu−5nの共晶合金を
容易に作りゃすいから第6図すの如く金属突起21はリ
ード群13側に固定されるものである。
金属突起21は絶縁板20から剥離し、す=ド群の先端
に接合される(第6図b)。例えば、リード群とSn
メッキ処理が0.4μm施してあり、金属突起がAuで
あれば、治具22の加熱によりAu−5nの共晶合金を
容易に作りゃすいから第6図すの如く金属突起21はリ
ード群13側に固定されるものである。
次いで、半導体素子23のアルミニウム電極24と前記
金属フレームの’) −1−J!713に接合した金属
突起21とを位置合せし、冶具22で加圧、加熱する(
第6図C)。前記工程によって、金属突起21は半導体
素子23のアルミニウム電極24に例えばAu−、AI
の合金によって接合される。この状態を第6図dに示し
た。前記治具22ば、半田ごて如きの常時加熱方式であ
っても良いし、パルス電流による瞬間加熱方式のいずれ
でも良い。
金属フレームの’) −1−J!713に接合した金属
突起21とを位置合せし、冶具22で加圧、加熱する(
第6図C)。前記工程によって、金属突起21は半導体
素子23のアルミニウム電極24に例えばAu−、AI
の合金によって接合される。この状態を第6図dに示し
た。前記治具22ば、半田ごて如きの常時加熱方式であ
っても良いし、パルス電流による瞬間加熱方式のいずれ
でも良い。
捷だ、本発明の効果を高めるために、冶具22iC超音
波振動を印加しても良い。
波振動を印加しても良い。
次に、半導体素子23を含め、リート群13の先端領域
にエポキシ系、シリコーン系等の樹脂により保護を行々
う。第γ図aは、第6図dの状態に保護用の樹脂を形成
した状態を示す、第7図すは、前記リード群13を切断
、成型して13のごとくし、他の実装用プリント配線基
板もしくは、セラミック配線基板へ、接合しゃすい状態
にしん構造である。
にエポキシ系、シリコーン系等の樹脂により保護を行々
う。第γ図aは、第6図dの状態に保護用の樹脂を形成
した状態を示す、第7図すは、前記リード群13を切断
、成型して13のごとくし、他の実装用プリント配線基
板もしくは、セラミック配線基板へ、接合しゃすい状態
にしん構造である。
第8図は保護用の樹脂を形成する場合の他の実施例を示
す。絶縁性の板26を半導体素子23上に設け、板26
と半導体素子23との間に保護用樹脂25′を介在させ
た構造である。第8図aは第6図dの状態に絶縁性の板
26を設けた構造で、第8図すは半導体素子23の素子
形成面が上面になる様に1ル一ト群13′を切断、成形
し、配線基板27に搭載した状態、第8図Cは前記半導
体素子23の素子形成面が下面になる様に前記リ−1・
群13′を切断、成形し、配線基板27に搭載した状態
を示す。
す。絶縁性の板26を半導体素子23上に設け、板26
と半導体素子23との間に保護用樹脂25′を介在させ
た構造である。第8図aは第6図dの状態に絶縁性の板
26を設けた構造で、第8図すは半導体素子23の素子
形成面が上面になる様に1ル一ト群13′を切断、成形
し、配線基板27に搭載した状態、第8図Cは前記半導
体素子23の素子形成面が下面になる様に前記リ−1・
群13′を切断、成形し、配線基板27に搭載した状態
を示す。
第8図で説明したような保護樹脂の形成方法であれば、
第7図に比較して、全体の厚みを著しく薄くでき、かつ
、板26が、外部からの水分の浸入を防止し、かつ機械
的保護の効果を有するものである。板26はアルミニウ
ム板に酸化膜を形成した材料、あるいはNi、SuS板
、セラミック板。
第7図に比較して、全体の厚みを著しく薄くでき、かつ
、板26が、外部からの水分の浸入を防止し、かつ機械
的保護の効果を有するものである。板26はアルミニウ
ム板に酸化膜を形成した材料、あるいはNi、SuS板
、セラミック板。
ガラス板等を用いる事ができ、これらの厚さは50μm
〜1000μm程度の厚さで充分である。
〜1000μm程度の厚さで充分である。
また樹脂26′は、熱伝導性を有した材料を用い、放熱
効果を促進させることもできるものである。
効果を促進させることもできるものである。
発明の効果
以上述べた如く、金属フレームのリード群の先端に、他
の基板に形成した金属突起を転写、接合し、しかるのち
、半導体素子の電極に前記金属突起を接合する方法にお
いては次の様な効果がある。
の基板に形成した金属突起を転写、接合し、しかるのち
、半導体素子の電極に前記金属突起を接合する方法にお
いては次の様な効果がある。
■ 金属フレームのり一ト群の先端が半導体素子の電極
の位置と同位置に形成されるから、従来のワイヤボンテ
ィング方式でのへた第3図の間隙を必要としないから、
小面積の半導体装置を得ることかできる。
の位置と同位置に形成されるから、従来のワイヤボンテ
ィング方式でのへた第3図の間隙を必要としないから、
小面積の半導体装置を得ることかできる。
■ 金属フレームにAu メッキ処理を必要としないか
ら、金の使用量が著しく少なくなり、更にまたAuの金
属突起がメンキ法で形成されるから、線引加工したAu
線よりもHa程度の金のコストとなり、低コストの半導
体装置を得る事ができる。
ら、金の使用量が著しく少なくなり、更にまたAuの金
属突起がメンキ法で形成されるから、線引加工したAu
線よりもHa程度の金のコストとなり、低コストの半導
体装置を得る事ができる。
■ まだ、リード群と半導体素子と接合する際に、ワイ
ヤボンディングの様に、半導体素子を固定する必要がな
い。すなわち、ターイボンディングの工程が不用となる
。
ヤボンディングの様に、半導体素子を固定する必要がな
い。すなわち、ターイボンディングの工程が不用となる
。
以上のべ/C如く、本発明によれば著しく低コストで、
小型の半導体装置を提供できるものである。
小型の半導体装置を提供できるものである。
第1図は従来の金属フレームの斜視図、第2図は金属フ
レーム上にワイヤボンディング法により接続された半導
体素子を示す斜視図、第3図は第2図の断面図、第4図
は本発明に用いるリードフ+22 レームの斜視図、第5図(a)〜得は本発明に用いるI
J−ドフレームのリード群の形状例を示す図、d6図(
a)〜(d)Vi、本発明の一実施例の方法により半導
体装置を製造する場合の工程断面図、第7図(a)。 (b)、第8図(2L)〜(C)は半導体装置を保護用
樹脂で保護する場合の他の実施例の断面構造図である。 11・・・・・金属フレーム、13・・・・・・リート
群、21・・・・・・金属突起、23・・・・・半導体
素子、25.25’・・・・・保護用樹脂。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 wJB図 乙 第5図 13 f+ (c) (dン 串−一=■ \14 6図 (の) 第7図 (久9 2、′5 8図 (ωう (C) 7?3
レーム上にワイヤボンディング法により接続された半導
体素子を示す斜視図、第3図は第2図の断面図、第4図
は本発明に用いるリードフ+22 レームの斜視図、第5図(a)〜得は本発明に用いるI
J−ドフレームのリード群の形状例を示す図、d6図(
a)〜(d)Vi、本発明の一実施例の方法により半導
体装置を製造する場合の工程断面図、第7図(a)。 (b)、第8図(2L)〜(C)は半導体装置を保護用
樹脂で保護する場合の他の実施例の断面構造図である。 11・・・・・金属フレーム、13・・・・・・リート
群、21・・・・・・金属突起、23・・・・・半導体
素子、25.25’・・・・・保護用樹脂。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 wJB図 乙 第5図 13 f+ (c) (dン 串−一=■ \14 6図 (の) 第7図 (久9 2、′5 8図 (ωう (C) 7?3
Claims (2)
- (1) 基板上に選択的に金属突起物を形成し、この
後前記金属突起物を金属フレームと一体になった金属リ
ートに転写接合する工程、前記金属リード上の金属突起
を半導体素子上の電極に一括接合する工程、前記金属リ
ードの一部を含む前記半導体素子上VC,保護樹脂を形
成する工程、前記金属リードを前記金属フレームより分
離する工程を含むことを特徴とする半導体装置の製造方
法。 - (2) 金属リード上の金属突起を半導体素子上の電
極に一括接合I−だ後、前記半導体素子上の領域もしく
は前記半導体素子と金属リードの一部を含む領域に板状
物を載置し、前記半導体素子もしくは前記金属リードの
一部との間に保護樹脂を充てんすることを特徴とする特
許請求の範囲第1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58067342A JPS59193039A (ja) | 1983-04-15 | 1983-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58067342A JPS59193039A (ja) | 1983-04-15 | 1983-04-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59193039A true JPS59193039A (ja) | 1984-11-01 |
Family
ID=13342251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58067342A Pending JPS59193039A (ja) | 1983-04-15 | 1983-04-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59193039A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128548A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electronics Corp | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4946378A (ja) * | 1972-09-05 | 1974-05-02 | ||
JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
-
1983
- 1983-04-15 JP JP58067342A patent/JPS59193039A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4946378A (ja) * | 1972-09-05 | 1974-05-02 | ||
JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61128548A (ja) * | 1984-11-27 | 1986-06-16 | Matsushita Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3780122B2 (ja) | 半導体装置の製造方法 | |
TWI295846B (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
US5710695A (en) | Leadframe ball grid array package | |
JP5442368B2 (ja) | 直付リード線を備えるicチップパッケージ | |
JP3425202B2 (ja) | 電子装置パッケージ・アセンブリー | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2625654B2 (ja) | 半導体装置およびその製造方法 | |
JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
JP2000243887A (ja) | 半導体装置とその製造方法 | |
JPS60167454A (ja) | 半導体装置 | |
JPWO2011030368A1 (ja) | 半導体装置とその製造方法 | |
JP4822038B2 (ja) | ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム | |
JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPS59193039A (ja) | 半導体装置の製造方法 | |
JPH07176664A (ja) | 半導体装置およびその製造方法 | |
JPH0817870A (ja) | 半導体装置 | |
JPH10335366A (ja) | 半導体装置 | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
JPS61287238A (ja) | 半導体装置の製造方法 | |
JPS62123727A (ja) | 半導体装置 | |
JPS60160624A (ja) | 半導体チツプの絶縁分離方法 | |
JP3295987B2 (ja) | 半導体装置の製造方法 | |
JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
JPH09330992A (ja) | 半導体装置実装体とその製造方法 |