JPS60130147A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60130147A JPS60130147A JP58239103A JP23910383A JPS60130147A JP S60130147 A JPS60130147 A JP S60130147A JP 58239103 A JP58239103 A JP 58239103A JP 23910383 A JP23910383 A JP 23910383A JP S60130147 A JPS60130147 A JP S60130147A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lead
- semiconductor element
- electrode
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業−にの利用分野
本発明は半導体素子等の高密度、薄型、小型の実装にお
ける転写ハング方式による半導体装置の製造方法に関す
るものである。
ける転写ハング方式による半導体装置の製造方法に関す
るものである。
従来例の構成とその問題点
近年、ＩＣ，ＬＳＩ等の半導体素子は各種の家庭電化製
品、産業用機器の分野へ導入されている。
品、産業用機器の分野へ導入されている。
これら家庭電化製品、産業用機器は、省資源化。
省電力化のためにあるいは利用範囲を拡大させるために
、多機能化、小型化、薄型化のいわゆるポータプル化が
促進されてきている。
、多機能化、小型化、薄型化のいわゆるポータプル化が
促進されてきている。
半導体素子においてもポータプル化に対応するために、
パッケージングの小型化、薄型化が要求されてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子単位のチップに切断され、チップの周辺に
設けられたアルミ電極端子から外部端子へ電極リードを
取出して取扱いやすくしまた機械的保護のためにパッケ
ージングされる。通常、これら半導体素子のパッケージ
ングｙ（Ｂ、Ｄ Ｉ Ｌ、チップキャリヤ、フリップチ
ップ、フィルムキャリヤ方式等が用いられているが、前
記した目的のためには、フィルムキャリヤ方式が有望で
ある。
パッケージングの小型化、薄型化が要求されてきている
。拡散工程、電極配線工程の終了したシリコンスライス
は半導体素子単位のチップに切断され、チップの周辺に
設けられたアルミ電極端子から外部端子へ電極リードを
取出して取扱いやすくしまた機械的保護のためにパッケ
ージングされる。通常、これら半導体素子のパッケージ
ングｙ（Ｂ、Ｄ Ｉ Ｌ、チップキャリヤ、フリップチ
ップ、フィルムキャリヤ方式等が用いられているが、前
記した目的のためには、フィルムキャリヤ方式が有望で
ある。
半導体素子の電極端子にフィルムキャリヤのリード端子
を接合する手段のひとつとして転写バンブ方式（特開昭
６７−１５２１４７号）が提案されている。この転写バ
ンプ方式は、絶縁性基板上の半導体素子の電極と対応し
た位置にＡｕ の金属突起（バンプ）を形成しておき、
まず、金属突起とフィルムキャリヤのＳｎ ノノキした
リード端子とを位置合せし、ソールで加圧、加熱し、前
記リード端子に絶縁性基板上の金属突起をＡｕ −Ｓｎ
合金で接合し、絶縁性基板上から金属突起を剥離せしめ
、リード端子に転写させる。次いで、半導体素子の電極
端子（アルミ）とリード端子の金属突起とを位置合せし
、ツールで加圧、加熱せしめ、Ａｕ −Ａ１合金で金属
突起と半導体素子の電極端子とを接合するものである。
を接合する手段のひとつとして転写バンブ方式（特開昭
６７−１５２１４７号）が提案されている。この転写バ
ンプ方式は、絶縁性基板上の半導体素子の電極と対応し
た位置にＡｕ の金属突起（バンプ）を形成しておき、
まず、金属突起とフィルムキャリヤのＳｎ ノノキした
リード端子とを位置合せし、ソールで加圧、加熱し、前
記リード端子に絶縁性基板上の金属突起をＡｕ −Ｓｎ
合金で接合し、絶縁性基板上から金属突起を剥離せしめ
、リード端子に転写させる。次いで、半導体素子の電極
端子（アルミ）とリード端子の金属突起とを位置合せし
、ツールで加圧、加熱せしめ、Ａｕ −Ａ１合金で金属
突起と半導体素子の電極端子とを接合するものである。
従来、転写バンプ方式のフィルムキャリヤのリードは第
１図に示す構成であった。すなわち、長尺の樹脂フィル
ム１には半導体素子２と樹脂フィルム１から延在したリ
ード端子３とを接合するために開化部４が形成されてい
る。樹脂フィルム１から延在したリード端子３ば、開孔
部４の領域において、同一の巾を有するものであった（
第１図ａ）。この場合、リード端子３に基板上に形成し
た金属突起を位置合せし転写する際に、リード端子３に
金属突起との位置合せ時の所定位置を示すキーがないた
めに、延在したリード端子のどの領域に金属突起を転写
、接合すべきかが不明確となるものである。
１図に示す構成であった。すなわち、長尺の樹脂フィル
ム１には半導体素子２と樹脂フィルム１から延在したリ
ード端子３とを接合するために開化部４が形成されてい
る。樹脂フィルム１から延在したリード端子３ば、開孔
部４の領域において、同一の巾を有するものであった（
第１図ａ）。この場合、リード端子３に基板上に形成し
た金属突起を位置合せし転写する際に、リード端子３に
金属突起との位置合せ時の所定位置を示すキーがないた
めに、延在したリード端子のどの領域に金属突起を転写
、接合すべきかが不明確となるものである。
リード端子３の巾が金属突起５のｒｉよりも太きいと、
半導体素子２の電極６とリード端子３に転写した金属突
起６とを位置合ぜする際に、第１図すの如く、金属突起
６がリード端子３にかくれてしまうために、位置合せが
著じるしく困難となり、位置合せずれによる接合強度の
低下を１ねくものである。丑だ、仮にリード端子３の１
１〕が金属突起６の１Ｊよジも小さいと、リード端子３
の延在方向と直角方向の位置合せは、金属突起６がリー
ド端子３からはみだすので割合容易ではあるが、延在方
向の位置合せは困黄（ｔとなへ樹脂フィルム１と半導体
素子２との距離Ａが上下、左右方向で異なってしまい（
第１図Ｃ）、樹脂フィルムに（浅域的応力・熱的応力が
作用した場合にリード端子３の長さが異なるために、リ
ード端子３が受ける応力も、上下、左右方向で不均等に
なり、リード端子３の破断をまねくものであった。また
、距離人の異いは、金属突起と半導体素子の電極６との
接合時にリード端子からの熱の逃げが不均等であるから
ボンデインダッールの温度分布に不均性をもたらし、こ
れも捷だ接合強度の低下をもたらすものであった。これ
は第１図すの構成でも同一である。
半導体素子２の電極６とリード端子３に転写した金属突
起６とを位置合ぜする際に、第１図すの如く、金属突起
６がリード端子３にかくれてしまうために、位置合せが
著じるしく困難となり、位置合せずれによる接合強度の
低下を１ねくものである。丑だ、仮にリード端子３の１
１〕が金属突起６の１Ｊよジも小さいと、リード端子３
の延在方向と直角方向の位置合せは、金属突起６がリー
ド端子３からはみだすので割合容易ではあるが、延在方
向の位置合せは困黄（ｔとなへ樹脂フィルム１と半導体
素子２との距離Ａが上下、左右方向で異なってしまい（
第１図Ｃ）、樹脂フィルムに（浅域的応力・熱的応力が
作用した場合にリード端子３の長さが異なるために、リ
ード端子３が受ける応力も、上下、左右方向で不均等に
なり、リード端子３の破断をまねくものであった。また
、距離人の異いは、金属突起と半導体素子の電極６との
接合時にリード端子からの熱の逃げが不均等であるから
ボンデインダッールの温度分布に不均性をもたらし、こ
れも捷だ接合強度の低下をもたらすものであった。これ
は第１図すの構成でも同一である。
発明の目的
本発明はこのような従来の問題に鑑み、位置合発明の構
成 本発明は、金属突起を転写する領域でかつ半導体素子の
電極に相対応する領域のフィルムリードの１１〕を、他
の領域に比べて小さくシ、これにより転写バンブ方式に
より半導体素子を実装する際、フィルムリードと金属突
起および半導体素子の電極との位置合せを著しるしく容
易とし、接合強度の高い半導体装置の製造を可能とする
ものである。
成 本発明は、金属突起を転写する領域でかつ半導体素子の
電極に相対応する領域のフィルムリードの１１〕を、他
の領域に比べて小さくシ、これにより転写バンブ方式に
より半導体素子を実装する際、フィルムリードと金属突
起および半導体素子の電極との位置合せを著しるしく容
易とし、接合強度の高い半導体装置の製造を可能とする
ものである。
実施例の説明
第２図は本発明の構成の１実施例であるフィルムリード
の形状を示したものである。
の形状を示したものである。
樹脂フィルム１から延在したフィルムリード３の先端部
分１１は金属突起を転写する領域でかつ半導体素子の電
極に相対応する領域であり、この部分１１の巾Ｂは延在
したフィルムリード３の１１〕人よりも、小さく形成さ
れているものである（第１図ａ）。甘だフィルムリード
の先端部分１１の長さＣは少なくとも、半導体素子の電
極の一辺の長さに相対応した関係を有するとともに、金
属突起１３のフィルムリードの延在方向の長さＤに相対
応する寸法を有するものである。例えば、ｙけ導体素子
の電極の一辺の長さと同一寸法かもしくは短かめである
。一方、金属突起１３に対しても同一であって、基板１
２上に形成した金属突起１３のフィルムリードの延在方
向の寸法りと同一（」−法かもしくけ短かめである（第
１図す、ｃ）。−ｉだ前記先端部１１のｊｌ］ Ｂは金
属突起１３の「１］よりも小さい。
分１１は金属突起を転写する領域でかつ半導体素子の電
極に相対応する領域であり、この部分１１の巾Ｂは延在
したフィルムリード３の１１〕人よりも、小さく形成さ
れているものである（第１図ａ）。甘だフィルムリード
の先端部分１１の長さＣは少なくとも、半導体素子の電
極の一辺の長さに相対応した関係を有するとともに、金
属突起１３のフィルムリードの延在方向の長さＤに相対
応する寸法を有するものである。例えば、ｙけ導体素子
の電極の一辺の長さと同一寸法かもしくは短かめである
。一方、金属突起１３に対しても同一であって、基板１
２上に形成した金属突起１３のフィルムリードの延在方
向の寸法りと同一（」−法かもしくけ短かめである（第
１図す、ｃ）。−ｉだ前記先端部１１のｊｌ］ Ｂは金
属突起１３の「１］よりも小さい。
この様な構成において、金属突起とフィルムリードとを
位置合せする際、フィルムリードの先端部１１に金属突
起１３が入るようにすれば良い。
位置合せする際、フィルムリードの先端部１１に金属突
起１３が入るようにすれば良い。
この時、先端部１１ば、他の領域よりも巾が小さくかつ
その長さＣが金属突起１３の寸法りと同じかもしくは小
さ目であるから、著しるしく容易に位置合せができ、従
来発生していた位置合せの不良およびこれによる接合強
度の不安定さをまねくことがない。
その長さＣが金属突起１３の寸法りと同じかもしくは小
さ目であるから、著しるしく容易に位置合せができ、従
来発生していた位置合せの不良およびこれによる接合強
度の不安定さをまねくことがない。
次に第２の実施例のフィルムリードの構成について第３
図で説明する。フィルムリード３の先端部１１′の長さ
Ｃ′は、金属突起１３の巾Ｄ’（第２図Ｃ）よりも短か
く構成されている。この様な構成においては、例えばフ
ィルムリード３が巾せ１くなる境界１４を、丁度、金属
突起１３の中心部領域になる寸法にＣ′を役割すれば、
金属突起とフィルムリードとの位置合せにおいて、フィ
ルムリードの境界１４が金属突起１３の中心にくる様に
位置合せをすれば良いから、位置合せが著じるしく容易
であり、かつ確実になるものである。
図で説明する。フィルムリード３の先端部１１′の長さ
Ｃ′は、金属突起１３の巾Ｄ’（第２図Ｃ）よりも短か
く構成されている。この様な構成においては、例えばフ
ィルムリード３が巾せ１くなる境界１４を、丁度、金属
突起１３の中心部領域になる寸法にＣ′を役割すれば、
金属突起とフィルムリードとの位置合せにおいて、フィ
ルムリードの境界１４が金属突起１３の中心にくる様に
位置合せをすれば良いから、位置合せが著じるしく容易
であり、かつ確実になるものである。
次に第４図をもちいて、本発明の全体の工程の実施例を
説明する。
説明する。
樹脂フィルム１から延在したフィルムリード３はＣｕ箔
をエツチング処理してビーム状に形成され、かつＳｎメ
ッキを０．４μｍの厚さに有するものである。一方、金
属突起１３を形成するための基板１２ば、ガラス、セラ
ミック等の絶縁性基板上にＰｔ 、 Ｐｄ 、 ＩＴＯ
等の金属膜″！たは導電性の金属酸化膜が形成され、こ
の」二にさらに、半導体素子の電極に相対応する領域の
みを開孔したメッキ用マスクパターンを有する５ｉ０２
＋ ５ｊ４Ｎ４ ｒ ポリイミド膜等の絶縁膜が形成
されており、前記開化部に金属突起１３が電解メッキ法
で形成される（第４図ａ）。
をエツチング処理してビーム状に形成され、かつＳｎメ
ッキを０．４μｍの厚さに有するものである。一方、金
属突起１３を形成するための基板１２ば、ガラス、セラ
ミック等の絶縁性基板上にＰｔ 、 Ｐｄ 、 ＩＴＯ
等の金属膜″！たは導電性の金属酸化膜が形成され、こ
の」二にさらに、半導体素子の電極に相対応する領域の
みを開孔したメッキ用マスクパターンを有する５ｉ０２
＋ ５ｊ４Ｎ４ ｒ ポリイミド膜等の絶縁膜が形成
されており、前記開化部に金属突起１３が電解メッキ法
で形成される（第４図ａ）。
次に、フィルムリード２ｏの巾広の領域と金属突起１３
とを位置合せ、ボンディングツール３゜で加熱加圧せし
め、フィルムリードの先端部のＩ＋広の領域に、金属突
起１３をＡｕ −Ｓｎの合金で転写・接合し、前記基板
１２より、金属突起１３を剥離するものである（第４図
ｂ）。
とを位置合せ、ボンディングツール３゜で加熱加圧せし
め、フィルムリードの先端部のＩ＋広の領域に、金属突
起１３をＡｕ −Ｓｎの合金で転写・接合し、前記基板
１２より、金属突起１３を剥離するものである（第４図
ｂ）。
次にフィルムリード３に転写・接合された金属突起１３
を半導体素子２の電極６に位置合せするわけであるが、
この場合、フィルムリード３の巾広の領域と電極とを位
置合せするのみで良い（第４図Ｃ）。位置合せが終了し
た段階で、金属突起１３は、確実に半導体素子２の電極
６」二の領域内に位置合せされ存在するものである。こ
の状態でボンディングソール３１で加圧、・加熱すれば
、金属突起ばＡｕ −Ａｌの合金で接合され、第４図ｄ
の状態を得るものである。
を半導体素子２の電極６に位置合せするわけであるが、
この場合、フィルムリード３の巾広の領域と電極とを位
置合せするのみで良い（第４図Ｃ）。位置合せが終了し
た段階で、金属突起１３は、確実に半導体素子２の電極
６」二の領域内に位置合せされ存在するものである。こ
の状態でボンディングソール３１で加圧、・加熱すれば
、金属突起ばＡｕ −Ａｌの合金で接合され、第４図ｄ
の状態を得るものである。
発明の効果
■ 延在したフィルムリードの金属突起を転写する領域
のみにおいて［１］が狭く形成されているから、１）１
■記金属突起をフィルムリードに位置合せする際、ｌＪ
狭く形成した領域に前記金属突起を位置合ぜすれば良い
から、著じるしく位置合せが容易となり、この工程での
所要時間を短縮できる。
のみにおいて［１］が狭く形成されているから、１）１
■記金属突起をフィルムリードに位置合せする際、ｌＪ
狭く形成した領域に前記金属突起を位置合ぜすれば良い
から、著じるしく位置合せが容易となり、この工程での
所要時間を短縮できる。
（２）寸だ、金属突起とｒ１Ｊ狭くなっているフィルム
リードの先端領域を基準に位置合せを行なっているので
従来例で説明した第１図すまた［Ｃの寸法Ａが上下、左
右方向で変化し、フィルムリードの強度を低下さすこと
がないので信頼性の高い半導体装置を得ることができる
。
リードの先端領域を基準に位置合せを行なっているので
従来例で説明した第１図すまた［Ｃの寸法Ａが上下、左
右方向で変化し、フィルムリードの強度を低下さすこと
がないので信頼性の高い半導体装置を得ることができる
。
■ さらに寸だ、位置合せが容易でかつ確実に実施でき
るので、金属突起とフィルムリードの位置合せづれが発
生しない。このため著しるしく接合強度が安定した信頼
性の高い半導体装置を得ることができる。
るので、金属突起とフィルムリードの位置合せづれが発
生しない。このため著しるしく接合強度が安定した信頼
性の高い半導体装置を得ることができる。
第１図ａｔｑ従来のフィルムリードの概略平面図。
第１図す、Ｃはリードと金属突起および半導体素子の電
極との位置合せ状態を示す概略平面図、第２図ａ、ｂは
本発明のフィルムリードと金属突起との位置合せ状態を
示す平面図、第２図０（ｔ”ｉ同位置台せ状態の断面図
、第３図は本発明の他の実施例のフィルムリードの概略
平面図、第４図ａ −ｄは本発明を用いた転写バンプ方
式の工程を示す断面図である。 ３・・・・・・フィルムリード、２・・・・−・半導体
素子、６・・・・・・電極、１１・・・・・・先端領域
、１２・・・・・・基板、１３・・・・・・金属突起。
極との位置合せ状態を示す概略平面図、第２図ａ、ｂは
本発明のフィルムリードと金属突起との位置合せ状態を
示す平面図、第２図０（ｔ”ｉ同位置台せ状態の断面図
、第３図は本発明の他の実施例のフィルムリードの概略
平面図、第４図ａ −ｄは本発明を用いた転写バンプ方
式の工程を示す断面図である。 ３・・・・・・フィルムリード、２・・・・−・半導体
素子、６・・・・・・電極、１１・・・・・・先端領域
、１２・・・・・・基板、１３・・・・・・金属突起。
Claims (1)
- 樹脂フィルムから延存したフィルムリードの金属突起を
転写する領域でかつ半導体素子の電極に相対応する第１
の領域の巾を、他の第２の領域の「１Ｊより小さくかつ
前記金属突起の巾よりも小さく形成し、前記第２の領域
に基板上の前記金属突起を転写・接合したのち、前記金
属突起を前記半導体素子の電極に接合することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239103A JPS60130147A (ja) | 1983-12-19 | 1983-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239103A JPS60130147A (ja) | 1983-12-19 | 1983-12-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130147A true JPS60130147A (ja) | 1985-07-11 |
| JPH0221653B2 JPH0221653B2 (ja) | 1990-05-15 |
Family
ID=17039848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239103A Granted JPS60130147A (ja) | 1983-12-19 | 1983-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130147A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619054U (ja) * | 1979-07-20 | 1981-02-19 | ||
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5496785A (en) * | 1978-12-14 | 1979-07-31 | Matsushita Electric Ind Co Ltd | Thermostat |
-
1983
- 1983-12-19 JP JP58239103A patent/JPS60130147A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619054U (ja) * | 1979-07-20 | 1981-02-19 | ||
| JPS57152147A (en) * | 1981-03-16 | 1982-09-20 | Matsushita Electric Ind Co Ltd | Formation of metal projection on metal lead |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221653B2 (ja) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357618B2 (ja) | ||
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JPH06295939A (ja) | 半導体装置 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPS61214444A (ja) | 半導体装置 | |
| JPS60130147A (ja) | 半導体装置の製造方法 | |
| JPS61287238A (ja) | 半導体装置の製造方法 | |
| JPS60130132A (ja) | 半導体装置の製造方法 | |
| JPS60111433A (ja) | 半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS6290939A (ja) | 半導体装置 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JPS6086853A (ja) | 半導体装置の製造方法 | |
| JP2870251B2 (ja) | マルチチップモジュールの製造方法 | |
| JPH01112741A (ja) | 集積回路の接続方法 | |
| JPH02156647A (ja) | Ｔａｂ用テープキャリア | |
| JPH0628274B2 (ja) | 半導体装置製造用フィルム・キャリア・テープ | |
| JPH11214413A (ja) | 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置 | |
| JPH06232199A (ja) | フリップチップｉｃの実装構造 | |
| JPS5835952A (ja) | 半導体集積回路装置 | |
| JP2004158895A (ja) | 半導体装置の製造方法 | |
| JPH0129061B2 (ja) | ||
| JPH02298044A (ja) | リードフレームの製造方法 |