JP2001168128A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001168128A
JP2001168128A JP35002199A JP35002199A JP2001168128A JP 2001168128 A JP2001168128 A JP 2001168128A JP 35002199 A JP35002199 A JP 35002199A JP 35002199 A JP35002199 A JP 35002199A JP 2001168128 A JP2001168128 A JP 2001168128A
Authority
JP
Japan
Prior art keywords
columnar electrode
semiconductor device
columnar
sealing film
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35002199A
Other languages
English (en)
Other versions
JP3409759B2 (ja
Inventor
Ichiro Mihara
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP35002199A priority Critical patent/JP3409759B2/ja
Priority to KR10-2000-0070418A priority patent/KR100393425B1/ko
Priority to US09/722,943 priority patent/US6467674B1/en
Publication of JP2001168128A publication Critical patent/JP2001168128A/ja
Application granted granted Critical
Publication of JP3409759B2 publication Critical patent/JP3409759B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]

Abstract

(57)【要約】 【課題】 ＣＳＰと呼ばれる半導体装置において、封止
膜形成後に、研磨により露出された柱状電極の上面の形
状を所期の通りとする。 【解決手段】 封止膜１３を形成した後に、封止膜１３
の上面側を研磨して軟質眷属よりなる柱状電極１２の上
面を露出させる。このとき、研磨によって柱状電極１２
の上面側にダレ１２ａが発生する。次に、ダレ１２ａを
含む柱状電極１２の上面側をエッチングして、ダレ１２
ａを除去し、柱状電極１２の上面の形状を所期の通りと
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、柱状電極を有す
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】例えばＣＳＰ(Chip Size Package)と呼
ばれる半導体装置を製造する場合、一例として、まず図
３（Ａ）に示すように、ウエハ状態のシリコン基板（半
導体基板）１の上面に銅等からなる複数の柱状電極２が
形成されたものを用意し、モールド法やスピンコート法
等により、柱状電極２の周囲および上面を覆うようにエ
ポキシ系樹脂からなる封止膜３を形成する。次に、封止
膜３の上面側を研磨することにより、図３（Ｂ）に示す
ように、柱状電極２の上面を露出させる。次に、図３
（Ｃ）に示すように、柱状電極２の上面に無電解メッキ
により酸化防止用の表面処理層４を形成する。次に、シ
リコン基板１をダイシングすると、個々の半導体装置が
得られる。
【０００３】次に、図４は、以上のようにして得られた
半導体装置５を回路基板６上に実装した状態の一例の断
面図を示したものである。この場合、半導体装置５の柱
状電極２の下面に設けられた表面処理層４は、回路基板
６の上面の所定の箇所に設けられた接続端子７に、この
接続端子７上にスクリーン印刷法により予め設けられた
半田（ペースト）８を介して接続されている。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法では、柱状電極２の大きさにムラ
が生じ、温度サイクル等の環境試験において各柱状電極
２における接続端子７との接合強度が不均一であり、且
つ信頼性に乏しいものであった。その原因を分析したと
ころ、柱状電極２の断面積が異形であったところから、
封止膜３の上面側を研磨して柱状電極２の上面を露出さ
せるとき、例えば図５（Ａ）、（Ｂ）に示すように、柱
状電極２の上面側にダレ２ａが発生することにあること
が確認された。このように柱状電極２の上面の形状が異
形であるとこの上に形成される表面処理層４の平面形状
も異形となり、回路基板６の接続端子７との接合部の形
状や面積にバラツキが生じ、ひいては接合強度に差違が
生じ、環境変化に対する信頼性が低下するのである。こ
の発明の課題は、柱状電極の上面の形状を所期の通りに
形成し、接合強度の均一化と信頼性の向上を図ることで
ある。
【０００５】
【課題を解決するための手段】この発明は、半導体基板
上に複数の柱状電極を形成し、該柱状電極の周囲および
上面を覆うように封止膜を形成し、該封止膜の上面側を
研磨して前記柱状電極の上面を露出させ、この後、前記
研磨により前記柱状電極の上面側に形成されたダレを除
去するようにしたものである。この発明によれば、研磨
により柱状電極の上面側に形成されたダレを除去してい
るので、柱状電極の上面の形状を所期の通りに形成し、
接合強度の均一化と信頼性の向上を図ることができる。
【０００６】
【発明の実施の形態】図１（Ａ）〜（Ｄ）はそれぞれこ
の発明の一実施形態における半導体装置の各製造工程を
示したものである。そこで、これらの図を順に参照し
て、この実施形態における半導体装置の製造方法につい
て説明する。まず、図１（Ａ）に示すように、ウエハ状
態のシリコン基板（半導体基板）１１の上面に複数の銅
等の軟質金属からなる柱状電極１２が形成されたものを
用意し、モールド法、スピンコート法、印刷法等によ
り、柱状電極１２の周囲および上面を覆うようにエポキ
シ系樹脂からなる封止膜１３を形成する。
【０００７】次に、封止膜１３の上面側を研磨すること
により、図１（Ｂ）に示すように、柱状電極１２の上面
を露出させる。この研磨は、通常、適宜な粗さの砥石で
行うが、封止膜１３および柱状電極１２の双方を研磨可
能なものとしては、＃６００から＃２０００程度のもの
が適している。研磨の能率を向上するために、＃６００
程度の砥石で研削し、この後、＃１２００〜＃２０００
程度の砥石で研磨するようにしてもよい。しかし、いず
れの方法を用いても、柱状電極１２が銅等の軟質金属か
らなるため、柱状電極１２の上面側にダレ１２ａが発生
する。このとき、さらに粗さの細かい砥石で研磨して
も、同時に封止膜１３を研磨するので、すぐに目詰まり
を生じダレ１２ａを除去することはできない。
【０００８】このため、この発明では、この後、ダレ１
２ａを含む柱状電極１２の上面を脱脂剤を用いて脱脂処
理し、次に、ダレ１２ａを含む柱状電極１２の上面側を
エッチングして、図１（Ｃ）に示すように、ダレ１２ａ
を除去する。エッチング方法は、ドライエッチングでも
ウエットエッチングでもよい。しかし、このエッチング
工程では、マスクを必要としないため、ウエットエッチ
ングが能率的であり、柱状電極１２が銅の場合には、エ
ッチング液としては硫酸−過水系、過硫酸アンモニウム
系、塩化第２銅系等を用いる。
【０００９】次に、図１（Ｄ）に示すように、ニッケル
／金、ニッケル／半田、ニッケル／錫等の無電解メッキ
を行うことにより、柱状電極１２の上面に酸化防止用の
表面処理層１４を形成する。次に、シリコン基板１１を
ダイシングすると、個々の半導体装置が得られる。
【００１０】このようにして得られた半導体装置では、
研磨により柱状電極１２の上面側に形成されたダレ１２
ａを除去しているので、柱状電極１２の上面の形状を所
期の通り（例えば円形）とすることができ、したがって
これの上に形成される表面処理層１４の平面形状も所期
の通りとすることができる。この結果、図４に示す場合
と同様に、この半導体装置を回路基板上に実装すると、
回路基板の接続端子との接合部の形状や面積を均一にす
ることができ、ひいては接合強度を均一にすることがで
き、環境変化に対する信頼性を向上することができる。
【００１１】なお、図１（Ｃ）に示す製造工程後に、図
２（Ａ）に示すように、半田ペーストを印刷してあるい
は半田ボールを搭載してリフローすることにより、柱状
電極１２の上面に半田ボール１５を形成するようにして
もよい。また、図１（Ｄ）に示す製造工程後に、図２
（Ｂ）に示すように、半田ペーストを印刷してあるいは
半田ボールを搭載してリフローすることにより、表面処
理層１４の上面に半田ボール１５を形成するようにして
もよい。このようにした場合には、半田ボール１５の高
さのバラツキを少なくすることができる。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、研磨により柱状電極の上面側に形成されたダレを除
去しているので、柱状電極の上面の形状を所期の通りと
することができ、この結果、回路基板上に実装した場
合、回路基板の接続端子との接合部の形状や面積を均一
にすることができ、ひいては接合強度を均一にすること
ができ、環境変化に対する信頼性を向上することができ
る。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）はそれぞれこの発明の一実施形
態における半導体装置の各製造工程を示す断面図。
【図２】（Ａ）、（Ｂ）はそれぞれこの発明の他の各実
施形態における半導体装置の製造方法を説明するために
示す断面図。
【図３】（Ａ）〜（Ｃ）はそれぞれ従来の半導体装置の
一例の各製造工程を示す断面図。
【図４】従来の半導体装置を回路基板上に実装した状態
の一例の断面図。
【図５】（Ａ）および（Ｂ）は従来の半導体装置の製造
方法の問題点を説明するために示す断面図およびその平
面図。
【符号の説明】
２１ シリコン基板 ２２ 柱状電極 ２３ 封止膜 ２４ 表面処理層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に複数の柱状電極を形成
    し、該柱状電極の周囲および上面を覆うように封止膜を
    形成し、該封止膜の上面側を研磨して前記柱状電極の上
    面を露出させ、この後、前記研磨により前記柱状電極の
    上面側に形成されたダレを除去することを特徴とする半
    導体装置の製造方法。
  2. 【請求項２】 請求項１記載の発明において、前記ダレ
    を除去した後に、前記柱状電極の上面に表面処理層を形
    成することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 請求項２記載の発明において、前記表面
    処理層の上面に半田ボールを形成することを特徴とする
    半導体装置の製造方法。
  4. 【請求項４】 請求項１記載の発明において、前記ダレ
    を除去した後に、前記柱状電極の上面に半田ボールを形
    成することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項１〜４のいずれかに記載の発明に
    おいて、前記ダレの除去はエッチングにより行うことを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項１〜４のいずれかに記載の発明に
    おいて、前記ダレの除去は、前記柱状電極の上面を脱脂
    処理して、ウエットエッチングにより行うことを特徴と
    する半導体装置の製造方法。
JP35002199A 1999-12-09 1999-12-09 半導体装置の製造方法 Expired - Lifetime JP3409759B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP35002199A JP3409759B2 (ja) 1999-12-09 1999-12-09 半導体装置の製造方法
KR10-2000-0070418A KR100393425B1 (ko) 1999-12-09 2000-11-24 반도체장치의 제조방법
US09/722,943 US6467674B1 (en) 1999-12-09 2000-11-27 Method of manufacturing semiconductor device having sealing film on its surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35002199A JP3409759B2 (ja) 1999-12-09 1999-12-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001168128A true JP2001168128A (ja) 2001-06-22
JP3409759B2 JP3409759B2 (ja) 2003-05-26

Family

ID=18407709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35002199A Expired - Lifetime JP3409759B2 (ja) 1999-12-09 1999-12-09 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6467674B1 (ja)
JP (1) JP3409759B2 (ja)
KR (1) KR100393425B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165393A (ja) * 2004-12-09 2006-06-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN1329970C (zh) * 2003-10-15 2007-08-01 卡西欧计算机株式会社 半导体器件的制造方法
US7279750B2 (en) 2004-03-31 2007-10-09 Casio Computer Co., Ltd. Semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
JP2007281236A (ja) * 2006-04-07 2007-10-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7563640B2 (en) 2003-11-10 2009-07-21 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US7615411B2 (en) 2003-06-03 2009-11-10 Casio Computer Co., Ltd. Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
WO2006040419A1 (fr) * 2004-10-13 2006-04-20 Commissariat A L'energie Atomique Procede d'obtention de couches localisees sur un circuit hybride
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI462199B (zh) * 2010-12-21 2014-11-21 Chipmos Technologies Inc 凸塊結構及其製作方法
KR20130012470A (ko) * 2011-07-25 2013-02-04 삼성전기주식회사 범프 형성 방법, 및 상기 범프를 포함하는 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321021A (ja) * 1989-06-19 1991-01-29 Kyushu Electron Metal Co Ltd 半導体基板の面取り方法及びその装置
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
FR2717308B1 (fr) * 1994-03-14 1996-07-26 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions dans des circuits intégrés.
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JP3552845B2 (ja) * 1996-04-25 2004-08-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP3328193B2 (ja) * 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
US6319851B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Method for packaging semiconductor device having bump electrodes
JP3430289B2 (ja) * 1999-02-03 2003-07-28 カシオ計算機株式会社 半導体装置の製造方法
JP3405259B2 (ja) * 1999-03-17 2003-05-12 カシオ計算機株式会社 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
JP3496569B2 (ja) * 1999-04-23 2004-02-16 カシオ計算機株式会社 半導体装置及びその製造方法並びにその実装構造
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615411B2 (en) 2003-06-03 2009-11-10 Casio Computer Co., Ltd. Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof
US7709942B2 (en) 2003-06-03 2010-05-04 Casio Computer Co., Ltd. Semiconductor package, including connected upper and lower interconnections
CN1329970C (zh) * 2003-10-15 2007-08-01 卡西欧计算机株式会社 半导体器件的制造方法
US7563640B2 (en) 2003-11-10 2009-07-21 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US7692282B2 (en) 2003-11-10 2010-04-06 Casio Computer Co., Ltd Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US7279750B2 (en) 2004-03-31 2007-10-09 Casio Computer Co., Ltd. Semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
CN100418215C (zh) * 2004-03-31 2008-09-10 卡西欧计算机株式会社 半导体器件及其制造方法
US7608480B2 (en) 2004-03-31 2009-10-27 Casio Computer Co., Ltd. Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
JP2006165393A (ja) * 2004-12-09 2006-06-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2007281236A (ja) * 2006-04-07 2007-10-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20010061956A (ko) 2001-07-07
JP3409759B2 (ja) 2003-05-26
KR100393425B1 (ko) 2003-08-02
US6467674B1 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
JP3409759B2 (ja) 半導体装置の製造方法
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
US6611063B1 (en) Resin-encapsulated semiconductor device
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US8329554B2 (en) Ultra thin bumped wafer with under-film
JP3459234B2 (ja) 半導体装置およびその製造方法
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
WO2009016495A1 (en) Semiconductor device having a bump electrode and method for its manufacture
JP4506168B2 (ja) 半導体装置およびその実装構造
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2000150557A (ja) 半導体装置およびその製造方法
JP4529388B2 (ja) 半導体装置の製造方法
JP2001077145A (ja) 半導体装置の製造方法
JP4103255B2 (ja) 半導体デバイスチップ及び半導体デバイスの製造方法
JP2002076237A (ja) 半導体装置及びその製造方法
KR100450242B1 (ko) 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
KR0169818B1 (ko) 반도체 소자의 마이크로 범프 제조방법
JPH11340268A (ja) 半導体装置の製造方法
JP4115556B2 (ja) 半導体パッケージの製造方法
JP2005064228A (ja) 電子部品およびその製造方法
JP2002100725A (ja) 半導体装置及びその製造方法
TW201937613A (zh) 用於安裝半導體晶片的預模製襯底及其製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3409759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130320

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term