KR20010061956A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20010061956A
KR20010061956A KR1020000070418A KR20000070418A KR20010061956A KR 20010061956 A KR20010061956 A KR 20010061956A KR 1020000070418 A KR1020000070418 A KR 1020000070418A KR 20000070418 A KR20000070418 A KR 20000070418A KR 20010061956 A KR20010061956 A KR 20010061956A
Authority
KR
South Korea
Prior art keywords
semiconductor device
columnar electrode
columnar
manufacturing
electrode
Prior art date
Application number
KR1020000070418A
Other languages
English (en)
Other versions
KR100393425B1 (ko
Inventor
미하라이치로
Original Assignee
가시오 가즈오
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오 가즈오, 가시오게산키 가부시키가이샤 filed Critical 가시오 가즈오
Publication of KR20010061956A publication Critical patent/KR20010061956A/ko
Application granted granted Critical
Publication of KR100393425B1 publication Critical patent/KR100393425B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]

Abstract

본 발명은 표면에 복수의 기둥상전극 및 상기 기둥상전극간에 충전된 시일막을 갖는 반도체장치의 제조방법에 관한 것으로, 다수의 기둥상전극(12)이 형성된 반도체기판(11)상에 시일막(13)을 형성한 후에 시일막(13)의 상면측을 연마하여 연질금속으로 이루어지는 기둥상전극(12)의 상면을 노출시키고, 이 때 연마에 의해 기둥상전극(12)의 상면측에 돌기(12a)가 발생하며, 다음으로 돌기(12a)를 포함하는 기둥상전극(12)의 상면측을 에칭하여 돌기(12a)를 제거하고, 기둥상전극(12)의 상면 형상을 소기한 대로 접합강도의 균일화와 신뢰성이 향상한다.

Description

반도체장치의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE HAVING SEALING FILM ON ITS SURFACE}
본 발명은 표면에 복수의 기둥상전극 및 상기 기둥상전극간에 충전된 시일막을 갖는 반도체장치의 제조방법에 관한 것이다.
예를 들면 CSP(Chip Size Package)라 불리는 반도체장치를 제조하는 경우, 일 예로서 우선 도 3a에 나타내는 바와 같이 실리콘으로 이루어지는 웨이퍼상태의 반도체기판(1) 상면에 동(銅)으로 이루어지는 복수의 기둥상전극(2)이 형성된 것을 준비하고, 몰드법이나 스핀코트법 등에 의해 기둥상전극(2)의 주위 및 상면을 덮도록 에폭시계 수지 등으로 이루어지는 시일막(3)을 형성한다. 다음으로 시일막(3)의 상면측을 연마함으로써 도 3b에 나타내는 바와 같이 기둥상전극(2)의 상면을 노출시킨다. 다음으로 도 3c에 나타내는 바와 같이 기둥상전극(2)의 상면에 무전해도금에 의해 산화방지용의 표면처리층(4)을 형성한다. 다음으로 반도체기판(1)을 다이싱하면 개개의 반도체장치가 얻어진다.
도 4는 이상과 같이 하여 얻어진 반도체장치(5)를 회로기판(6)상에 실장한 상태의 일 예의 단면도를 나타낸 것이다. 이 경우 반도체장치(5)의 기둥상전극(2) 하면에 설치된 표면처리층(4)은 회로기판(6) 상면의 소정 장소에 설치된 접속단자 (7)에, 이 접속단자(7)상에 스크린인쇄법에 의해 미리 설치된 땜납(페이스트(paste))(8)을 통해 접속되어 있다.
그런데, 상기 종래의 반도체장치 제조방법에서는 기둥상전극(2)의 크기에 변화가 발생하고, 온도사이클 등의 환경시험에 있어서 각 기둥상전극(2)에 있어서의 접속단자(7)와의 접합강도가 불균일하며, 또한 신뢰성에 결핍된 것이었다. 그 원인을 분석한 바 시일막(3)의 상면측을 연마하여 기둥상전극(2)의 상면을 노출시킬 때 예를 들면 도 5a, 도 5b에 나타내는 바와 같이 기둥상전극(2)의 상면측에 돌기 (2a)가 발생하는 것에 있는 것을 확인했다. 이와 같이 기둥상전극(2)의 상면에 돌기(2a)가 발생하고, 그 형상이 이형(異形)으로 되면 이 위에 형성되는 표면처리층 (4)의 평면형상도 이형으로 되며, 회로기판(6)의 접속단자(7)와의 접합부의 형상이나 면적에 불균일이 발생하며, 나아가서는 접합강도에 차이가 발생하고, 환경변화에 대한 신뢰성이 저하하기 때문이다.
본 발명은 상술한 상황에 감안하여 이루어진 것으로, 그 목적은 기둥상전극의 상면 형상을 소기(所期)한 대로 형성하여 접합강도의 균일화와 신뢰성의 향상을 도모하는 것이고, 본 발명에 따르면,
일면에 복수의 기둥상전극이 형성된 반도체기판을 준비하고,
상기 반도체기판의 일면상에 상기 기둥상전극간 및 상기 기둥상전극상을 덮는 시일막을 형성하고,
상기 시일막의 상면을 상기 기둥상전극의 위표면이 노출할 때까지 연마하는 것 및 상기 기둥상전극의 위표면을 에칭하여 상기 기둥상전극의 위표면에 형성된돌기를 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
본 발명에 따르면 연마에 의해 기둥상전극의 상면측에 형성된 돌기를 제거하고 있기 때문에, 기둥상전극의 상면 형상을 소기한 대로 형성하여 접합강도의 균일화와 신뢰성의 향상을 도모할 수 있다.
도 1a∼도 1d는 각각 본 발명의 시일막을 갖는 반도체장치 제조방법의 일 실시예를 설명하기 위한 반도체장치의 요부 확대단면도.
도 2a는 도 1c의 후공정의 다른 실시예를 설명하기 위한 반도체장치의 요부 확대단면도.
도 2b는 도 1d의 후공정을 설명하기 위한 반도체장치의 요부 확대단면도.
도 3a∼도 3c는 각각 종래의 시일막을 갖는 반도체장치 제조방법의 일 실시예를 설명하기 위한 반도체장치의 요부 확대단면도.
도 4는 종래의 반도체장치를 회로기판상에 실장한 상태의 요부 확대단면도.
도 5a는 종래 반도체장치 제조방법의 문제점을 설명하기 위한 확대단면도.
도 5b는 도 5a의 평면도이다.
※도면의 주요부분에 대한 부호의 설명
11: 반도체기판
12: 기둥상전극
12a: 돌기
13: 시일막
14: 표면처리층
15: 땜납볼
도 1a∼도 1d는 각각 본 발명의 시일수지를 갖는 반도체장치의 각 제조공정을 설명하기 위한 반도체장치의 확대단면도를 나타낸 것이다. 그래서 이들의 도면을 차례로 참조해서 본 실시형태에 있어서의 반도체장치의 제조방법에 대해 설명한다. 우선 도 1a에 나타내는 바와 같이 반도체 등으로 이루어지는 웨이퍼상태의 반도체기판(11)의 상면에 동, 알루미늄, 주석, 땜납 등의 연질금속으로 이루어지는 복수의 기둥상전극(12)이 형성된 것을 준비한다. 기둥상전극(12)은 특별히 한정하는 의미는 아니나, 예를 들면 단면이 원형으로, 높이 100㎛∼200㎛ 정도의 것이 가장 적합하다. 이 반도체장치(11)의 일면에 몰드법, 스핀코트법, 인쇄법 등에 의해 기둥상전극(12)의 주위 및 상면을 덮도록 에폭시계 수지 등의 합성수지로 이루어지는 시일막(13)을 형성한다.
다음으로 시일막(13)의 상면측을 연마함으로써 도 1b에 나타내는 바와 같이 기둥상전극(12)의 상면을 노출시킨다. 이 연마는 통상 적당한 거칠기의 숫돌(砥石)로 실시하는데, 시일막(13) 및 기둥상전극(12)의 양쪽을 연마 가능한 것으로서는 #600에서 #2000 정도의 것이 적합하다. 연마의 능률을 향상하기 위해 #600 정도의 숫돌로 연삭하고, 이 후 #1200∼#2000 정도의 숫돌로 연마하도록 해도 좋다. 그러나 어느 쪽의 방법을 이용해도 기둥상전극(12)이 동 등의 연질금속으로 이루어지기 때문에, 기둥상전극(12)의 상면측에 돌기(12a)가 발생한다. 이 때 재차 거칠기가 가는 숫돌로 연마해도 동시에 시일막을 연마하기 때문에, 바로 막힘을 발생하여 돌기(12a)를 제거할 수 없다. 이로 인해 본 발명에서는 이후 돌기(12a)를 포함하는 기둥상전극(12)의 상면을 탈지제를 이용하여 탈지 처리하고, 다음으로 돌기 (12a)를 포함하는 기둥상전극(12)의 상면측을 에칭하여 도 1c에 나타내는 바와 같이 돌기(12a)를 제거한다. 에칭방법은 건식에칭이어도, 습식에칭이어도 좋다. 그러나 이 에칭공정에서는 마스크를 필요로 하지 않기 때문에, 습식에칭이 능률적이고, 기둥상전극(12)이 동인 경우에는 에칭액으로서는 황산-과산화수소계, 과황산암모늄계, 염화제2동계 등을 이용한다. 에칭은 기둥상전극(12)의 위표면이 시일막 (13)과 균일한 높이로 되던가, 시일막(13)의 상면 1∼2㎛ 함몰하여 돌기(12a)가 완전히 제거된 상태로 될 때까지 실시하면 좋다.
다음으로 도 1d에 나타내는 바와 같이 니켈/금, 니켈/땜납, 니켈/주석 등의 무전해도금을 실시함으로써 기둥상전극(12)의 상면에 산화방지용의 표면처리층(14)을 형성한다. 다음으로 반도체기판(11)을 다이싱하면 개개의 반도체장치가 얻어진다.
이와 같이 하여 얻어진 반도체장치에서는 연마에 의해 기둥상전극(12)의 상면 형상을 소기한 대로(예를 들면 원형) 할 수 있고, 따라서 이것의 위에 형성되는 표면처리층(14)의 평면형상도 소기한 대로 할 수 있다. 이 결과 도 4에 나타내는경우와 똑같이 이 반도체장치를 회로기판상에 실장하면 회로기판의 접속단자와의 접합부의 형상이나 면적을 균일하게 할 수 있고, 나아가서는 접합강도를 균일하게 할 수 있으며, 환경변화에 대한 신뢰성을 향상할 수 있다.
또한 도 1c에 나타내는 제조공정 후에 도 2a에 나타내는 바와 같이 땜납페이스트를 인쇄하여 또는 땜납볼을 탑재하여 역류함으로써 기둥상전극(12)의 상면에 땜납볼(15)을 형성하도록 해도 좋다. 또 도 1d에 나타내는 제조공정 후에 도 2b에 나타내는 바와 같이 땜납페이스트를 인쇄하여 또는 땜납볼을 탑재하여 역류함으로써 표면처리층(14)의 상면에 땜납볼(15)을 형성하도록 해도 좋다. 이와 같이 한 경우에는 땜납볼(15) 높이의 불균일을 작게 할 수 있다. 이 후, 상기 도 2a 및 도 2b에 도시된 반도체장치의 땜납볼(15)을 회로기판의 단자상에 위치 결정하여 본딩한다.
또한 그 경우 땜납볼(15)을 미리 본딩하는 회로기판측에 형성하여 두고, 본 발명의 반도체장치의 기둥상전극(12)을 상기 회로기판상에 형성된 땜납볼상에 탑재하여 본딩하도록 해도 좋다. 본 발명에서는 땜납볼(15)을 반도체장치의 기둥상전극상에 직접 형성하는 경우도, 또 회로기판측에 형성된 땜납볼에 기둥상전극을 접합하는 경우도, 기둥상전극상에 땜납볼을 탑재한다고 표현한다.
이상 설명한 바와 같이 본 발명에 따르면 연마에 의해 기둥상전극의 상면측에 형성된 돌기를 제거하고 있기 때문에, 기둥상전극의 상면 형상을 소기한 대로 할 수 있고, 이 결과 회로기판상에 실장한 경우 회로기판의 접속단자와의 접합부의형상이나 면적을 균일하게 할 수 있으며, 나아가서는 접합강도를 균일하게 할 수 있고, 환경변화에 대한 신뢰성을 향상할 수 있다.

Claims (12)

  1. 일면에 복수의 기둥상전극(12)이 형성된 반도체기판(11)을 준비하고,
    상기 반도체기판(11)의 일면 상에 상기 기둥상전극(12)간 및 상기 기둥상전극(12)상을 덮는 시일막(13)을 형성하고,
    상기 시일막(13)의 상면을 상기 기둥상전극(12)의 위표면이 노출할 때까지 연마하는 것 및
    상기 기둥상전극(12)의 위표면을 에칭하여 상기 기둥상전극(12)의 위표면에 형성된 돌기(12a)룰 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 기둥상전극(12)은 동, 알루미늄, 주석, 땜납 등의 연질금속으로 형성되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 기둥상전극(12)의 연마는 숫돌을 이용하여 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 숫돌은 거칠기가 굵은 숫돌과, 그것보다도 거칠기가 가는 숫돌로 실시하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 1 항에 있어서,
    상기 돌기(12a)를 제거하는 공정은 습식에칭을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1 항에 있어서,
    상기 돌기(12a)를 제거하는 공정은 건식에칭을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 기둥상전극(12)의 위표면을 에칭하기 전에 상기 기둥상전극(12)의 위표면을 탈지하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 1 항에 있어서,
    상기 기둥상전극(12)은 실질적으로 원형의 단면적을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 1 항에 있어서,
    상기 기둥상전극(12)의 돌기(12a)를 제거한 후, 상기 기둥상전극(12)의 표면에 직접 땜납볼(15)을 탑재하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 1 항에 있어서,
    상기 기둥상전극(12)의 돌기(12a)를 제거한 후, 상기 기둥상전극(12)의 표면에 표면처리층(14)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 10 항에 있어서,
    표면처리층(14)을 무전해도금에 의해 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 기둥상전극(12)상에 형성된 표면처리층(14)상에 땜납볼을 탑재하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2000-0070418A 1999-12-09 2000-11-24 반도체장치의 제조방법 KR100393425B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-350021 1999-12-09
JP35002199A JP3409759B2 (ja) 1999-12-09 1999-12-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010061956A true KR20010061956A (ko) 2001-07-07
KR100393425B1 KR100393425B1 (ko) 2003-08-02

Family

ID=18407709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0070418A KR100393425B1 (ko) 1999-12-09 2000-11-24 반도체장치의 제조방법

Country Status (3)

Country Link
US (1) US6467674B1 (ko)
JP (1) JP3409759B2 (ko)
KR (1) KR100393425B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
TWI239581B (en) * 2003-01-16 2005-09-11 Casio Computer Co Ltd Semiconductor device and method of manufacturing the same
EP1636842B1 (en) 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP3757971B2 (ja) * 2003-10-15 2006-03-22 カシオ計算機株式会社 半導体装置の製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
WO2006040419A1 (fr) * 2004-10-13 2006-04-20 Commissariat A L'energie Atomique Procede d'obtention de couches localisees sur un circuit hybride
JP4972280B2 (ja) * 2004-12-09 2012-07-11 ローム株式会社 半導体装置
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP4949719B2 (ja) * 2006-04-07 2012-06-13 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
TWI462199B (zh) * 2010-12-21 2014-11-21 Chipmos Technologies Inc 凸塊結構及其製作方法
KR20130012470A (ko) * 2011-07-25 2013-02-04 삼성전기주식회사 범프 형성 방법, 및 상기 범프를 포함하는 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321021A (ja) * 1989-06-19 1991-01-29 Kyushu Electron Metal Co Ltd 半導体基板の面取り方法及びその装置
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
FR2717308B1 (fr) * 1994-03-14 1996-07-26 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions dans des circuits intégrés.
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JP3552845B2 (ja) * 1996-04-25 2004-08-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP3328193B2 (ja) * 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
JP3430289B2 (ja) * 1999-02-03 2003-07-28 カシオ計算機株式会社 半導体装置の製造方法
US6319851B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Method for packaging semiconductor device having bump electrodes
JP3405259B2 (ja) * 1999-03-17 2003-05-12 カシオ計算機株式会社 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
JP3496569B2 (ja) * 1999-04-23 2004-02-16 カシオ計算機株式会社 半導体装置及びその製造方法並びにその実装構造
JP3502800B2 (ja) * 1999-12-15 2004-03-02 新光電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6467674B1 (en) 2002-10-22
KR100393425B1 (ko) 2003-08-02
JP3409759B2 (ja) 2003-05-26
JP2001168128A (ja) 2001-06-22

Similar Documents

Publication Publication Date Title
KR100393425B1 (ko) 반도체장치의 제조방법
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US6566168B2 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
US7064005B2 (en) Semiconductor apparatus and method of manufacturing same
TWI431699B (zh) 用於製造ｉｃ封裝件的方法和系統
TWI404188B (zh) 半導體元件用基板之製造方法及半導體裝置
JPH09219421A (ja) 半導体電子部品の製造方法およびウエハ
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
KR100630581B1 (ko) 반도체 장치 제조용 캐리어 기판의 제조 방법과, 반도체 장치 및 그 제조 방법
JPH03293740A (ja) 半導体装置の接続方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JPH11260990A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2000150557A (ja) 半導体装置およびその製造方法
JP4243178B2 (ja) 半導体装置の製造方法
JP2001077145A (ja) 半導体装置の製造方法
JP2001035866A (ja) チップ型電子部品の製造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
KR0169818B1 (ko) 반도체 소자의 마이크로 범프 제조방법
US20060284288A1 (en) Wafer and single chip having circuit rearranged structure and method for fabricating the same
JPH10340923A (ja) 半導体装置の接続方法
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 17