CN1418049A - 多层陶瓷基板及其制造方法 - Google Patents
多层陶瓷基板及其制造方法 Download PDFInfo
- Publication number
- CN1418049A CN1418049A CN02155822A CN02155822A CN1418049A CN 1418049 A CN1418049 A CN 1418049A CN 02155822 A CN02155822 A CN 02155822A CN 02155822 A CN02155822 A CN 02155822A CN 1418049 A CN1418049 A CN 1418049A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- ceramic substrate
- multilayer ceramic
- metal
- weight portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 239000000919 ceramic Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004020 conductor Substances 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 150000001875 compounds Chemical class 0.000 claims abstract description 25
- 239000002241 glass-ceramic Substances 0.000 claims abstract description 18
- 229910052709 silver Inorganic materials 0.000 claims abstract description 11
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 10
- 229910052737 gold Inorganic materials 0.000 claims abstract description 9
- 239000000203 mixture Substances 0.000 claims description 47
- 239000000843 powder Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 23
- 238000005245 sintering Methods 0.000 claims description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 15
- 239000002245 particle Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000395 magnesium oxide Substances 0.000 claims description 5
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000008187 granular material Substances 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 description 27
- 230000037361 pathway Effects 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 11
- 230000008602 contraction Effects 0.000 description 9
- 238000003475 lamination Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002253 acid Substances 0.000 description 3
- 150000007513 acids Chemical class 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910016006 MoSi Inorganic materials 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 210000002469 basement membrane Anatomy 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OBETXYAYXDNJHR-SSDOTTSWSA-M (2r)-2-ethylhexanoate Chemical compound CCCC[C@@H](CC)C([O-])=O OBETXYAYXDNJHR-SSDOTTSWSA-M 0.000 description 1
- WUOACPNHFRMFPN-SECBINFHSA-N (S)-(-)-alpha-terpineol Chemical compound CC1=CC[C@@H](C(C)(C)O)CC1 WUOACPNHFRMFPN-SECBINFHSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000004110 Zinc silicate Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- OVKDFILSBMEKLT-UHFFFAOYSA-N alpha-Terpineol Natural products CC(=C)C1(O)CCC(C)=CC1 OVKDFILSBMEKLT-UHFFFAOYSA-N 0.000 description 1
- OBETXYAYXDNJHR-UHFFFAOYSA-N alpha-ethylcaproic acid Natural products CCCCC(CC)C(O)=O OBETXYAYXDNJHR-UHFFFAOYSA-N 0.000 description 1
- 229940088601 alpha-terpineol Drugs 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000005469 granulation Methods 0.000 description 1
- 230000003179 granulation Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N lead(II) oxide Inorganic materials [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 235000011837 pasties Nutrition 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- XSMMCTCMFDWXIX-UHFFFAOYSA-N zinc silicate Chemical compound [Zn+2].[O-][Si]([O-])=O XSMMCTCMFDWXIX-UHFFFAOYSA-N 0.000 description 1
- 235000019352 zinc silicate Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明提供了具有充分平坦性和高的尺寸精度，在烧成后的电极附近不产生缺陷的多层陶瓷基板及其制造方法。该多层陶瓷基板具有玻璃陶瓷(6)和在玻璃陶瓷(6)内部及至少一个主面表面上形成的布线图形(2)、(4)以及将规定的布线图形(2)、(4)彼此连接的通路导体(3)，在该基板中，通路导体(3)含有以Ag、Au、Pt和Pd中至少－种为主成分的导电性材料、以及相对于100重量份的上述导电性材料，换算成Mo金属为0.05重量份以上至10重量份以下的Mo化合物或Mo金属。
Description
[发明所属技术领域]
本发明涉及用于高密度多层布线基板的、高精度并具有高度的平坦性的、低温烧成多层陶瓷基板。
[现有技术]
用于高密度多层布线基板的低温烧成多层陶瓷基板(以下称作多层陶瓷基板)的制造方法是，将许多由导体组合物形成布线图形的陶瓷生片(グリ-ンシ-ト)叠层，然后烧成。为了连接各层的布线图形，在所需层的生片(グリ-ンシ-ト)上事先形成贯穿孔(通路孔)，在通路孔中填充作为导体组合物的导体糊，然后叠层、烧成。这样一来，填充在通路孔中的导体糊同时被烧成，在通路孔中形成电极，将所需层的布线图形连接起来，可以形成三维电路。
然而，通常的静置烧成时，导体和陶瓷的烧成收缩行为不同的情况很多，难于得到大致平坦的基板。而且，由于烧成时的收缩偏差，难于得到尺寸精度好的基板。
因此，有人提出在生片叠层物的两面，叠层由在上述生片的烧成温度不下烧结的无机组合物构成的另外的生片作为约束层，然后烧成的方法(特许第2785544号公报)。这种方法在烧成时生片叠层体的平面方向的收缩受约束层的抑制，只在厚度方向选择性地引起收缩。这样，可以得到平坦且尺寸精度良好的基板。再者，约束层即使烧成后也不会加重烧结，所以可以简单地除去。
[发明内容]
然而，在上述使用约束层的多层陶瓷基板的制造方法中，由于烧成过程中导体和陶瓷的烧结时间和烧成收缩行为的差异，在导体和陶瓷的界面容易产生缺陷。具体来讲，在内层电极和基体以及通路电极和基体之间容易产生缺陷，这种缺陷会使基板的可靠性大大地降低。
不使用约束层的制造方法，由于在烧成过程中会发生三维方向的收缩，不容易产生这样的缺陷，即使产生，也是微细的，可以在烧成途中很好地修复。可是，如果使用约束层，在平面方向几乎不产生收缩，因则产生的缺陷被修复的可能性极小，一旦产生缺陷，就会残留到最后的阶段。
本发明是根据上述问题而完成的，目的在于提供具有充分平坦性和高尺寸精度，烧成后的电极附近不产生缺陷的多层陶瓷基板及其制造方法。
本发明的多层陶瓷基板具有：玻璃陶瓷、在上述玻璃陶瓷内部和至少一个主面表面上形成的布线图形、以及将规定的上述布线图形连接的通路导体，其中，上述通路导体含有以Ag、Au、Pt和Pd中至少一种为主成分的导电性材料、以及相对于100重量份的上述导电性材料，换算成Mo金属为0.05重量份以上、10重量份以下的范围的Mo化合物或Mo金属。由此，该多层陶瓷基板具有充分的平坦性和高尺寸精度，在电极附近不会产生缺陷。
优选的是，在上述玻璃陶瓷的主面表面上设置以氧化铝、氧化锆以及氧化镁之中的至少一种为主成分的氧化物粒子。据此可以防止软钎料侵蚀。
本发明的另一多层陶瓷基板是采用下述方法制造，使用由玻璃陶瓷构成的生片、含有由Ag、Au、Pt和Pd中至少一种构成的导电性材料、以及相对于100重量份的上述导电性粉末，换算成Mo金属为0.05重量份至10重量份以下的范围的Mo化合物或Mo金属的导体组合物，将至少含有1片具有填充了上述导体组合物的通路孔的生片的多片上述生片叠层，制造叠层体，在上述叠层体的两面上叠层由在上述叠层体的烧成温度以外的温度烧结的陶瓷构成的约束用生片然后烧成。据此，为安装半导体和芯片部件而具有足够的平坦性以及高的尺寸精度，在电极附近没有缺陷等。此外，电气特性不会变差，可靠性高。
另外，优选的是，上述导体组合物还含有10重量份以下的玻璃料。据此，能使在烧成导体组合物的情况下的粘接强度增加，且可以调整最终的收缩量。
另外，上述导体组合物，还可以含有在上述玻璃陶瓷中使用的无机组合物10重量份以下作为玻璃料。
又，上述导体组合物，还可以含有上述Mo化合物或Mo金属，其含量换算成Mo金属为0.05重量份以上至小于3重量份。
又，优选的是，上述玻璃料为具有软化点650℃以上的特性的玻璃。据此，生片和导体组合物的烧结时间相吻合，电极周边不会产生缺陷。
又，本发明的多层陶瓷基板的制造方法具备：使用由玻璃陶瓷构成的生片、含有由Ag、Au、Pt和Pd中至少一种构成的导电性粉末、以及相对于100重量份的上述导电性粉末，换算成Mo金属为0.05重量份以上至10重量份以下的Mo化合物或Mo金属的导体组合物，将至少含有1片具有填充了上述导体组合物的通路孔的上述生片的多个上述生片叠层，从而制造叠层体的工序；在上述叠层体的两面上叠层由在上述叠层体的烧成温度以外的温度烧结的陶瓷构成的约束用生片，然后烧成的工序。据此，可以制造为安装半导体和芯片部件而具有充分的平坦性以及高的尺寸精度、在电极附近没有缺陷等，不会劣化电气特性，可靠性高的多层陶瓷基板。
又，优选的是，在上述叠层体烧成后，除去上述约束用生片，使得残留上述约束用生片进行了粒化的粒化物。据此可以制造防止软钎料侵蚀的多层陶瓷基板。
[附图的简单说明]
图1是表示本实施方式的多层陶瓷基板烧成前的结构的断面图
图2是表示本实施方式的多层陶瓷基板的结构的断面图
图3是本实施方式的多层陶瓷基板表面的放大断面图
图4是表示比较例的多层陶瓷基板的电极周边部的缺陷的一个例子的断面图
[符号说明]
1生片
2内层电极
3通路电极
4表层电极
5约束层
6基体
7缺陷部
8氧化物粒子
11生片叠层体
[发明的实施方式]
本发明的实施方式的多层陶瓷基板及其制造方法可用图予以说明。图1是表示本发明实施方式的多层陶瓷基板烧成前的结构的断面图。
首先，依次说明本发明实施方式的多层陶瓷基板的制造方法。生片1例如使用以Al2O3和玻璃为原料的玻璃陶瓷生片。作为原料的玻璃粉末例如使用从SiO2、B2O3、Al2O3、CaCO3、SrCO3、BaCO3、La2O3、ZrO2、TiO2、MgO、PbO、ZnO、Li2CO3、Na2CO3及K2CO3中适当选择数种的组合体系的物质。又，这些是生片1的组合物的仅仅一个例子，这些以外的组合物，只要是能与成为内层电极2和通路电极3的导体组合物同时烧成的组合物即可。
向Al2O3和玻璃粉末中，加入聚乙烯醇缩丁醛类粘合剂、增塑剂、有机溶剂，分散制浆。将这种浆液用刮板(ドクタ-ブレ-ド)法等生片成形法，形成生片。例如，在PET薄膜等的基膜上形成厚度20～100μm的生片1。
将形成的生片1切成所需大小。然后，采用穿孔和激光加工等方法在生片1上形成通路孔，根据需要也同时形成用于叠层的导引孔。接着，在规定片数的生片1的表面上用丝网印刷法印刷导体组合物，形成布线图形。布线图形的内部，多层陶瓷基板完成的情况下，在其表面形成的是表层电极4，在多层陶瓷基板的内部形成的是内层电极2。而且，向通路孔填充导体组合物，形成通路电极3。
下面对填充在通路孔中、作为布线图形印刷在生片表面上的导体组合物进行说明。这种导体组合物最好是由导电性粉末和Mo化合物、以及根据需要的玻璃料和有机载体(ビヒクル)构成的导体糊状物。在考虑内层电极2的印刷性、对通路电极3的通路孔的充填性等的情况下，必须形成所谓的糊状。
导电性粉末从Ag、Au、Pt和Pd中选择一种以上使用。即，这些金属可单独使用，也可以几种金属混合使用，或者可使用几种金属的合金粉末。另外，导电性粉末的平均粒径为0.5μm以上至10μm以下。考虑经济的原因，导电性粉末最好使用Ag粉或在Ag粉中加入了Pt、Pd的粉末、或者Ag和Pt或Pd进行合金化的粉末。
Mo化合物例如为MoO3，环烷酸Mo或2-乙基己酸Mo、辛酸Mo等Mo的有机化合物，或者硅化物如MoSi2等。另外，也可以是Mo金属。
Mo化合物的添加量，相对于100重量份导电性材料，换算成Mo金属为0.05重量份以上至10重量份以下为宜。换算成Mo金属的量小于0.05重量份的情况下，Mo化合物的添加效果很小，另一方面，多于10重量份时，Mo化合物的效果虽然很好，但在导体组合物烧成后，导体的电阻显著地增加而无法使用。
又，当考虑导体电阻值时，换算成Mo金属的Mo化合物的添加量小于3重量份时是特别理想的。即，换算成Mo金属的Mo化合物的添加量特别优选为0.05重量份以上至不到3重量份。
玻璃料可为硼硅酸铅类、硼硅酸类、硅酸锌、或者铝硼硅酸类玻璃料等，但并不限于这些。又，玻璃料具有平均粒径为10μm以下、软化点在650℃以上的特性为好。使用粒径大的玻璃料时，糊状物中的玻璃料的的分散性显著恶化，无法得到均一性的糊状物。另外，如果使用软化点低的玻璃，则由于具有促进导电性粉末烧结的效果，因而电极和基体的烧结速度容易产生差别，这是容易产生缺陷的原因。
相对于100重量份导电性粉末添加0以上至10重量份以下的玻璃料。优选添加0以上至5重量份以下的玻璃料。添加玻璃料可以增加粘接强度，进而，可以调整最终的收缩量。
有机载体的材料，是将一般经常使用的纤维素系树脂溶于α-松油醇等溶剂中而成的物质等。
将以上所述的按比例混合的导电性粉末、Mo化合物、玻璃料以及有机载体混炼，用三辊磨使其均匀分散，制造导体组合物。
制造的导体组合物被填充到通路孔，使基膜面在上面，利用叠层机的销钉和基膜上的导引孔进行定位，将施行了丝网印刷的生片1叠层，热压接后剥离基膜。
依次反复进行上述操作，形成需要的印刷层数的叠层体。进一步地，在此叠层体的上下面上叠层由在生片的烧成温度下不烧结的氧化铝等材料构成的生片作为约束层5。也可以叠层由氧化锆、氧化镁等材料构成的约束层5。将这种叠层体例如在40℃、500kgf/cm2的条件下用热压机加压，制成图1所示的上下具有约束层5的生片叠层体11。约束层5的烧成温度例如为1000～1800℃。例如，由氧化铝构成的约束层5的烧成温度为1600℃。
将生片叠层体11例如在350～600℃脱脂后，在850～950℃进行烧成，得到内部以及表层具有三维布线电路的多层陶瓷基板。而且，由于约束层5没有被烧成，可以通过研磨、超声波清洗、喷砂清理等方法可简单地除去。
图2表示了制造完成的多层陶瓷基板的断面图。在玻璃陶瓷基体6的内部设置有内层电极2，在表面上设置了表层电极4，内层电极2彼此之间或者表层电极4与内层电极2之间通过通路电极3连接。
图3表示了这种多层陶瓷基板的表面放大图。在表层电极4以及基体6表面设置了氧化物粒子8。这些粒子是在除去约束层5的时候，不能完全地除去，约束层5的一部分以粒子形式残留下来的缘故。由于氧化物粒子8是约束层5的残留物，因而主成分为氧化铝、氧化锆、氧化镁中至少一种。在表层电极4的表面设置氧化物粒子8可以改善表层电极4的软钎焊耐热性，降低软钎料侵蚀的不良影响。
所谓软钎料侵蚀，是指在芯片安装时，表层电极4扩散到熔融的软钎料中，从而表层电极4消失的现象。通过在表层电极4上设置氧化物粒子8可以防止软钎料侵蚀。
而且，除去约束层5时，多层陶瓷基板的表面产生表面粗糙，据此能降低软钎料流动的不良影响。
所谓软钎料流动，是指软钎料流动扩展到表层电极4之外的地方的现象，这是造成电极短路的原因。当未形成表层电极4的基体6的表面的表面粗糙度增加时，可以防止软钎料流动。
在制造的多层陶瓷基板上，根据需要安装IC、SAW滤波器，芯片部件后，用划片等方法按规定的尺寸切断，得到所需的陶瓷叠层电子部件。
又，本实施方式中，关于多层陶瓷基板表层的表层电极4，与基体6同时烧成而制造，但也可采用在多层陶瓷基板烧成后进行后烧固的方法，制造多层陶瓷基板。
如上所述，本实施方式的多层陶瓷基板，具有高度的尺寸精度和基板平坦性，而且电极附近无缺陷，电极的导体电阻值低。
[实施例]
(实施例1)
实际制造上述实施方式的多层陶瓷基板，根据实测结果进行评价。表1归纳了使用导电性粉末或Mo化合物不同的导体组合物制造多层陶瓷基板，进行的其电极以及基体的评价的结果。而且，实施例1的导体组合物中没有添加玻璃料。
[表1]
| No. | 导电性粉末 | 导电性粉末的平均粒径(μm) | 玻璃料添加量(重量份) | Mo化合物的Mo金属换算量(重量份) | 电极周边的状况 | 导体电阻值(×106Ωcm) |
| 比较例 | Ag | 3 | 0 | 0 | 有缺陷 | 1.8 |
| 1 | Ag | 3 | 0 | MoO30.075(Mo：0.05) | 良好 | 1.8 |
| 2 | Ag | 3 | 0 | MoO31.5(Mo：1) | 良好 | 2.0 |
| 3 | Ag | 3 | 0 | MoO33(Mo：2) | 良好 | 2.2 |
| 4 | Ag | 3 | 0 | MoO33.75(Mo：2.5) | 良好 | 2.5 |
| 5 | Ag | 3 | 0 | MoO34.5(Mo：3) | 良好 | 4.0 |
| 6 | Ag | 3 | 0 | MoO37.5(Mo：5) | 良好 | 4.9 |
| 7 | Ag | 3 | 0 | MoO315(Mo：10) | 良好 | 6.1 |
| 8 | Ag | 3 | 0 | MoO322.5(Mo：15) | 良好 | 8.3 |
| 9 | Ag | 0.5 | 0 | MoO33.75(Mo：2.5) | 良好 | 2.3 |
| 10 | Ag | 5 | 0 | MoO33.75(Mo：2.5) | 良好 | 2.5 |
| 11 | Ag | 10 | 0 | MoO33.75(Mo：2.5) | 良好 | 3.5 |
| 12 | Ag95Pd5 | 3 | 0 | MoO33.75(Mo：2.5) | 良好 | 3.8 |
| 13 | Ag99Pt1 | 3 | 0 | MoO33.75(Mo：2.5) | 良好 | 2.5 |
| 14 | Ag | 3 | 0 | Mo2.0 | 良好 | 2.1 |
| 15 | Ag | 3 | 0 | MoSi23.2(Mo：2.0) | 良好 | 2.3 |
| 16 | Ag | 3 | 0 | 辛酸Mo11.1(Mo：2.0) | 良好 | 1.9 |
评价项目为电极的导体电阻和通路电极与基体的界面或其周边部是否产生了缺陷和裂纹。又，通路电极周边的缺陷，是通过研磨烧成后的基板断面，用显微镜观察有无缺陷产生。
表1中示出了作为比较例使用不含Mo化合物，只由Ag粉末构成的导体组合物制造的多层陶瓷基板的实测结果。在这种情况下，通路电极周边发现缺陷。图4是表示此时的电极周边产生的缺陷的一个例子的断面图。如图4所示，通路电极3与基体6的界面部产生了缺陷部7。
表1记载的No.1～No.7的导体组合物，Mo化合物MoO3相对于100重量份的Ag粉末，换算成Mo金属的添加量为0.05重量份以上至10重量份以下的范围。在用这种导体组合物制造的多层陶瓷基板的通路电极3的周边，没有产生缺陷。
使用进一步增加MoO3的添加量的、MoO3的Mo金属换算量为15重量份的No.8的导体组合物制造的多层陶瓷基板，虽然没有缺陷产生，但通路电极3与基体6的界面产生反应层，而且导体电阻值过大，因此是不适当的。又，导体电阻越低越是所希望的，所以MoO3的Mo金属换算量为0.05重量份以上至不到3重量份的No.1～No.4的情况是特别理想的。
又，导电性粉末的粒径过小时，电极比生片收缩快，因而电极对未烧结的生片造成应力，使得基体产生裂纹。相反，粒径过大时，烧结比生片还极端地迟缓，在通路电极附近等特别容易产生缺陷。而且烧结非常不易进行，所以导体电阻值也变高。因此，如No.9～No.11那样，使用平均粒径为0.5～10μm的Ag制造多层陶瓷基板为好。Ag的粒径小于0.5μm或大于10μm的情况下，结果会产生结构缺陷。
导电性粉末也可以不是单质，而是2种以上的混合粉末或合金粉末。如No.12、No.13那样，用由Ag和Pd或Pt的混合粉构成的导体组合物制造的多层陶瓷基板的情况下，没有产生缺陷。又如No.14～No.16那样，添加的Mo化合物不只氧化物，即使金属Mo、硅化物、有机化合物也能得到良好的结果。
(实施例2)
下面，使用玻璃料的软化点和添加量不同的导体组合物制造多层陶瓷基板，与实施例1相同地进行电极和基体的评价。表2归纳了其结果。
[表2]
| No. | 导电性粉末 | 导电性粉末的平均粒径(μm) | 玻璃料添加量(重量份) | Mo化合物的Mo金属换算量(重量份) | 电极周边的状况 | 导体电阻值(×10-6Ωcm) |
| 17 | Ag | 3 | 软化点450℃3.0 | MoO33.75(Mo：2.5) | 有缺陷 | 2.6 |
| 18 | Ag | 3 | 软化点580℃3.0 | MoO33.75(Mo：2.5) | 有缺陷 | 2.7 |
| 19 | Ag | 3 | 软化点670℃3.0 | MoO33.75(Mo：2.5) | 良好 | 2.5 |
| 20 | Ag | 3 | 软化点780℃3.0 | MoO33.75(Mo：2.5) | 良好 | 2.6 |
| 21 | Ag | 3 | 软化点850℃3.0 | MoO33.75(Mo：2.5) | 良好 | 2.5 |
| 22 | Ag | 3 | 软化点780℃5.0 | MoO33.75(Mo：2.5) | 良好 | 4.2 |
| 23 | Ag | 3 | 软化点780℃10.0 | MoO33.75(Mo：2.5) | 良好 | 5.1 |
| 24 | Ag | 3 | 软化点780℃15.0 | MoO33.75(Mo：2.5) | 良好 | 8.9 |
表2记载的No.17、No.18的导体组合物，添加了软化点低于650℃的玻璃料。用这种导体组合物制造的多层陶瓷基板的通路电极附近产生了缺陷。这是因为，玻璃料的软化点低，因而导电性粉末的烧结在较早的阶段开始进行，由此使得与生片的烧结时间不一样的缘故。
No.19～No.21的导体组合物，添加了软化点在650℃以上的玻璃料，在通路电极附近没有产生缺陷。
如No.22～No.24的导体组合物那样，即使是增加玻璃料的添加量的情况下，制造的多层陶瓷基板其通路电极周边也没有缺陷产生，但通过增加添加量，使得导体的电阻值升高。因此，相对于100重量份导电性粉末添加大于10重量份的玻璃料的No.24，电阻值过大，是不适合的。
再者，虽然实际的实施例没有表示出，但代替玻璃料，使用用于玻璃陶瓷生片的玻璃和陶瓷的混合物作为添加物的情况下也能得到完全相同的趋势。
[发明的效果]
本发明的多层陶瓷基板，是采用由玻璃陶瓷构成的生片、含有由Ag、Au、Pt和Pd中至少一种构成的导电性粉末、以及相对于100重量份的上述导电性粉末，换算成Mo金属为0.05重量份以上至10重量份以下的作为必要成分的Mo化合物或Mo金属的导体组合物制造的。据此，为了安装半导体和芯片部件而具有充分的平坦性，尺寸精度也良好，且不会使电特性劣化，在电极附近没有缺陷，可靠性高。
Claims (9)
1.一种多层陶瓷基板，其特征在于，该基板具有玻璃陶瓷和在上述玻璃陶瓷内部及至少一个主面表面上形成的布线图形、以及将规定的上述布线图形彼此连接的通路导体，在该多层陶瓷基板中，上述通路导体含有以Ag、Au、Pt和Pd中至少一种为主成分的导电性材料、以及相对于100重量份的上述导电性材料换算成Mo金属为0.05重量份以上至10重量份以下的范围的Mo化合物或Mo金属。
2.根据权利要求1所述的多层陶瓷基板，其特征在于，在上述玻璃陶瓷的主面表面上设置了以氧化铝、氧化锆以及氧化镁之中的至少一种为主成分的氧化物粒子。
3.一种多层陶瓷基板，其特征在于，它是使用由玻璃陶瓷构成的生片、含有由Ag、Au、Pt和Pd中的至少一种构成的导电性粉末、以及相对于100重量份的上述导电性粉末，换算成Mo金属为0.05重量份以上至10重量份以下的范围的Mo化合物或Mo金属的导体组合物，将至少含有1片具有填充了上述导体组合物的通路孔的上述生片的多片的上述生片叠层，制作叠层体，将由在上述叠层体的烧成温度以外的温度烧结的陶瓷构成的约束用生片叠层在上述叠层体的两面上，然后烧成而制造的。
4.根据权利要求3所述的多层陶瓷基板，其特征在于，上述导体组合物还含有10重量份以下的玻璃料。
5.根据权利要求3所述的多层陶瓷基板，其特征在于，上述导体组合物还含有10重量份以下的用于上述玻璃陶瓷的无机组合物作为玻璃料。
6.根据权利要求3所述的多层陶瓷基板，其特征在于，上述导体组合物，在换算成Mo金属为0.05重量份以上至不到3重量份的范围含有上述Mo的化合物或Mo金属。
7.根据权利要求4所述的多层陶瓷基板，其特征在于，上述玻璃料是具有软化点为650℃以上的特性的玻璃。
8.一种多层陶瓷基板的制造方法，其特征在于，该方法具有下列工序：使用由玻璃陶瓷构成的生片、含有由Ag、Au、Pt和Pd中的至少一种构成的导电性粉末、以及相对于100重量份的上述导电性粉末，换算成Mo金属为0.05重量份以上至10重量份以下的范围的Mo化合物或Mo金属的导体组合物，将至少含有1片具有填充了上述导体组合物的通路孔的上述生片的多片的上述生片叠层，制作叠层体的工序；以及将由在上述叠层体的烧成温度以外的温度烧结的陶瓷构成的约束用生片叠层在上述叠层体的两面上，然后烧成的工序。
9.根据权利要求8所述的多层陶瓷基板的制造方法，其特征在于，在上述叠层体烧成后，除去上述约束用生片，使得上述约束用生片进行粒子化后的粒化物残留。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331329 | 2001-10-29 | ||
| JP331329/2001 | 2001-10-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1418049A true CN1418049A (zh) | 2003-05-14 |
Family
ID=19146930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02155822A Pending CN1418049A (zh) | 2001-10-29 | 2002-10-29 | 多层陶瓷基板及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6762369B2 (zh) |
| CN (1) | CN1418049A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101213891B (zh) * | 2005-08-29 | 2011-03-30 | 株式会社村田制作所 | 陶瓷电子元器件及其制造方法 |
| CN101552094B (zh) * | 2007-12-28 | 2011-12-28 | 太阳诱电株式会社 | 电子组件 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807257B2 (ja) * | 2001-06-25 | 2006-08-09 | 松下電器産業株式会社 | セラミック部品の製造方法 |
| US7569162B2 (en) * | 2003-11-14 | 2009-08-04 | Murata Manufacturing Co., Ltd. | Electrically conductive paste and multilayer ceramic substrate |
| US7279217B2 (en) * | 2004-05-24 | 2007-10-09 | Tdk Corporation | Multilayer ceramic device, method for manufacturing the same, and ceramic device |
| US7650694B2 (en) * | 2005-06-30 | 2010-01-26 | Intel Corporation | Method for forming multilayer substrate |
| JP2008204980A (ja) * | 2007-02-16 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 多層セラミック基板とその製造方法 |
| US10390441B1 (en) * | 2008-05-28 | 2019-08-20 | Second Sight Medical Products, Inc. | Method for providing hermetic electrical feedthrough |
| US20100038120A1 (en) * | 2008-08-13 | 2010-02-18 | Tdk Corporation | Layered ceramic electronic component and manufacturing method therefor |
| KR100983125B1 (ko) * | 2008-10-28 | 2010-09-17 | 삼성전기주식회사 | 다층 세라믹 기판의 제조방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2162167B (en) * | 1984-06-01 | 1988-01-20 | Narumi China Corp | Ceramic substrate material |
| JPS62265796A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | セラミツク多層配線基板およびその製造法 |
| JPS6481106A (en) | 1987-09-22 | 1989-03-27 | Sumitomo Metal Mining Co | Composition for forming conductive film |
| EP0535711A3 (en) | 1991-10-04 | 1993-12-01 | Matsushita Electric Ind Co Ltd | Method for producing multilayered ceramic substrate |
| JP2785544B2 (ja) | 1991-10-04 | 1998-08-13 | 松下電器産業株式会社 | 多層セラミック基板の製造方法 |
| JP3286651B2 (ja) * | 1993-12-27 | 2002-05-27 | 株式会社住友金属エレクトロデバイス | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
| US5702653A (en) * | 1995-07-11 | 1997-12-30 | Spectrol Electronics Corporation | Thick-film circuit element |
| US6156433A (en) * | 1996-01-26 | 2000-12-05 | Dai Nippon Printing Co., Ltd. | Electrode for plasma display panel and process for producing the same |
| JPH1051088A (ja) | 1996-05-28 | 1998-02-20 | Ngk Spark Plug Co Ltd | セラミック配線基板およびその製造方法 |
| US6338893B1 (en) * | 1998-10-28 | 2002-01-15 | Ngk Spark Plug Co., Ltd. | Conductive paste and ceramic printed circuit substrate using the same |
| US6245171B1 (en) * | 1998-11-23 | 2001-06-12 | International Business Machines Corporation | Multi-thickness, multi-layer green sheet lamination and method thereof |
-
2002
- 2002-10-28 US US10/282,293 patent/US6762369B2/en not_active Expired - Fee Related
- 2002-10-29 CN CN02155822A patent/CN1418049A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101213891B (zh) * | 2005-08-29 | 2011-03-30 | 株式会社村田制作所 | 陶瓷电子元器件及其制造方法 |
| CN101552094B (zh) * | 2007-12-28 | 2011-12-28 | 太阳诱电株式会社 | 电子组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030094307A1 (en) | 2003-05-22 |
| US6762369B2 (en) | 2004-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1006424B (zh) | 介电组合物 | |
| CN1041150C (zh) | 大陶瓷制品及其制造方法 | |
| CN1913044A (zh) | 用于ltcc电路和器件的厚膜导电组合物 | |
| CN1747087A (zh) | 陶瓷电子部件及其制造方法 | |
| CN1418049A (zh) | 多层陶瓷基板及其制造方法 | |
| CN1921032A (zh) | 水基流延法制备多层片式ZnO压敏电阻器的方法 | |
| TWI634091B (zh) | Ceramic wiring board, ceramic green sheet for ceramic wiring board, and glass ceramic powder for ceramic wiring board | |
| KR101716992B1 (ko) | 도체 페이스트 및 그것을 사용한 세라믹 기판 | |
| JP5461913B2 (ja) | 多層セラミック基板の製造方法 | |
| CN1178566C (zh) | 多层板及其制造方法 | |
| JP3630372B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2004362822A (ja) | 導電性ペーストおよびセラミック多層基板 | |
| CN1532858A (zh) | 叠层陶瓷电子部件的制造方法 | |
| JPH07249869A (ja) | ガラスセラミックス多層回路板及びその製造方法 | |
| JP2005116938A (ja) | キャビティ付き多層セラミック基板およびその製造方法 | |
| CN1207249C (zh) | 陶瓷零件及其制造方法 | |
| JP2004273426A (ja) | 導電ペーストおよびそれを用いたセラミック多層基板 | |
| JP4726107B2 (ja) | 積層型電子部品の製造方法 | |
| JPH05283864A (ja) | 多層配線基板およびその製造方法 | |
| JP2005026722A (ja) | 多層セラミック基板およびその製造方法 | |
| TW202137599A (zh) | 連結基板及使用其之元件基板之製造方法 | |
| JP2005197285A (ja) | 多層セラミック基板及びその製造方法 | |
| JP2003133745A (ja) | 多層セラミック基板用導体組成物 | |
| JP5209563B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3811381B2 (ja) | ガラスセラミック基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |