CN101552094B - 电子组件 - Google Patents

电子组件 Download PDF

Info

Publication number
CN101552094B
CN101552094B CN2008101850493A CN200810185049A CN101552094B CN 101552094 B CN101552094 B CN 101552094B CN 2008101850493 A CN2008101850493 A CN 2008101850493A CN 200810185049 A CN200810185049 A CN 200810185049A CN 101552094 B CN101552094 B CN 101552094B
Authority
CN
China
Prior art keywords
splicing ear
electrode
dielectric film
film
electronic building
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101850493A
Other languages
English (en)
Other versions
CN101552094A (zh
Inventor
高桥岳雄
宓晓宇
横山刚
西原时弘
上田知史
Original Assignee
Fujitsu Ltd
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Taiyo Yuden Co Ltd filed Critical Fujitsu Ltd
Publication of CN101552094A publication Critical patent/CN101552094A/zh
Application granted granted Critical
Publication of CN101552094B publication Critical patent/CN101552094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种电子组件，该电子组件包括：多层陶瓷基底，所述多层陶瓷基底具有在其中形成的穿透电极，并且具有在其上表面上提供的无源元件；绝缘膜，所述绝缘膜被提供在所述多层陶瓷基底上，并且具有在所述穿透电极上方的开口；第一连接端子，所述第一连接端子被提供在所述绝缘膜上以覆盖所述开口，并且被电连接到所述穿透电极；以及第二连接端子，所述第二连接端子被提供在所述绝缘膜的区域上，所述区域不同于所述开口区域。其中，所述穿透电极的上表面被定位为相比所述多层陶瓷基底的所述上表面具有一个突起量，该穿透电极的突起量差不多等于所述绝缘膜的膜厚度，从而使所述第一连接端子的高度差不多等于所述第二连接端子的高度。

Description

电子组件
技术领域
本申请一般地涉及电子组件，并且更具体来说，涉及具有放置在多层陶瓷基底上的无源元件的电子组件。
背景技术
在执行相位匹配等处理的情况下，使用电感器和电容器。对于诸如便携式电话设备和无线LAN(局域网)的RF(射频)系统，存在对尺寸更小、成本更低和性能更高的系统的需求。为了满足这些需求，诸如集成无源设备的电子组件被使用，每个集成无源设备具有集成在其中的无源元件。
已经通过LTCC(低温共烧陶瓷)开发出集成无源设备，每个集成无源设备具有内建在多层陶瓷基底中的无源元件。此外，已经开发出这样的集成无源设备，每个集成无源设备具有形成在多层陶瓷基底上的无源元件。
日本专利申请公开第2007-123468号和第2007-31242号公开了一些技术，通过这些技术，将涂覆层形成在陶瓷基底上，并将无源元件形成在涂覆层上。
在多层陶瓷基底上形成有无源元件的各集成无源设备有以下问题。在芯片被倒装在上表面上形成有无源元件的多层陶瓷基底上的情况下，芯片要被定位为比无源元件更高。因此，比无源元件高的连接端子被形成在多层陶瓷基底上，并且芯片随后被倒装在连接端子上。然而，多层陶瓷基底具有穿过多层陶瓷基底的各陶瓷层的穿透电极(penetrationelectrode)。穿透电极的上表面从多层陶瓷基底的表面突起。因此，当连接端子被形成在多层陶瓷基底上时，连接端子的高度根据连接端子是定位在穿透电极的上方，还是被定位在与穿透电极对应的区域之外的区域内而发生变化。在芯片被倒装在多层陶瓷基底上的连接端子上的情况下，减小连接端子之间的高度差(共面性)是重要的。如果共面性较差，则安装的芯片会脱落，并且在连接端子之间导致损坏。因此，连接端子被形成在与穿透电极对应的区域之外的区域中，从而连接端子具有相同高度。但结果是很难形成小尺寸的电子组件。
发明内容
本发明的目标是提供其中消除了上面的缺点的电子组件。
本发明的更具体的目标是提供小尺寸的电子组件，所述电子组件具有在包括穿透电极的多层陶瓷基底上形成的无源元件。
根据本发明的方面，提供有一种电子组件，其包括：多层陶瓷基底，所述多层陶瓷基底其中形成有穿透电极，并且在其上表面上设置有无源元件；绝缘膜，所述绝缘膜被提供在所述多层陶瓷基底上，并且具有在所述穿透电极上方的开口；第一连接端子，所述第一连接端子被提供在所述绝缘膜上以覆盖所述开口，并且被电连接到所述穿透电极；以及第二连接端子，所述第二连接端子被提供在所述绝缘膜的区域上，所述区域不同于与所述开口对应的区域，其中，所述穿透电极的上表面被定位为相比所述多层陶瓷基底的所述上表面具有一个突起量，该穿透电极的突起量差不多等于所述绝缘膜的膜厚度，从而使所述第一连接端子的高度差不多等于所述第二连接端子的高度。
附图说明
当结合附图进行阅读时，根据以下详细描述将更清楚本发明的其他目标、特征以及优点，其中：
图1A和1B示出了用于制造层叠陶瓷基底的方法，图1A为俯视图，图1B为剖视图；
图2A和2B示出了用于制造层叠陶瓷基底的方法，图2A为俯视图，图2B为剖视图；
图3A和3B示出了用于制造层叠陶瓷基底的方法，图3A为俯视图，图3B为剖视图；
图4A和4B示出了用于制造层叠陶瓷基底的方法，图4A为俯视图，图4B为剖视图；
图5A和5B示出了用于制造层叠陶瓷基底的方法，图5A为俯视图，图5B为剖视图；
图6示出了用于制造层叠陶瓷基底的方法；
图7示出了比较实施例的集成无源设备的问题；
图8示出了比较实施例的集成无源设备的问题；
图9是用于解释本发明的原理的视图；
图10A到10D是示出了用于制造根据本发明第一实施方式的集成无源设备的方法的剖视图；
图11A到11C是示出了用于制造根据第一实施方式的集成无源设备的方法的剖视图；
图12A到12D是示出了用于制造根据第一实施方式的集成无源设备的方法的剖视图；
图13是具有安装在根据第一实施方式的集成无源设备上的芯片的结构的视图；
图14A到14C是示出了用于制造根据本发明第二实施方式的集成无源设备的方法的剖视图；
图15A到15C是示出了用于制造根据第二实施方式的集成无源设备的方法的剖视图；
图16是根据本发明第三实施方式的集成无源设备的透视图；
图17是根据第三实施方式的集成无源设备的俯视图；
图18A到18D是示出了用于制造根据第三实施方式的集成无源设备的方法的剖视图；
图19A到19C是示出了用于制造根据第三实施方式的集成无源设备的方法的剖视图；以及
图20是具有安装在根据第三实施方式的集成无源设备上的芯片的结构的视图。
具体实施方式
首先详细描述要解决的问题。图1A到图6示出了用于制造多层陶瓷基底的方法。如图1A和图1B中所示出的，用金属氧化物，例如氧化铝(Al2O3)、二氧化硅(SiO2)、氧化锡(TiO2)以及氧化钙(CaO2)形成生片(green sheet)，并且生片被切割成期望的形状。如图2A和图2B中所示出的，通过冲压技术在生片10中形成通孔11。如图3A和图3B中所示出的，用诸如Ag、Au或Cu的金属填充通孔11。以这种方式形成穿透电极12。如图4A和4B中所示出的，用包含诸如Ag、Au或Cu的金属的金属材料在片10的表面上执行印刷，以形成金属线13。如图5A和图5B中所示出的，层叠以上面方式形成的生片10a到10c。例如，如图5B中所示出的，生片10a和生片10b以穿透电极12a和穿透电极12b相互连接的方式层叠。作为内部线16b和16c的金属线被分别形成在生片10b和生片10c上。生片10c的穿透电极12c通过内部线16c连接到穿透电极12a和12b。层叠的生片10a到10c可以被进一步成形为期望的形式。例如，层叠的生片10a到10c可以被成形为晶片，从而之后可以容易形成无源设备。
如图6中所示出的，层叠的生片10a到10c经受焙烧，以形成多层陶瓷基底20。用松散颗粒(loose grain)或固结颗粒(fixed grain)抛光多层陶瓷基底20的表面，从而多层陶瓷基底20具有期望的厚度和期望的表面粗糙度。因为生片10a到10c在焙烧时收缩，所以穿透电极12a的上表面突起。穿透电极12a不容易被抛光，而生片10a容易被抛光。因此，穿透电极12a变得更加突起。以这种方式，穿透电极12a的上表面被定位为比多层陶瓷基底20的上表面更高。例如，穿透电极12a相对于生片10a的表面的突起量t1近似地在范围0.5μm到10μm内。
在芯片被倒装在多层陶瓷基底20(该多层陶瓷基底20具有形成在它的上表面上的无源设备)上的情况下，比无源设备更高的连接端子被用于倒装处理。现在参照图7，图7描述了连接端子被形成在多层陶瓷基底上的情况下观察到的问题。如图7中所示出的，在多层陶瓷基底20的穿透电极12上形成的由金属(例如Cu)构成的连接端子82的高度为h1，而在不同于穿透电极12的上表面的区域内形成的连接端子80的高度为h0。高度h1比高度h0大，其差量差不多为穿透电极12的上表面相对于多层陶瓷基底20的上表面的突起量t1。
然而，在芯片被倒装在连接端子80和82的情况下，期望连接端子80和82之间的高度差较小。例如，优选地，连接端子80和82之间的高度差为几微米或更小。如图7中所示出的，如果连接端子80和82的高度h0和h1彼此不同，则结构不适合于倒装。
为了解决该问题，如图8中所示出的，连接端子80未被形成在穿透电极12上，而被形成在穿透电极12的上表面之外的区域内。穿透电极12和连接端子80被线84电连接。以这种方式，连接端子80之间的高度差可以被制作成更小，并且可以获得更高的共面性。然而，因为连接端子80未被形成在穿透电极12上，所以很难形成小尺寸的基底。
现在描述本发明解决上述问题的原理。图9是用于解释本发明的原理的剖视图。如图9中所示出的，在多层陶瓷基底20上提供绝缘膜26。绝缘膜26具有在穿透电极20上方形成的开口。在绝缘膜26上提供金属层94，以覆盖该开口。在穿透电极12上方的金属层94上提供第一连接端子92，并且第一连接端子92电连接到穿透电极12。在绝缘膜26的与开口对应的区域之外的区域上提供第二连接端子90。使穿透电极12的突起量t1差不多等于绝缘膜26的膜厚度t2，从而第一连接端子92的高度h2差不多等于第二连接端子90的高度h3。此外，可以在金属层94和穿透电极12之间提供之后描述的第一实施方式中的保护膜22，并且保护膜22用作阻挡层，来防止穿透电极12和金属层94之间的相互扩散。
[第一实施方式]
现在参照图10A到图12D描述用于制造根据本发明第一实施方式的集成无源设备的方法。如图10A中所示出的，通过参照图1A到图6描述的方法形成多层陶瓷基底20。多层陶瓷基底20具有在其中提供的穿透电极12和内部线16。内部线16被形成在多层陶瓷基底20的多个层之间。各穿透电极12的上表面从多层陶瓷基底20突起。
如图10B中所示出的，通过非电的镀(electroless plating)技术，将保护膜22和24(从多层陶瓷基底20侧开始的顺序，各包括膜厚度为1μm到3μm的Ni膜和膜厚度为0.1μm到3μm的Au膜)形成在穿透电极12的表面上。可以在各保护膜22和24的Au膜与Ni膜之间提供膜厚度为0.1μm到0.3μm的Pd膜。保护膜22和24用来保护穿透电极12的表面，并防止连接端子和穿透电极12之间的原子相互扩散。另选地，各保护膜22和24可以通过从底部开始的顺序层叠Ti膜、TiW膜以及Cu膜而形成，并且随后可以通过研磨技术(milling technique)等被构图。提供由穿透电极12限定的保护膜22和24，从而各保护膜22和24的上表面相对于多层陶瓷基底20的上表面的突起量变得更大。
如图10C中所示出的，使用作为绝缘膜26的光敏SOG(旋涂玻璃)，在多层陶瓷基底20的上表面上进行旋涂。例如，光敏SOG可以是SliccsXC 800。旋涂被执行，其中通过调整各穿透电极12的突起量来控制旋转数目，从而绝缘膜26的上表面在穿透电极的全部区域和其他区域中变平。可以通过不同于旋涂技术的浸入技术等来形成绝缘膜26。优选地，绝缘膜26的膜厚度等于或者稍大于各穿透电极12的突起量。旋涂可以被执行几次，以获得期望膜厚的SOG膜。例如，在120°的条件下执行热处理。如图10D中所示出的，进行曝光和显影，以在穿透电极12上方的绝缘膜26中形成开口25。例如，在250℃的条件下执行固化(curing)。以这种方式，SOG氧化膜被形成为绝缘膜26。
如图11A中所示出的，以和图10C中相同的方式，将作为绝缘膜28的光敏SOG施加在多层陶瓷基底20的底面上。以和图10D中相同的方式在绝缘膜28中形成开口27。如图11B中所示出的，在绝缘膜26上形成金属层30。例如，以20nm厚的Ti膜、1000nm厚的Au膜、以及20nm厚的Ti膜形成该金属层。可以用Cu膜替换Au膜。另选地，可以用从底部开始的顺序以20nm厚的Ti膜、800nm厚的Cu膜、200nm厚的Ti膜以及20nm厚的Au膜形成金属层30。为了减小电阻，优选地，金属层30包括作为主要组件的Al膜、Au膜以及Cu膜。例如，如图11C中所示出的，通过离子研磨技术去除金属层30的预定区域。以这种方式，从金属层30形成电容器下电极41。
如图12A中所示出的，在下电极41上形成介电膜42。例如，介电膜42可以通过溅射技术或PECVD(等离子增强化学气相淀积)形成，并且可以是SiO2膜、Si3N4膜、Al2O3膜或Ta2O3膜。介电膜42的膜厚度例如在范围50nm到1000nm内。
如图12B中所示出的，在绝缘膜26和金属层30上形成包括20nm厚的Cr膜和500nm厚的Au膜的种层(seed layer)(未示出)。例如，通过电镀技术在种层的各预定区域上形成由Cu制成的10μm厚的电镀层184。以电镀层184为掩模，去除种子层，以从电镀层184形成上电极43。下电极41、介电膜42、以及上电极43组成了电容器40。电镀层184形成电感器50的线圈。此外，电镀层184形成连接端子的下层。
如图12C中所示出的，低介电膜60被形成在多层陶瓷基底20上，以覆盖电镀层184。低介电膜60可以是PBO(聚苯并恶唑)膜、BCB(苯环丁烯)膜等。
如图12D中所示出的，低介电膜60的预定区域被去除，以露出电镀层184的其上将形成上部电镀层的上表面。例如，通过电镀技术，形成与电镀层184接触的厚度为10μm并且由Cu制成的电镀层186。当电镀层186被形成时，以和图12A中相同的方式使用种层，这里省略了对它的解释。例如，包括Au膜和Ni膜的衬垫层(pad layer)193被形成在各电镀层186上。因此，包括金属层30、电镀层184与186以及衬垫层193的第一连接端子92被形成在各穿透电极12上。因此，形成了包括多层陶瓷基底20的集成无源设备。
图13是其中芯片被倒装在该集成无源设备上的结构的剖视图，并且与图12A到12D的剖视图不同。诸如电容器和电感器的无源元件在图13中未被示出。如图13中所示出的，在穿透电极12的区域之外的区域内提供第二连接端子90。由焊料或诸如Au的金属制成的隆起194被形成在第一连接端子92和第二连接端子90上。通过使用隆起194，具有电子设备(例如其中形成的表面声波滤波器)的芯片199被倒装在第一连接端子92和第二连接端子90上。以这种方式，实现了根据第一实施方式的电子组件。
根据第一实施方式，多层陶瓷基底20包括如图13中所示出的穿透电极12，并且具有作为无源元件提供在它的上表面上的电容器40和电感器50(见图12D)。因此，芯片199被倒装在被定位为比诸如电容器40和电感器50的无源元件高的连接端子上。在穿透电极12的上方具有开口的绝缘膜26被设置在多层陶瓷基底20上。第一连接端子92被设置在绝缘膜26上方，覆盖所述开口。第一连接端子92被电连接到穿透电极12。同时，第二连接端子90被设置在绝缘膜的与开口对应的区域以外的区域上。通过以这种方式形成的绝缘膜26，使第一连接端子92和第二连接端子90的高度几乎相同。利用这种结构，可以防止由于连接端子92和90的共面性降低导致的芯片199的脱离等。因此，第一连接端子92可以被形成在穿透电极12的上方，并且多层陶瓷基底20可以被制作成比图8中示出的示例结构更小。
此外，如图10B中所示出的，保护穿透电极12的保护膜22被提供在穿透电极12上，并且如图13中所示出的，第一连接端子92被放置在保护膜22上。保护膜22被选择性地形成在穿透电极12上。换言之，保护膜22由穿透电极12限定。根据这种结构，保护膜22的上表面进一步突起。因此，使用绝缘膜26更有优势。
此外，如图12D中所示出的，诸如电容器40和电感器50的无源元件被放置在绝缘膜26上。因为绝缘膜26由介电常数比多层陶瓷基底20的介电常数低的材料制成，所以无源元件损耗可以更小。
优选地，绝缘膜26为用SOG形成的SOG氧化膜。用SOG形成的膜的相对电容率(permittivity)近似在2.5到4的范围内，而多层陶瓷基底20的相对电容率近似在7到12的范围内。因此，无源元件的损耗可以更小。用SOG形成的膜还具有较高的热抗性。在形成图12A到12D中示出的无源元件时，温度在范围200℃到300℃内。例如，如果使用诸如BCB的树脂材料，则因为这种树脂没有较高的热抗性，所以用于在多层陶瓷基底20上形成无源元件的方法存在限制。然而，根据第一实施方式，绝缘膜26为用SOG形成的膜。因此，可以更容易地形成无源元件。
此外，优选地，将光敏SOG氧化膜用作绝缘膜26。这样，开口25可以被方便地形成在绝缘膜26中。
[第二实施方式]
本发明的第二实施方式为没有光敏SOG氧化膜的实施例。参照图14A到15C，图14A到15C描述了用于制造第二实施方式的多层陶瓷基底的方法。如图14A中所示出的，制备了和图10A中示出的第一实施方式的相同的多层陶瓷基底20。如图14B中所示出的，通过溅射技术，将保护膜32和34形成在多层陶瓷基底20的上表面和下表面上。例如，保护膜32和34中的每一个可以从多层陶瓷基底20侧起包括膜厚度在0.1μm到0.5μm的范围内的Ti膜、和膜厚度在0.5μm到3μm的范围内的TiW膜。还可在Ti膜上形成膜厚度在0.3μm到3μm的范围内的Cu膜。另选地，例如，保护膜32和34中的每一个都可以包括膜厚度在0.1μm到0.5μm的范围内的Ti膜，和膜厚度在0.5μm到3μm的范围内的Au膜。如图14C中所示出的，保护膜32和34的预定区域被去除，保留保护膜32和34在穿透电极12上方的部分。优选地，保护膜32和34比穿透电极12的上表面更大，并且完全覆盖穿透电极12的上表面。
如图15A中所示出的，SOG被施加在多层陶瓷基底20的上表面和下表面上，以形成覆盖穿透电极12和保护膜32与34的绝缘膜26与28。SOG例如可以是由Catalysts and Chemicals Industries Co.，Ltd生产的LNT-025。之后，例如，在400℃的条件下对绝缘膜26和28执行固化。如图15B中所示出的，用氢氟酸去除穿透电极12上的绝缘膜26和28。如图15C中所示出的，执行和图11B与11C中示出了的第一实施方式的相同的过程，以在绝缘膜26上形成金属层30。之后，执行和图12A到12D中示出了的第一实施方式相同的过程，以实现第二实施方式的集成无源设备。
和第二实施方式中相同，非光敏SOG可以被用作绝缘膜26和28。
[第三实施方式]
本发明的第三实施方式是包括电感器的实施例，每个电感器具有层叠的两个线圈，这两个线圈间形成有间隔。图16是根据第三实施方式的集成无源设备的透视图。图17是该集成无源设备(但未示出第一线圈111和121)的俯视图。如图16和图17中所示出的，包括第一线圈111与第二线圈112的电感器110，和包括第一线圈121与第二线圈122的电感器120被形成在多层陶瓷基底20上方的绝缘膜26上。电感器110的第一线圈111和第二线圈112的内端(最内边缘的端)通过连接单元165彼此连接。第一线圈111在它的外端(它的最外边缘的端)被连接到线152。第二线圈112在它的外端通过连接单元160电连接到线151。
电感器120的第一线圈121和第二线圈122的内端通过连接单元175彼此连接。第一线圈121在它的外端连接到线154。第二线圈122在它的外端通过连接单元170连接到线153。线151到154被形成在多层陶瓷基底20上方的绝缘膜26上，并且被连接到第一连接端子131到134。第一连接端子132和133被线157连接。在第一连接端子132和133之间的线157上提供第二连接端子138。下电极141、介电膜142以及上电极143形成的电容器140被连接在第一连接端子131和134之间。上电极143和线151被定位在其上的线156连接。第一连接端子131被连接到输入端，第一连接端子134被连接到输出端，而第一连接端子132与133被接地。根据这种结构，集成无源设备100在第一连接端子131和134之间形成π型L-C-L电路。
现在参照图18A到18D，描述用于制造根据第三实施方式的集成无源设备的方法。图18A到18D为沿图17的线A-A截取的原理剖视图。尽管图18A到18D示出用于加强芯片与多层陶瓷基底20之间的机械连接的第二连接端子198，但图16和17未示出第二连接端子198。
如图18A中所示出的，执行图10A到图11C中示出的第一实施方式的过程。金属层30被示出为金属层180，电容器的下电极41被示出为下电极141。以和图12A中相同的方式形成用于电容器的介电膜142。
如图18B中所示出的，形成用于电镀的种层(未示出)。形成具有用于电镀的开口的光刻胶200。例如，在开口内执行电镀，以形成10μm厚的由Cu制成的电镀层184。以这种方式，从电镀层184形成第一线圈121、上电极143、线153与154、以及第一连接端子的下部。下电极141、介电膜142以及上电极143形成了MIM电容器140。
如图18C中所示出的，光刻胶200被去除。然后，形成具有用于电镀的开口的光刻胶202。例如，在开口内执行电镀，以形成10μm厚的由Cu制成的电镀层186。以这种方式，从电镀层186形成支撑柱174与176和第一连接端子的中部。
如图18D中所示出的，光刻胶202被去除。然后，例如，由光刻胶制成的牺牲层204被施加到该结构上。牺牲层204的上表面与支撑柱174和176的上表面基本齐平。然后，在牺牲层204的整个表面上形成用于电镀的种层(未示出)。具有用于电镀的开口的光刻胶206被形成在种层上。然后，例如，在开口内执行电镀，以形成10μm厚的由Cu制成的电镀层188。以这种方式，从电镀层188形成第二线圈122、线156以及衬垫的上部。电镀层184、186以及188形成连接单元170和连接单元175。
如图19A中所示出的，形成具有开口的光刻胶208。在电镀层188上形成Ni层190和Au层192。如图19B中所示出的，光刻胶208、种层(未示出)、光刻胶206以及牺牲层204被去除。金属层180、电镀层184、186与188、Ni层190以及Au层192形成第一连接端子131和133以及第二连接端子198。以这种方式，形成了根据第三实施方式的集成无源设备。
现在参照图19C，图19C描述了芯片199的安装。如图19C中所示出的，芯片199被倒装在第一连接端子131与133和具有隆起194的第二连接端子198上。
图20是沿图17的线B-B截取的第三实施方式的集成无源设备的剖视图，其中诸如IC或SAW(表面声波)设备的芯片199被倒装。如图20中所示出的，因为在第三实施方式中也提供了在穿透电极12上方具有开口的绝缘膜26，所以第一连接端子132和133中的每一个的高度H1可以被制作成几乎等于第二连接端子138的高度H2。根据这种结构，可以和第一实施方式一样获得小尺寸的集成无源设备。如图16中所示出的，本发明可以被应用于具有电感器的集成无源设备，所述电感器包括绝缘膜26上提供的螺旋状第一线圈111与121，和在第一线圈111与121上方提供的螺旋状第二线圈112与122，第一线圈111与121和第二线圈112与122根据之间保持的空间彼此分开一段距离。
尽管已经示出和描述了本发明的一些优选实施方式，但是本领域技术人员将清楚，在不偏离本发明的原理和精神的情况下，可以对这些实施方式进行改变，在权利要求书及其等同物中限定了本发明的范围。
本申请基于并要求2007年12月28日递交的在先日本专利申请第2007-340039号的优先权，这里通过引用并入该申请的全部内容。

Claims (8)

1.一种电子组件，该电子组件包括：
多层陶瓷基底，所述多层陶瓷基底中形成有穿透电极，并且在该多层陶瓷基底的上表面上设置有无源元件；
绝缘膜，所述绝缘膜被设置在所述多层陶瓷基底上，并且在所述穿透电极上方具有开口；
第一连接端子，所述第一连接端子被设置在所述绝缘膜上，以覆盖所述开口，并且被电连接到所述穿透电极；以及
第二连接端子，所述第二连接端子被设置在所述绝缘膜的与所述开口对应的区域之外的区域上，
其中，所述穿透电极的上表面被定位为相比所述多层陶瓷基底的所述上表面具有一个突起量，该穿透电极的突起量差不多等于所述绝缘膜的膜厚度，从而使所述第一连接端子的高度差不多等于所述第二连接端子的高度。
2.根据权利要求1所述的电子组件，所述电子组件还包括衬垫，所述衬垫由所述穿透电极限定，并且被放置在所述穿透电极上，
其中所述第一连接端子被放置在所述衬垫上。
3.根据权利要求1所述的电子组件，其中所述无源元件被放置在所述绝缘膜上。
4.根据权利要求1所述的电子组件，其中所述绝缘膜为SOG氧化膜。
5.根据权利要求1所述的电子组件，其中所述绝缘膜为光敏SOG氧化膜。
6.根据权利要求1所述的电子组件，其中所述第一连接端子和所述第二连接端子为用于倒装的端子。
7.根据权利要求1所述的电子组件，其中：
所述无源元件为电感器；并且
所述电感器包括了在所述绝缘膜上提供的螺旋状第一线圈和在所述第一线圈上方提供的螺旋状第二线圈，所述第一线圈和所述第二线圈之间保持一定的空间从而彼此分开一段距离。
8.根据权利要求1所述的电子组件，所述电子组件还包括倒装在所述第一连接端子和所述第二连接端子上的芯片。
CN2008101850493A 2007-12-28 2008-12-26 电子组件 Active CN101552094B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007340039A JP5201983B2 (ja) 2007-12-28 2007-12-28 電子部品
JP2007-340039 2007-12-28
JP2007340039 2007-12-28

Publications (2)

Publication Number Publication Date
CN101552094A CN101552094A (zh) 2009-10-07
CN101552094B true CN101552094B (zh) 2011-12-28

Family

ID=40796723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101850493A Active CN101552094B (zh) 2007-12-28 2008-12-26 电子组件

Country Status (4)

Country Link
US (1) US8766103B2 (zh)
JP (1) JP5201983B2 (zh)
KR (1) KR101040430B1 (zh)
CN (1) CN101552094B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6269661B2 (ja) * 2013-05-08 2018-01-31 株式会社村田製作所 多層配線基板
EP3030061B1 (en) * 2013-07-29 2021-01-06 Kyocera Corporation Wiring substrate, wiring substrate with lead, and electronic device
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
CN105161436B (zh) 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
US10069474B2 (en) 2015-11-17 2018-09-04 Qualcomm Incorporated Encapsulation of acoustic resonator devices
JP6909060B2 (ja) 2017-06-08 2021-07-28 太陽誘電株式会社 電子部品
JP7230462B2 (ja) * 2017-12-04 2023-03-01 ローム株式会社 半導体装置およびその製造方法
JP7266996B2 (ja) 2018-11-20 2023-05-01 太陽誘電株式会社 インダクタ、フィルタおよびマルチプレクサ
KR102504834B1 (ko) 2019-03-11 2023-02-28 삼성전자 주식회사 집적회로 칩 및 그 제조 방법과 집적회로 칩을 포함하는 집적회로 패키지 및 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334255A (zh) * 2000-07-21 2002-02-06 株式会社村田制作所 绝缘陶瓷压块
CN1418049A (zh) * 2001-10-29 2003-05-14 松下电器产业株式会社 多层陶瓷基板及其制造方法
CN1627884A (zh) * 2003-12-08 2005-06-15 松下电器产业株式会社 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块
CN1783709A (zh) * 2004-11-30 2006-06-07 富士通媒体部品株式会社 电子器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783751B2 (ja) * 1993-12-21 1998-08-06 富士通株式会社 多層セラミック基板の製造方法
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
JPH10215074A (ja) 1997-01-31 1998-08-11 Sharp Corp セラミック多層基板およびその製造方法
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
US6815796B2 (en) * 2001-12-07 2004-11-09 Taiyo Yuden Co., Ltd. Composite module and process of producing same
JP4182340B2 (ja) 2003-03-27 2008-11-19 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4285604B2 (ja) 2003-09-19 2009-06-24 株式会社フジクラ 貫通電極付き基板、その製造方法及び電子デバイス
JP2005302873A (ja) * 2004-04-08 2005-10-27 Mitsubishi Electric Corp 半導体装置、電子機器および半導体装置の製造方法
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
US7326636B2 (en) * 2005-05-24 2008-02-05 Agilent Technologies, Inc. Method and circuit structure employing a photo-imaged solder mask
JP2007031242A (ja) 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法
JP2007067216A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
JP4872306B2 (ja) 2005-10-27 2012-02-08 Ｔｄｋ株式会社 薄膜電子部品用基板の製造方法及びそれを用いた薄膜電子部品の製造方法
JP5085874B2 (ja) * 2006-03-23 2012-11-28 ローム株式会社 複合回路部品およびこれを備える半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1334255A (zh) * 2000-07-21 2002-02-06 株式会社村田制作所 绝缘陶瓷压块
CN1418049A (zh) * 2001-10-29 2003-05-14 松下电器产业株式会社 多层陶瓷基板及其制造方法
CN1627884A (zh) * 2003-12-08 2005-06-15 松下电器产业株式会社 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块
CN1783709A (zh) * 2004-11-30 2006-06-07 富士通媒体部品株式会社 电子器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-123468A 2007.05.17

Also Published As

Publication number Publication date
KR101040430B1 (ko) 2011-06-09
JP2009164221A (ja) 2009-07-23
US20090166068A1 (en) 2009-07-02
CN101552094A (zh) 2009-10-07
KR20090073044A (ko) 2009-07-02
JP5201983B2 (ja) 2013-06-05
US8766103B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
CN101552094B (zh) 电子组件
CN100499361C (zh) 电子器件及其制造方法
JP5133047B2 (ja) 電子部品の製造方法
TW552686B (en) Electronic circuit component
US6933601B2 (en) Semiconductor connection substrate
US7973246B2 (en) Electronic component
US6524905B2 (en) Semiconductor device, and thin film capacitor
JP2002542619A (ja) 逆向き面装着用超小型レジスタ−キャパシタ薄膜回路網
US20160345444A1 (en) Thin film surface mount components
EP1791404B1 (en) Electronic component and manufacturing method thereof
US7683740B2 (en) Electronic component and method for manufacturing same
CN101447276B (zh) 电子器件
US6266227B1 (en) Thin-film capacitor
JP2020188144A (ja) 電子部品の実装構造体及びその製造方法
CN100423254C (zh) 半导体器件及其制造方法与电容器结构及其制造方法
JP5023999B2 (ja) 薄膜コンデンサ及びその製造方法
US8209829B2 (en) Method of fabricating the electronic device
CN101047059B (zh) 金属-绝缘物-金属的变压器及其制造方法
US7872853B2 (en) Thin film capacitor, manufacturing method of the same, and electronic component
JP4009078B2 (ja) 薄膜電子部品
JPH08241830A (ja) 薄膜コンデンサ
JP2009164220A (ja) 電子部品
JP4453705B2 (ja) 薄膜コンデンサ及びその製造方法並びに電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101228

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101228

Address after: Tokyo, Japan, Japan

Applicant after: Taiyo Yuden Co., Ltd.

Co-applicant after: Fujitsu Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd

Co-applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200117

Address after: Tokyo, Japan

Patentee after: Solar Induced Electricity Company

Address before: Tokyo, Japan

Co-patentee before: FUJITSU Ltd.

Patentee before: Solar Induced Electricity Company