JP2020188144A - 電子部品の実装構造体及びその製造方法 - Google Patents

電子部品の実装構造体及びその製造方法 Download PDF

Info

Publication number
JP2020188144A
JP2020188144A JP2019092147A JP2019092147A JP2020188144A JP 2020188144 A JP2020188144 A JP 2020188144A JP 2019092147 A JP2019092147 A JP 2019092147A JP 2019092147 A JP2019092147 A JP 2019092147A JP 2020188144 A JP2020188144 A JP 2020188144A
Authority
JP
Japan
Prior art keywords
main surface
electronic component
insulating layer
ceramic capacitor
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019092147A
Other languages
English (en)
Other versions
JP7247740B2 (ja
Inventor
晃生 増成
Akio Masunari
晃生 増成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019092147A priority Critical patent/JP7247740B2/ja
Priority to US16/855,221 priority patent/US11342122B2/en
Priority to KR1020200049110A priority patent/KR102565540B1/ko
Priority to CN202010400308.0A priority patent/CN111952076B/zh
Publication of JP2020188144A publication Critical patent/JP2020188144A/ja
Application granted granted Critical
Publication of JP7247740B2 publication Critical patent/JP7247740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】電子部品に対する機械的強度を向上しうる電子部品の実装構造体及びその製造方法を提供する。【解決手段】電子部品（積層セラミックコンデンサ１０）の実装構造体であって、積層方向に相対する第１、第２の主面１２ａ、１２ｂと、積層方向に直交する幅方向に相対する第１、第２の側面と、積層方向及び幅方向に直交する長さ方向に相対する第１、第２の端面１２ｅ、１２ｆと、を有する積層体１２と、積層体の両端面に配置される外部電極２２ａ、２２ｂと、積層体の第１の主面側全面を覆うように形成された絶縁層４０とを含む電子部品と、ランド電極１０８を有する実装基板１０２とを備える。外部電極は、半田１１０を介してランド電極に実装され、電子部品の長さ方向における絶縁層の端部は積層体の両端面１２ｅ、１２ｆよりも外側に位置している。【選択図】図７

Description

この発明は、電子部品の実装構造体及びその製造方法に関し、特にたとえば、携帯電話やデジタルカメラなどに実装される電子部品の実装構造体及びその製造方法に関する。
従来の積層セラミックコンデンサは、積層体の両主面側にセラミックスにより形成された外層部を備える。そして、積層体の両端面に、外層部を覆うように外部電極が配置される。このような積層セラミックコンデンサを実装基板に半田を用いて実装した場合、積層セラミックコンデンサに対する電圧印加にともない基板が撓んだときに、外部電極と半田の接合部の端部を起点とするクラックが発生する場合がある。
そこで、このような撓みクラックに対応するための積層セラミックコンデンサが特開平−１８０９５７号公報に開示されている（特許文献１参照）。この積層セラミックコンデンサでは、誘電体セラミックス内に内部電極が層状に埋設され、両端に下地電極とＮｉメッキ層と、Ｓｎ含有メッキ層からなる端子電極（外部電極）が形成されている。そして、この積層型セラミックコンデンサは、端子電極の誘電体セラミックスとの接触端部の一部が、半田に対して濡れ性が低い電気絶縁層により被覆されている。
特開平９−１８０９５７号公報
しかしながら、このような積層セラミックコンデンサが備える電気絶縁層が、端子電極と誘電体セラミックスとの接触端部の一部が被覆するように形成されていることから、積層セラミックコンデンサにかかる応力、およびその応力により生ずるクラックの進展方向に対して、十分な強度を保つことが困難であった。
それゆえに、この発明の主たる目的は、電子部品に対する機械的強度を向上しうる電子部品の実装構造体及びその製造方法を提供することにある。
請求項１に係る発明は、積層された複数のセラミック層を有し、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置された第２の外部電極と、を有し、積層体の第１の主面および第１の主面側に露出する第１の外部電極および第２の外部電極を覆うように絶縁層が形成された電子部品と、実装面を有する基板本体と実装面上に形成されたランド電極とを備えた実装基板とを備え、電子部品の第１の主面と実装基板の実装面とは対向しており、電子部品の第１の外部電極および第２の外部電極は、半田を介してランド電極に実装され、電子部品の長さ方向における絶縁層の端部は、少なくとも幅方向の中央部の断面において、幅方向から見たときに、積層体の両端面から積層体の長さ方向に沿って離れる方向に位置している、電子部品の実装構造体である。
この発明によれば、電子部品に対する機械的強度を向上しうる電子部品の実装構造体及びその製造方法が得られる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の第１の実施の形態に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す外観斜視図である。 この発明に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す他の外観斜視図である。 図１に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。 図３に示す積層セラミックコンデンサの要部拡大断面図である。 図３に示す積層セラミックコンデンサの線Ｖ−Ｖにおける断面図である。 この発明の第１の実施の形態に係る電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。 図６に示す積層セラミックコンデンサの実装構造体の線ＶＩＩ−ＶＩＩにおける断面図である。 絶縁層を設けない積層セラミックコンデンサを実装基板に実装した場合であって、（ａ）は、積層セラミックコンデンサと実装基板に設けられるランド電極との接続部の拡大断面図であり、（ｂ）は、実装基板に実装された積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力をシミュレーションした結果を示す図であり、（ｃ）は、実装基板に対して垂直方向に作用する応力の状態と、実装基板に対して水平方向に作用する応力の状態を示す図である。 絶縁層を両主面および両側面に配置される外部電極の中央部まで絶縁層を設けた積層セラミックコンデンサを実装基板に実装した場合であって、（ａ）は、積層セラミックコンデンサと実装基板に設けられるランド電極との接続部の拡大断面図であり、（ｂ）は、実装基板に実装された積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力分布をシミュレーションした結果を示す図であり、（ｃ）は、基板に対して垂直方向に作用する応力の状態と、実装基板に対して水平方向に作用する応力の状態を示す図である。 図１に示す本発明の積層セラミックコンデンサを実装基板に実装した場合であって、（ａ）は、積層セラミックコンデンサと実装基板に設けられるランド電極との接続部の拡大断面図であり、（ｂ）は、実装基板に実装された積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力分布をシミュレーションした結果を示す図であり、（ｃ）は、基板に対して垂直方向に作用する応力の状態と、実装基板に対して水平方向に作用する応力分布の状態を示す図である。 この発明の第２の実施の形態に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す外観斜視図である。 図１１に示す積層セラミックコンデンサの線ＸＩＩ−ＸＩＩにおける断面図である。 図１１に示す積層セラミックコンデンサの線ＸＩＩＩ−ＸＩＩＩにおける断面図である。 この発明の第２の実施の形態に係る電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。 図１４に示す積層セラミックコンデンサの実装構造体の線ＸＶ−ＸＶにおける断面図である。 この発明の参考例に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す外観斜視図である。 図１６に示す積層セラミックコンデンサの線ＸＶＩＩ−ＸＶＩＩにおける断面図である。 図１６に示す積層セラミックコンデンサの線ＸＶＩＩＩ−ＸＶＩＩＩにおける断面図である。 この発明の参考例に係る電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。 図１９に示す積層セラミックコンデンサの実装構造体の線ＸＸ−ＸＸにおける断面図である。
この発明の第１の実施の形態に係る電子部品の実装構造体について説明する。
この発明は、主として、電子部品の実装構造体に関するものであるが、以下に示す発明を実施するための形態では、まず、第１の実施の形態に係る電子部品の実装構造体に用いられる電子部品としての積層セラミックコンデンサの一例およびその製造方法について、図１ないし図５を参照しながら、以下、説明する。
図１は、この発明の第１の実施の形態に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す他の外観斜視図である。図３は、図１に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。図４は、図３に示す積層セラミックコンデンサの要部拡大断面図である。図５は、図３に示す積層セラミックコンデンサの線Ｖ−Ｖにおける断面図である。
積層セラミックコンデンサ１０は、たとえば図１ないし図５に示すように、たとえば直方体状の積層体１２を備える。積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。
積層体１２のセラミック層１４の誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、Ｐｂ、Ｆｅフェライトビーズ、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。また、これらの成分に、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの化合物を主成分より少ない含有量範囲で添加したものを用いてもよい。また、セラミック層１４の積層方向ｘの寸法は、たとえば、０．３μｍ以上、５．０μｍ以下であることが好ましい。
なお、積層体１２に、圧電体セラミックを用いた場合、電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
積層体１２は、複数枚のセラミック層１４から構成される外層部１５ａと単数もしくは複数枚のセラミック層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１５ｂとを含む。外層部１５ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極１６との間に位置する複数枚のセラミック層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極１６との間に位置する複数枚のセラミック層１４の集合体である。そして、両外層部１５ａに挟まれた領域が内層部１５ｂである。なお、外層部１５ａの厚みは、１０μｍ以上３００μｍ以下であることが好ましい。
なお、積層体１２の寸法は、積層方向ｘの寸法が、１００μｍ以上、５５０μｍ以下であり、長さ方向ｚの寸法が、４００μｍ以上、１２５０μｍ以下であり、幅方向ｙの寸法が、２００μｍ以上、５５０μｍ以下である。セラミック層１４の積層枚数は、外層部１４ａも含んで、たとえば１００枚以上、１４００枚以下であることが好ましい。
積層体１２は、たとえば図３および図５に示すように、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された引出電極部１８ｂを有する。具体的には、第１の内部電極層１６ａの一端側の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。
積層体１２は、たとえば図３および図５に示すように、セラミック層１４の内層部１５ｂにおいて、第１の内部電極層１６ａと第２の内部電極層１６ｂとが対向する対向電極部２０ａを含む。また、積層体１２は、対向電極部２０ａの幅方向ｙの一端と第１の側面１２ｃとの間および対向電極部２０ａの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２０ｂを含む。さらに、積層体１２は、第１の内部電極層１６ａの引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２０ｃを含む。ここで、積層体１２の端部のＬギャップ２０ｃの長さは、２０μｍ以上、４０μｍ以下であることが好ましい。また、積層体１２の側部のＷギャップ２０ｂの長さは、１５μｍ以上、２０μｍ以下であることが好ましい。
積層体１２内においては、たとえば図３および図５に示すように、各対向電極部２０ａで第１の内部電極層１６ａと第２の内部電極層１６ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２２ａと第２の内部電極層１６ｂが接続された第２の外部電極２２ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇなどの金属を含有している。内部電極層１６は、さらにセラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極層１６の厚みは、０．１μｍ以上、３．０μｍ以下であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２が形成される。外部電極２２は、第１の外部電極２２ａおよび第２の外部電極２２ｂを有する。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。第１の外部電極２２ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第１の外部電極２２ａは、第１の内部電極層１６ａの引出電極部１８ａと電気的に接続される。
積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。第２の外部電極２２ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第２の外部電極２２ｂは、第２の内部電極層１６ｂの引出電極部１８ｂと電気的に接続される。
第１の外部電極２２ａは、図３に示すように、積層体１２側から順に、下地電極層２４ａおよびめっき層２６ａを有する。同様に、第２の外部電極２２ｂは、積層体１２側から順に、下地電極層２４ｂおよびめっき層２６ｂを有する。
下地電極層２４ａおよび２４ｂは、それぞれ、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含む。焼付け層は、たとえば、Ｓｉを含むガラスと、金属としてのＣｕとを含む。焼付け層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ-Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、内部電極層１６と同時に焼成したものでもよく、また、誘電体層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。また、焼付け層は、複数層であってもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上、５０μｍ以下であることが好ましい。
樹脂層は、焼付け層の上に形成してもよく、また、焼付け層を形成せずに積層体１２上に直接形成してもよい。さらに、樹脂層は、複数層であってもよい。
樹脂層を焼き付け層の上に形成する場合、樹脂層は、たとえば導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層のうちの最も厚い部分の厚みは、５μｍ以上、５０μｍ以下であることが好ましい。
薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
めっき層２６ａおよび２６ｂとしては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１種類が用いられる。
めっき層２６ａおよび２６ｂは、複数層によって形成されてもよい。好ましくは、焼付け層上に形成されたＮｉめっき層と、Ｎｉめっき層上に形成されたＳｎめっき層の２層構造である。Ｎｉめっき層は、下地電極層２４ａおよび２４ｂが積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。めっき層一層あたりの厚みは、０．１μｍ以上、５．０μｍ以下であることが好ましい。
また、外部電極２２がめっき層で形成される場合、外部電極２２は、積層体１２の上に直接設けられ、内部電極層１６と直接、接続されるめっき層を有する。この場合、前処理として積層体１２の上に触媒を設けるようにしてもよい。また、めっき層は、第１めっき層と、第１めっき層上に設けられた第２めっき層とを含むことが好ましい。第１めっき層および第２めっき層は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。例えば、内部電極としてＮｉを用いた場合、第１めっき層としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。また、第２めっき層としては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、第１めっき層としては、はんだバリア性能を有するＮｉを用いることが好ましい。
第２めっき層は、必要に応じて形成されるものであり、外部電極２２は、第１めっき層で形成されたものであってもよい。第２めっき層は、めっき層の最外層として設けてもよく、第２めっき層の上に、他のめっき層を設けるようにしてもよい。各めっき層１層あたりの厚みは、１μｍ以上、１０μｍ以下であることが好ましい。また、めっき層には、ガラスを含まないことが好ましい。さらに、めっき層の単位体積あたりの金属割合は、たとえば９９体積％以上であることが好ましい。また、めっき層は、厚み方向に沿って粒成長したものであり、柱状となっている。
積層体１２の第１の主面１２ａ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の主面１２ａ全面に、絶縁層４０が形成されている。
すなわち、この積層セラミックコンデンサ１０は、第１の外部電極２２ａの表面の内、積層体１２の第１の主面１２ａ側の表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第１の主面１２ａと、第２の外部電極２２ｂの表面の内、積層体１２の第１の主面１２ａ側の表面とに亘って、絶縁層４０が形成されている。そして、積層セラミックコンデンサ１０の長さ方向ｚにおける絶縁層４０の両端部４０ａ、４０ｂは、少なくとも幅方向ｙの中央部の断面において、幅方向ｙから見たときに、積層体１２の両端面１２ｅ、１２ｆよりも外側（すなわち、積層体１２の両端面１２ｅ、１２ｆから積層体１２の長さ方向ｚに沿ってそれぞれ離れる方向）に位置している。
このように、積層体１２の第１の主面１２ａ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の主面１２ａ全面に絶縁層４０が形成されることで、第１の外部電極２２ａおよび第２の外部電極２２ｂの間におけるイオンマイグレーションによるショートを抑制することができる。
絶縁層４０は、セラミックにより形成することができる。絶縁層４０が、セラミックにより形成される場合、Ａｌ2Ｏ3、ＰＺＴ、ＳｉＣ、ＭｇＯなどから選ばれる少なくとも１種類が用いられる。絶縁層４０がセラミックにより形成されると、この積層セラミックコンデンサ１０の応力に対する機械的強度をより向上させることができる。また、絶縁層４０がセラミックにより形成される場合、セラミック層１４に含まれるセラミックの粒径と絶縁層４０に含まれるセラミックの粒径とを比較したとき、絶縁層４０に含まれるセラミックの粒径の方が小さい。
また、絶縁層４０が、樹脂により形成される場合、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、チタン酸バリウム、アルミナ、シリカ、イットリア、ジルコニアのいずれか１つ以上を含み得る。この場合、プリント基板のソルダーレジストとして用いられる金属酸化物を用いた熱硬化性エポキシ樹脂やシリコーン樹脂、フッ素系樹脂、フェノール系樹脂、メラミン樹脂、チタン酸バリウム、アルミナ、シリカなどが好適に用いられる。
絶縁層４０は、めっき層２６ａ、２６ｂおよび第１の主面１２ａに直接付与され得る。絶縁層４０の厚みは、たとえば、５μｍ以下に形成されることが好ましい。５μｍ以下にすることで、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。この絶縁層４０の厚みは、幅方向ｙの中央部の断面の中心であって、ＳＥＭで１００００倍に拡大して、両外部電極２２ａ，２２ｂの長さ方向ｚの中央部と積層体１２の中央部の３点の平均値を厚さとして測定される。
なお、積層体１２と絶縁層４０とは、エネルギー分散型Ｘ線分光法（ＥＤＸ）を用いることで、その境界線を判別することができる。また、積層体１２のセラミック層１４と絶縁層４０との成分が同じ場合、集束イオンビーム走査電子顕微鏡（ＦＩＢ−ＳＥＭ）等を用いて観測することにより、判別することができる。このとき、積層体１２のセラミック層１４の方が絶縁層４０に比べて空隙率が高いことを観察することができる。
絶縁層４０の積層体１２の幅方向ｙの中央部の断面における充填率は９０％以上であることが好ましい。絶縁層４０の充填率が９０％以上であると、積層セラミックコンデンサ１０の機械的強度を向上させることができる。
絶縁層４０の充填率は、以下に示すようにして算出される。すなわち、積層セラミックコンデンサ１０を幅方向ｙの中央部の積層体１２の長さ方向ｚおよび積層方向ｘを含む断面（以下、「ＬＴ断面」という）を露出させ、積層セラミックコンデンサ１０が研磨される。そして、そのＬＴ断面を集束イオンビーム走査電子顕微鏡（ＦＩＢ−ＳＥＭ）により空隙の量を測定することで求められる。より詳細には、所定の視野における画像に対して画像処理を行うことにより、空隙部とそれ以外の領域にわけ、その視野における画像全体に対する空隙部以外の領域の割合を算出することで、充填率が算出される。
積層セラミックコンデンサ１０の積層方向ｘの寸法をＴとし、絶縁層４０の端面における積層方向ｘの寸法をｔ0としたとき、ｔ0／Ｔ≦０．１であることが好ましい。この条件を満たすことにより、積層セラミックコンデンサ１０の実装基板に対する実装性を向上させることができる。
次に、上記した積層セラミックコンデンサの実装構造１００について、特に、たとえば図６および図７を参照しながら、詳細に説明する。図６は、この発明の第１の実施の形態に係る電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。図７は、図６に示す積層セラミックコンデンサの実装構造体の線ＶＩＩ−ＶＩＩにおける断面図である。
この積層セラミックコンデンサの実装構造１００は、たとえば図６および図７に示すように、積層セラミックコンデンサ１０と実装基板１０２とを含む。実装基板１０２は、基板本体１０４を含む。基板本体１０４は、たとえばガラスエポキシなどの樹脂、あるいはガラスセラミックなどのセラミックで形成されている。基板本体１０４は、たとえば積層された複数の絶縁体層で形成され得る。基板本体１０４の一方主面には、実装面１０６を有する。実装面１０６には、たとえば平面視矩形形状のランド電極１０８が配設されている。積層セラミックコンデンサ１０は、たとえば半田１１０を介して、当該積層セラミックコンデンサ１０の第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、接続固定されることによって実装される。この場合、積層体１２の第１の主面１２ａ側に位置する第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、実装される。
また、図７に示すように、積層セラミックコンデンサの実装構造体１００は、積層セラミックコンデンサ１０の実装面側において、積層体１２の第１の主面１２ａ側の表面に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂに配置される絶縁層４０とランド電極１０８との間には、半田１１０が配置されない空間を有する。
ここで、図８ないし図１０において、実装基板に実装された積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力をシミュレーションした結果を説明する。
図８は、絶縁層を設けない積層セラミックコンデンサを実装基板に実装した場合であって、（ａ）は、積層セラミックコンデンサと実装基板に設けられるランド電極との接続部の拡大断面図であり、（ｂ）は、実装基板に実装された積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力分布をシミュレーションした結果を示す図であり、（ｃ）は、実装基板に対して垂直方向に作用する応力の状態と、実装基板に対して水平方向に作用する応力の状態を示す図である。
図９は、絶縁層を両主面および両側面に配置される外部電極の中央部まで絶縁層を設けた積層セラミックコンデンサを実装基板に実装した場合であって、（ａ）は、積層セラミックコンデンサと実装基板に設けられるランド電極との接続部の拡大断面図であり、（ｂ）は、実装基板に実装された積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力分布をシミュレーションした結果を示す図であり、（ｃ）は、基板に対して垂直方向に作用する応力の状態と、実装基板に対して水平方向に作用する応力の状態を示す図である。
図１０は、図１に示す本発明の積層セラミックコンデンサを実装基板に実装した場合であって、（ａ）は、積層セラミックコンデンサと実装基板に設けられるランド電極との接続部の拡大断面図であり、（ｂ）は、実装基板に実装された積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力分布をシミュレーションした結果を示す図であり、（ｃ）は、基板に対して垂直方向に作用する応力の状態と、実装基板に対して水平方向に作用する応力の状態を示す図である。
まず、積層セラミックコンデンサに電圧を印加した場合に、積層セラミックコンデンサおよびランド電極に作用する応力分布をシミュレーションした結果について説明する。
図８（ｂ）に示すように、主面側に位置する外部電極２２ｂと半田１１０との境界（ｅ寸端部と同一箇所）における積層体１２に対して応力が集中している。
また、図９（ｂ）に示すように、主面側に位置する外部電極２２ｂと半田１１０との境界における積層体１２に対して応力が集中している。図９（ｂ）に示すように、積層体１２に対して集中する応力の位置が、外部電極２２ｂにより覆われている部分であるので、ｅ寸端部における応力は、図８（ｂ）に示すｅ寸端部の応力よりも低下していることがわかる。
さらに、図１０（ｂ）に示すように、主面側に位置する外部電極２２ｂと半田１１０との境界における積層体１２に対して応力が集中している。すなわち、図１０（ｂ）に示すように、積層体１２に対して集中する応力の位置が、外部電極２２ｂにより覆われている部分であるので、ｅ寸端部における応力は、図８（ｂ）および図９（ｂ）に示すｅ寸端部の応力よりもさらに低下していることがわかる。
次に、基板に対して垂直方向に作用する応力の状態と、実装基板に対して水平方向に作用する応力の状態について説明する。
図８（ｃ）、図９（ｃ）および図１０（ｃ）によれば、実装基板に対して垂直方向に差作用する応力Ａ1と実装基板に対して水平方向に作用する応力Ａ2がみられる。そして、図８（ｃ）、図９（ｃ）、図１０（ｃ）と順にみると、垂直方向に作用する応力Ａ1の位置が、主面側に位置する外部電極２２ｂと半田１１０との境界の位置の違いに追従するように、移動していることがわかる。
図６に示す積層セラミックコンデンサの実装構造体１００では、積層セラミックコンデンサ１０が、図１ないし図５を参照しながら説明したように、積層体１２の第１の主面１２ａ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の主面１２ａ全面に、絶縁層４０が形成され、積層セラミックコンデンサ１０の長さ方向ｚにおける絶縁層４０の両端部が、少なくとも幅方向ｙの中央部の断面において積層体１２の両端面よりも外側に位置しているので、この積層セラミックコンデンサ１０の応力に対する機械的強度を向上させることができる。
図６に示す積層セラミックコンデンサの実装構造体１００では、積層セラミックコンデンサ１０の実装面側において、積層体１２の第１の主面１２ａ側の表面に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂに配置される絶縁層４０とランド電極１０８との間には、半田１１０と絶縁層４０とが接触されていない空間を有する。従って、このことより、積層セラミックコンデンサ１０に対する電圧の印加時における応力の位置が、外部電極２２ｂにより覆われている部分となることから、積層セラミックコンデンサ１０とランド電極１０８との接続部においてクラックが生ずることを抑制することができ、積層セラミックコンデンサ１０とランド電極１０８との接続の信頼性を向上させることができる。
次に、この積層セラミックコンデンサの実装構造体の製造工程の一例について、説明する。まず、積層セラミックコンデンサの製造工程の一例について、説明する。
（１）最初に、誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
（２）次に、誘電体シート上に、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
（３）さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
（４）得られた積層シートを静水圧プレスなどの手段により積層方向にプレスすることによって、積層ブロックが作製される。
（５）次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
（６）さらに、積層チップを焼成することにより、積層体１２が作製される。このときの焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
（７）得られた積層体１２の両端面に外部電極用の導電性ペーストが塗布され、焼き付けられることによって、外部電極の焼付け層が形成される。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。
（８）さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。
焼き付け層を設けずに、積層体の表面に直接めっき電極を形成してもよい。この場合、上記（７）の工程に替えて、以下の（７）工程を実施する。上記（１）ないし（６）の工程、
（７）すなわち、得られた積層体１２の両端面にめっき処理を施し、内部電極の露出部の上に、下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシート上に表面導体パターンを印刷して、セラミック素体と同時焼成してもよく、また、焼成後のセラミック素体の主面上に表面導体を印刷してから焼き付けてもよい。
（８）それから、必要に応じて、外部電極用のめっき電極の表面にめっき層を形成する。
以上の工程により、積層セラミックコンデンサ本体が製造される。
次に、この積層セラミックコンデンサ本体に対して、絶縁層４０を付与する絶縁層付与工程が実施される。
絶縁層４０がセラミックにより形成される場合は、たとえば、エアロゾルデポジション法（ＡＤ法）により形成される。すなわち、絶縁層４０は、エアロゾル発生器の内部でキャリアガスと絶縁膜の原料とが混合され、エアロゾルとしてエアロゾル発生器から配管に送り出され、その先端に設けられたノズルに向けて案内される。このノズルからは、エアロゾルが積層セラミックコンデンサ本体の第１の主面側に向けて溶射される。その結果、絶縁層４０の原料の微粒子が積層セラミックコンデンサ本体の第１の主面側に衝突して粉砕されて、絶縁層４０が形成される。なお、絶縁層４０の形成方法としては、ＡＤ法以外に、コールドスプレー法などの溶射法や、ＣＶＤ（化学気相蒸着）などを用いてもよい。
また、絶縁層が樹脂により形成される場合は、その形成する手段として、噴霧装置を用いるか、あるいは浸漬装置等を用いることにより形成することができる。あるいは、絶縁層を貼り付けにより形成してもよい。
それから、上記絶縁材料の物性に応じて、熱硬化もしくは乾燥させることによって、絶縁層４０が積層セラミックコンデンサ本体に固着される。
以上のようにして、積層セラミックコンデンサ１０が製造される。
続いて、製造された積層セラミックコンデンサ１０は、その第１の主面１２ａ側が、ランド電極１０８の設けられた実装基板１０２と対向させるように配置され、積層セラミックコンデンサ１０が基板に実装される。
この実施の形態にかかる積層セラミックコンデンサの実装構造体の製造方法によれば、積層セラミックコンデンサ１０が、図１ないし図５を参照しながら説明したように、積層体１２の第１の主面１２ａ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の主面１２ａ全面に、絶縁層４０が形成され、積層セラミックコンデンサ１０の長さ方向ｚにおける絶縁層４０の両端部が、少なくとも幅方向ｙの中央部の断面において積層体１２の両端面よりも外側に位置しているので、この積層セラミックコンデンサ１０の応力に対する機械的強度を向上させることができる積層セラミックコンデンサの実装構造体１００を製造することができる。
また、この実施の形態にかかる積層セラミックコンデンサの実装構造体の製造方法によれば、絶縁層４０をセラミックにより形成する工程において、エアロゾルデポジション法（ＡＤ法）により形成することで、外部電極２２の最外層に位置するめっき層のうち、Ｓｎめっきが溶けにくく、薄膜で形成できることに加えて、緻密性の向上した絶縁層４０を形成することができる。
次に、この発明の第２の実施の形態に係る電子部品の実装構造体について説明する。
まず、この発明の第２の実施の形態に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例ついて、図１１ないし図１３を参照しながら、以下、説明する。また、電子部品としての積層セラミックコンデンサの実装構造体の一例について、図１４および図１５を参照しながら、以下、説明する。
図１１は、この発明の第２の実施の形態に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す外観斜視図である。図１２は、図１１に示す積層セラミックコンデンサの線ＸＩＩ−ＸＩＩにおける断面図である。図１３は、図１１に示す積層セラミックコンデンサの線ＸＩＩＩ−ＸＩＩＩにおける断面図である。
また、図１４は、この発明の第２の実施の形態に係る電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。図１５は、図１４に示す積層セラミックコンデンサの実装構造体の線ＸＶ−ＸＶにおける断面図である。
図１１に示す積層セラミックコンデンサ１０Ａは、図１ないし図５に示す積層セラミックコンデンサ１０と比べて、特に、絶縁層が、それぞれ、積層体１２の第１の主面１２ａ側だけでなく、第２の主面１２ｂ側にも形成されている点で相違している点を除いて、図１ないし図５を用いて説明した積層セラミックコンデンサ１０と同様の構成を有する。従って、図１ないし図５に示した積層セラミックコンデンサ１０と同一部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ１０Ａは、積層体１２の第１の主面１２ａ側の全面に絶縁層４０が形成され、また、積層体１２の第２の主面１２ｂ側の全面に絶縁層４２が形成されている。
すなわち、この積層セラミックコンデンサ１０Ａでは、図１１ないし図１３に示すように、第１の外部電極２２ａの表面の内、積層体１２の第１の主面１２ｃ側の表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第１の主面１２ａと、第２の外部電極２２ｂの表面の内、積層体１２の第１の主面１２ａ側の表面とに亘って、絶縁層４０が形成されている。そして、積層セラミックコンデンサ１０Ａの長さ方向ｚにおける絶縁層４０の両端部４０ａ、４０ｂは、少なくとも幅方向ｙの中央部の断面において、幅方向ｙから見たときに、積層体１２の両端面１２ｅ、１２ｆよりも外側（すなわち、積層体１２の両端面１２ｅ、１２ｆから積層体１２の長さ方向ｚに沿って離れる方向）に位置している。
また、第１の外部電極２２ａの表面の内、積層体１２の第２の主面１２ｂ側の表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第２の主面１２ｂと、第２の外部電極２２ｂの表面の内、積層体１２の第２の主面１２ｂ側の表面とに亘って、絶縁層４２が形成されている。そして、積層セラミックコンデンサ１０Ａの長さ方向ｚにおける絶縁層４２の両端部４２ａ、４２ｂは、少なくとも幅方向ｙの中央部の断面において、幅方向ｙから見たときに、積層体１２の両端面１２ｅ、１２ｆよりも外側（すなわち、積層体１２の両端面１２ｅ、１２ｆから積層体１２の長さ方向ｚに沿って離れる方向）に位置している。
図１１に示す積層セラミックコンデンサ１０Ａによれば、図１に示す積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果を奏する。
すなわち、樹脂層が、第２の主面１２ｂ側全面にも絶縁層４２が形成されているので、実装時の第２の主面１２ｂ側における耐衝撃を向上させることができる。また、このような構成により、樹脂封止時における第２の主面側のショートを抑制することができる。さらに、積層セラミックコンデンサ１０Ａの実装面の方向の選別が容易になる。
また、この積層セラミックコンデンサの実装構造１００Ａは、たとえば図１４および図１５に示すように、積層セラミックコンデンサ１０Ａと実装基板１０２とを含む。実装基板１０２は、基板本体１０４を含む。基板本体１０４は、たとえばガラスエポキシなどの樹脂、あるいはガラスセラミックなどのセラミックで形成されている。基板本体１０４は、たとえば積層された複数の絶縁体層で形成され得る。基板本体１０４の一方主面には、実装面１０６を有する。実装面１０６には、たとえば平面視矩形形状のランド電極１０８が配設されている。積層セラミックコンデンサ１０Ａは、たとえば半田１１０を介して、当該積層セラミックコンデンサ１０Ａの第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、接続固定されることによって実装される。この場合、積層体１２の第１の主面１２ａ側に位置する第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、実装される。
また、図１４に示す積層セラミックコンデンサの実装構造体１００Ａは、図６に示す積層セラミックコンデンサの実装構造体１００と同様の効果を奏する。
次に、この発明の参考例に係る電子部品の実装構造体について説明する。
まず、この発明の参考例に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例ついて、図１６ないし図１８を参照しながら、以下、説明する。また、電子部品としての積層セラミックコンデンサの実装構造体の一例について、図１９および図２０を参照しながら、以下、説明する。
図１６は、この発明の参考例に係る電子部品の実装構造体に用いられる積層セラミックコンデンサの一例を示す外観斜視図である。図１７は、図１６に示す積層セラミックコンデンサの線ＸＶＩＩ−ＸＶＩＩにおける断面図である。図１８は、図１６に示す積層セラミックコンデンサの線ＸＶＩＩＩ−ＸＶＩＩＩにおける断面図である。
また、図１９は、この発明の参考例に係る電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。図２０は、図１９に示す積層セラミックコンデンサの実装構造体の線ＸＸ−ＸＸにおける断面図である。
図１６に示す積層セラミックコンデンサ５０は、図１ないし図５に示す積層セラミックコンデンサ１０と比べて、特に、絶縁層が、それぞれ、積層体１２の第１の主面１２ａ側には形成されず、第２の主面１２ｂ側にのみ形成されている点で相違している点を除いて、図１ないし図５を用いて説明した積層セラミックコンデンサ１０と同様の構成を有する。従って、図１ないし図５に示した積層セラミックコンデンサ１０と同一部分には、同一の符号を付し、その説明を省略する。
また、図１９に示す積層セラミックコンデンサの実装構造体の製造方法についても、絶縁層の形成する場所が相違する以外は、図６に示す積層セラミックコンデンサ１０の実装構造体の製造方法と同一である。
チップ状電子部品では、チップ状素子の端面に外部電極が塗布され、焼き付けることにより外部電極が形成されている。このようなチップ状電子部品を基板等の実装基板に実装する場合、たとえば、実装基板上に配設されたランド電極に半田クリームを塗布し、半田クリームを介して、ランド電極とチップ状電子部品の外部電極とが接続される。この場合、チップ状電子部品が実装基板上にマウントされ、リフローされることによって、実装基板上のランド電極にチップ状電子部品が実装される。
しかしながら、このようなチップ状電子部品の実装構造体では、通常は、半田クリームの表面張力によってチップ状電子部品は自立するが、実装条件によっては、実装基板の実装面に配設されたランド電極の上で、リフロー時に半田クリームが溶けて、チップ状電子部品が傾斜する虞があった。このとき、チップ状電子部品の外部電極の角部が、隣接するチップ状電子部品の外部電極と接触することがあった。そのため、このような従来のチップ状電子部品の実装構造体では、チップ状電子部品間でショート等のトラブルが発生する可能性がある。
図１６に示す積層セラミックコンデンサ５０では、上述したようなショート等のトラブルを防止しうる電子部品の実装構造体５００およびその製造方法を提供しうる。
図１６に示す積層セラミックコンデンサ５０は、積層体１２の第２の主面１２ｂ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第２の主面１２ｂ全面に、絶縁層４２が形成されている。
すなわち、この積層セラミックコンデンサ５０は、第１の外部電極２２ａの表面の内、積層体１２の第２の主面１２ｂ側の表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第２の主面１２ｂと、第２の外部電極２２ｂの表面の内、積層体１２の第２の主面１２ｂ側の表面とに亘って、絶縁層４２が形成されている。そして、積層セラミックコンデンサ１０Ａの長さ方向ｚにおける絶縁層４２の両端部４２ａ、４２ｂは、少なくとも幅方向ｙの中央部の断面において、幅方向ｙから見たときに、積層体１２の両端面１２ｅ、１２ｆよりも外側（すなわち、積層体１２の両端面１２ｅ、１２ｆから積層体１２の長さ方向ｚに沿って離れる方向）に位置している。従って、積層体１２の第１の主面１２ａ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の主面１２ａ全面には、絶縁層は形成されていない。
図１６に示す積層セラミックコンデンサ５０によれば、積層体１２の第２の主面１２ｂ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第２の主面１２ｂ全面に、絶縁層４２が形成されているので、実装時の上面における耐衝撃を向上させることができる。また、樹脂封止時における上面のショート等を防止することができる。
また、この積層セラミックコンデンサの実装構造５００は、たとえば図１９および図２０に示すように、積層セラミックコンデンサ５０と実装基板１０２とを含む。実装基板１０２は、基板本体１０４を含む。基板本体１０４は、たとえばガラスエポキシなどの樹脂、あるいはガラスセラミックなどのセラミックで形成されている。基板本体１０４は、たとえば積層された複数の絶縁体層で形成され得る。基板本体１０４の一方主面には、実装面１０６を有する。実装面１０６には、たとえば平面視矩形形状のランド電極１０８が配設されている。積層セラミックコンデンサ５０は、たとえば半田１１０を介して、当該積層セラミックコンデンサ５０の第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、接続固定されることによって実装される。この場合、積層体１２の第１の主面１２ａ側に位置する第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、実装される。
図１９に示す積層セラミックコンデンサの実装構造体５００によれば、実装基板１０２に実装される積層セラミックコンデンサ５０が積層体１２の第２の主面１２ｂ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第２の主面１２ｂ全面に、絶縁層４２が形成されているので、この積層セラミックコンデンサ５０を実装基板１０２にマウントしてリフローした場合、仮に、隣接して配置された積層セラミックコンデンサが移動して位置ずれし、その第１の外部電極および第２の外部電極のうちの少なくともいずれか一方が接触しても、それらの間に絶縁層４２を介することによって、ショート等のトラブルを防止することができる。
１０、１０Ａ、５０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 外層部
１５ｂ 内層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ、１８ｂ 引出電極部
２０ａ 対向電極部
２０ｂ Ｗギャップ
２０ｃ Ｌギャップ
２２ 外部電極
２２ａ 第１の外部電極
２２ｂ 第２の外部電極
２４ａ、２４ｂ 下地電極層
２６ａ、２６ｂ めっき層
４０ 第１の主面側に形成された絶縁層
４２ 第２の主面側に形成された絶縁層
１００、１００Ａ、５００ 積層セラミックコンデンサの実装構造体
１０２ 実装基板
１０４ 基板本体
１０６ 実装面
１０８ ランド電極
１１０ 半田

Claims (13)

  1. 積層された複数のセラミック層を有し、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
    前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、
    前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極と、を有し、
    前記積層体の前記第１の主面および前記第１の主面側に露出する前記第１の外部電極および前記第２の外部電極を覆うように絶縁層が形成された電子部品と、
    実装面を有する基板本体と前記実装面上に形成されたランド電極とを備えた実装基板とを備え、
    前記電子部品の前記第１の主面と前記実装基板の前記実装面とは対向しており、
    前記電子部品の前記第１の外部電極および前記第２の外部電極は、半田を介して前記ランド電極に実装され、
    前記電子部品の前記長さ方向における前記絶縁層の端部は、少なくとも前記幅方向の中央部の断面において、前記幅方向から見たときに、前記積層体の両端面から前記積層体の前記長さ方向に沿って離れる方向に位置している、電子部品の実装構造体。
  2. 前記絶縁層は、前記電子部品の前記第１の主面側の全体を覆うことを特徴とする、請求項１に記載の電子部品の実装構造体。
  3. 前記絶縁層は、前記電子部品の前記第１の側面および前記第２の側面には形成されないことを特徴とする、請求項１または請求項２に記載の電子部品の実装構造体。
  4. 前記絶縁層は、セラミックにより形成されることを特徴とする、請求項１ないし請求項３のいずれかに記載の電子部品の実装構造体。
  5. 前記絶縁層を形成するセラミックの粒径は、前記積層体のセラミック層に含まれるセラミックの粒径よりも小さいことを特徴とする、請求項４に記載の電子部品の実装構造体。
  6. 前記セラミックは、Ａｌ2Ｏ3、ＰＺＴ、ＳｉＣ、ＳｉＯ2、またはＭｇＯにより形成されることを特徴とする、請求項４または請求項５に記載の電子部品の実装構造体。
  7. 前記絶縁層の厚みは、５．０μｍ以下であることを特徴とする、請求項１ないし請求項６のいずれかに記載の電子部品の実装構造体。
  8. 前記絶縁層は、前記積層体の前記第２の主面および前記第２の主面側に露出する前記第１の外部電極および前記第２の外部電極を覆うように形成されることを特徴とする、請求項１ないし請求項７のいずれかに記載の電子部品の実装構造体。
  9. 前記絶縁層は、前記積層体の前記幅方向の中央部の断面における充填率が９０％以上であることを特徴とする、請求項１ないし請求項８のいずれかに記載の電子部品の実装構造体。
  10. 前記絶縁層と前記ランド電極との間には前記半田と前記絶縁層とが接触されていない空間を有することを特徴とする、請求項１ないし請求項９のいずれかに記載の電子部品の実装構造体。
  11. 積層された複数のセラミック層を有し、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体を製造する工程と、
    前記積層体の前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第１の外部電極と、前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置された第２の外部電極とを形成する工程と、
    前記積層体の前記第１の主面および前記第１の主面側に露出する前記第１の外部電極および前記第２の外部電極を覆うように絶縁層を形成する工程と、
    を含む、電子部品を製造する工程と、
    前記電子部品の前記第１の主面側を実装基板と対向させるように、前記電子部品を実装する工程と、
    を備える電子部品の実装構造体の製造方法。
  12. 前記絶縁層を形成する工程は、セラミック粒子を溶射する工程を含むことを特徴とする、請求項１１に記載の電子部品の実装構造体の製造方法。
  13. 前記セラミック粒子を溶射する工程は、エアロゾルデポジション法（ＡＤ法）によって行われることを特徴とする、請求項１２に記載の電子部品の実装構造体の製造方法。
JP2019092147A 2019-05-15 2019-05-15 電子部品の実装構造体及びその製造方法 Active JP7247740B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019092147A JP7247740B2 (ja) 2019-05-15 2019-05-15 電子部品の実装構造体及びその製造方法
US16/855,221 US11342122B2 (en) 2019-05-15 2020-04-22 Electronic component assembly and method for manufacturing the same
KR1020200049110A KR102565540B1 (ko) 2019-05-15 2020-04-23 전자부품의 실장 구조체 및 그 제조 방법
CN202010400308.0A CN111952076B (zh) 2019-05-15 2020-05-12 电子部件的安装构造体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019092147A JP7247740B2 (ja) 2019-05-15 2019-05-15 電子部品の実装構造体及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020188144A true JP2020188144A (ja) 2020-11-19
JP7247740B2 JP7247740B2 (ja) 2023-03-29

Family

ID=73221058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019092147A Active JP7247740B2 (ja) 2019-05-15 2019-05-15 電子部品の実装構造体及びその製造方法

Country Status (4)

Country Link
US (1) US11342122B2 (ja)
JP (1) JP7247740B2 (ja)
KR (1) KR102565540B1 (ja)
CN (1) CN111952076B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102283077B1 (ko) * 2019-09-06 2021-07-30 삼성전기주식회사 적층형 전자 부품
KR20190116162A (ko) * 2019-08-28 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP7234974B2 (ja) * 2020-02-27 2023-03-08 株式会社村田製作所 積層セラミック電子部品
JP2022114762A (ja) * 2021-01-27 2022-08-08 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022134972A (ja) * 2021-03-04 2022-09-15 株式会社村田製作所 積層セラミック電子部品
JP2022142213A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022142214A (ja) 2021-03-16 2022-09-30 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022166463A (ja) * 2021-04-21 2022-11-02 太陽誘電株式会社 セラミック電子部品および実装基板
KR20230102299A (ko) * 2021-12-30 2023-07-07 삼성전기주식회사 세라믹 전자부품

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS496462A (ja) * 1972-05-10 1974-01-21
JPS56132734U (ja) * 1980-03-05 1981-10-08
JPH0652129U (ja) * 1992-12-15 1994-07-15 太陽誘電株式会社 積層複合電子部品
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH09180957A (ja) * 1995-12-22 1997-07-11 Kyocera Corp 積層型セラミックコンデンサ
JPH11219846A (ja) * 1998-01-29 1999-08-10 Tama Electric Co Ltd 表面実装部品とその製造方法
JP2012222124A (ja) * 2011-04-08 2012-11-12 Maruwa Co Ltd 絶縁被膜付きコンデンサ及びその製造方法
JP2014027085A (ja) * 2012-07-26 2014-02-06 Tdk Corp 電子部品
JP2014229892A (ja) * 2013-05-21 2014-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP2015090977A (ja) * 2013-11-05 2015-05-11 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
US20170207025A1 (en) * 2016-01-14 2017-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
US20180144868A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
KR20180073358A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN109411234A (zh) * 2017-08-17 2019-03-01 卓英社有限公司 层叠陶瓷电子元件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531543B2 (ja) 1999-07-30 2004-05-31 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
KR20070016383A (ko) * 2005-08-03 2007-02-08 삼성전자주식회사 칩형 전기 소자 및 이를 포함하는 액정 표시 모듈
CN101001501A (zh) * 2006-01-09 2007-07-18 晶元光电股份有限公司 混合式复合材料基板
JP5126379B2 (ja) * 2011-03-25 2013-01-23 株式会社村田製作所 チップ部品構造体
KR20160098780A (ko) * 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6795292B2 (ja) 2015-09-15 2020-12-02 Tdk株式会社 積層電子部品
JP6724321B2 (ja) * 2015-09-15 2020-07-15 Tdk株式会社 積層電子部品
JP6279162B2 (ja) * 2015-12-25 2018-02-14 三菱電機株式会社 半導体装置およびその製造方法
JP6512139B2 (ja) * 2016-03-04 2019-05-15 株式会社村田製作所 電子部品の実装構造及びその電子部品の製造方法
KR101883049B1 (ko) * 2016-06-03 2018-07-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR101981466B1 (ko) * 2016-09-08 2019-05-24 주식회사 모다이노칩 파워 인덕터
JP2018148059A (ja) * 2017-03-07 2018-09-20 株式会社村田製作所 熱収縮チューブ付き積層セラミック電子部品およびその実装方法
JP7252702B2 (ja) * 2017-06-06 2023-04-05 太陽誘電株式会社 複合電子部品、複合電子部品包装体、及び回路基板
JP6806035B2 (ja) 2017-10-31 2021-01-06 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS496462A (ja) * 1972-05-10 1974-01-21
JPS56132734U (ja) * 1980-03-05 1981-10-08
JPH0652129U (ja) * 1992-12-15 1994-07-15 太陽誘電株式会社 積層複合電子部品
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH09180957A (ja) * 1995-12-22 1997-07-11 Kyocera Corp 積層型セラミックコンデンサ
JPH11219846A (ja) * 1998-01-29 1999-08-10 Tama Electric Co Ltd 表面実装部品とその製造方法
JP2012222124A (ja) * 2011-04-08 2012-11-12 Maruwa Co Ltd 絶縁被膜付きコンデンサ及びその製造方法
JP2014027085A (ja) * 2012-07-26 2014-02-06 Tdk Corp 電子部品
JP2014229892A (ja) * 2013-05-21 2014-12-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP2015090977A (ja) * 2013-11-05 2015-05-11 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
US20170207025A1 (en) * 2016-01-14 2017-07-20 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
US20180144868A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same mounted thereon
KR20180073358A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN109411234A (zh) * 2017-08-17 2019-03-01 卓英社有限公司 层叠陶瓷电子元件及其制造方法

Also Published As

Publication number Publication date
CN111952076B (zh) 2022-06-28
KR102565540B1 (ko) 2023-08-10
JP7247740B2 (ja) 2023-03-29
US20200365326A1 (en) 2020-11-19
KR20200132687A (ko) 2020-11-25
CN111952076A (zh) 2020-11-17
US11342122B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
JP7247740B2 (ja) 電子部品の実装構造体及びその製造方法
US10475584B2 (en) Electronic component mount structure, electronic component, and method for manufacturing electronic component
US9328014B2 (en) Ceramic electronic component and glass paste
US11062848B2 (en) Multilayer ceramic electronic component
US11881356B2 (en) Multilayer ceramic electronic component
US20220068566A1 (en) Multilayer ceramic electronic component and method for manufacturing the same
US10418180B2 (en) Electronic component and manufacturing method for the same
JP2017108057A (ja) 積層セラミックコンデンサ
JP2022142213A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2020202220A (ja) 積層セラミック電子部品
US11538634B2 (en) Multilayer ceramic electronic component including an insulating layer
JP2021034458A (ja) 積層セラミック電子部品
JP2024069636A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
US11361906B2 (en) Multilayer ceramic electronic component
CN115223791A (zh) 陶瓷电子元件和基板装置
KR20170065444A (ko) 적층 세라믹 전자부품
JP2016171181A (ja) セラミック電子部品
US20140238578A1 (en) Method for manufacturing monolithic ceramic electronic component
US20230113834A1 (en) Multilayer electronic component
US20230018369A1 (en) Multilayer ceramic electronic component
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
JP2021044317A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230227

R150 Certificate of patent or registration of utility model

Ref document number: 7247740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150