JP2014229892A - 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 - Google Patents
積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 Download PDFInfo
- Publication number
- JP2014229892A JP2014229892A JP2013162056A JP2013162056A JP2014229892A JP 2014229892 A JP2014229892 A JP 2014229892A JP 2013162056 A JP2013162056 A JP 2013162056A JP 2013162056 A JP2013162056 A JP 2013162056A JP 2014229892 A JP2014229892 A JP 2014229892A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- exposed
- lead portion
- ceramic body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 117
- 239000000919 ceramic Substances 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 4
- 239000011256 inorganic filler Substances 0.000 claims description 3
- 229910003475 inorganic filler Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 230000005534 acoustic noise Effects 0.000 description 16
- 229910000679 solder Inorganic materials 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000010304 firing Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003610 charcoal Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
【課題】内部電極の水平実装が可能で、実装密度が向上した高容量の積層セラミックキャパシタ及び積層セラミックキャパシタが実装された基板を提供する。
【解決手段】誘電体層１１１を含み、厚さ方向に相対する第１及び第２主面、長さ方向に相対する第１及び第２端面及び幅方向に相対する第１及び第２側面を有するセラミック本体１１０と、第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部を有する第１内部電極１２１と、第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部を有する第２内部電極１２２と、第１リード部と電気的に接続され、第１リード部が露出した側面から第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極１３１と、第２リード部と電気的に接続される第２外部電極１３２と、第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層と、を含む。
【選択図】図５ａ
【解決手段】誘電体層１１１を含み、厚さ方向に相対する第１及び第２主面、長さ方向に相対する第１及び第２端面及び幅方向に相対する第１及び第２側面を有するセラミック本体１１０と、第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部を有する第１内部電極１２１と、第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部を有する第２内部電極１２２と、第１リード部と電気的に接続され、第１リード部が露出した側面から第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極１３１と、第２リード部と電気的に接続される第２外部電極１３２と、第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層と、を含む。
【選択図】図５ａ
Description
本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタが実装された基板に関する。
一般に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体表面に設置された外部電極を備える。
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極及び上記内部電極と電気的に接続された外部電極を含む。
積層セラミックキャパシタは、小型でありながら、高容量が保障され、実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
最近は、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化の傾向にあるため、積層セラミックキャパシタにもサイズが小さく容量が大きい高容量の製品が求められている。
また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパス（ｂｙｐａｓｓ）キャパシタとして有効に用いられ、このようなバイパスキャパシタとして機能するためには、積層セラミックキャパシタが高周波ノイズを効果的に除去できなければならない。このようなニーズは、電子装置の高周波化の傾向に伴い、さらに増加している。バイパスキャパシタとして用いられる積層セラミックキャパシタは、回路基板上の実装パッド上にはんだ付けを通じて電気的に連結され、上記実装パッドは基板上の配線パターンや導電性ビアを通じて他の外部回路と連結されることができる。
本発明は、積層セラミックキャパシタ及び積層セラミックキャパシタが実装された基板を提供する。
本発明の一形態は、誘電体層を含み、厚さ方向に相対する第１及び第２主面、長さ方向に相対する第１及び第２端面及び幅方向に相対する第１及び第２側面を有するセラミック本体と、上記セラミック本体内部に配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部を有する第１内部電極と、上記誘電体層を介して上記第１内部電極に対向配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部を有する第２内部電極と、上記セラミック本体の側面に露出した第１リード部と電気的に接続され、上記第１リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極と、上記セラミック本体の側面に露出した第２リード部と電気的に接続され、上記第２リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第２外部電極と、上記第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層と、を含む積層セラミックキャパシタを提供することができる。
上記第１リード部及び上記第２リード部において、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出した領域は重畳することができる。
上記第１リード部及び上記第２リード部において、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出した領域は重畳しなくてもよい。
上記第１リード部及び上記第２リード部において、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出した領域の幅は、第１及び第２側面に形成された第１及び第２外部電極の幅より狭くてもよい。
上記第１内部電極は上記セラミック本体の上記第１側面に露出し、上記第２内部電極は上記セラミック本体の上記第２側面に露出することができる。
上記第１リード部は上記第１側面に露出し、上記第２リード部は上記第２側面に露出することができる。
上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面のうちいずれか一面に延長されて形成されることができる。
上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面に延長されて形成されることができる。
上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面のうちいずれか一面と第２側面に延長されて形成されることができる。
上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面と第２側面に延長されて形成されることができる。
上記第１及び第２外部電極は、上記第１及び第２端面と接するように形成されることができる。
上記第１及び第２外部電極は、上記第１及び第２端面から所定間隔離隔されて形成されることができる。
上記第１外部電極は上記第１側面から上記第１主面に延長されて形成され、上記第２外部電極は上記第２側面から上記第１主面に延長されて形成されることができる。
上記絶縁層は、上記第１及び第２側面上に形成された第１及び第２外部電極と上記セラミック本体の第１及び第２側面とを覆うように形成されることができる。
上記絶縁層は、上記第１及び第２側面上に形成された第１及び第２外部電極と上記セラミック本体の第１及び第２側面と第１及び第２端面とを覆うように形成されることができる。
上記絶縁層は、上記第１及び第２側面上に形成された第１及び第２外部電極のうち実装面から所定高さの領域と上記第１及び第２側面のうち実装面から所定高さの領域とを覆うように形成されることができる。
上記絶縁層は、上記セラミック本体の実装面から所定間隔離隔されて形成されることができる。
上記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラスまたはこれらの混合物を含むことができる。
上記第１及び第２内部電極は、上記セラミック本体の実装面に対して水平に配置されることができる。
上記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦２．０μｍを満たすことができる。
上記第１及び第２内部電極の厚さは、１．５μｍ以下であることができる。
本発明の他の形態は、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、誘電体層を含み、厚さ方向に相対する第１及び第２主面、長さ方向に相対する第１及び第２端面及び幅方向に相対する第１及び第２側面を有するセラミック本体、上記セラミック本体内部に配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部を有する第１内部電極、上記誘電体層を介して上記第１内部電極に対向配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部を有する第２内部電極、上記セラミック本体の側面に露出した第１リード部と電気的に接続され、上記第１リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極、上記セラミック本体の側面に露出した第２リード部と電気的に接続され、上記第２リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第２外部電極及び上記第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層を含む積層セラミックキャパシタの実装基板を提供することができる。
本発明によると、内部電極の水平実装が可能で、実装密度が向上した高容量の積層セラミックキャパシタ及び積層セラミックキャパシタが実装された基板を提供することができるようになる。
また、本発明によると、アコースティックノイズが顕著に減少した積層セラミックキャパシタ及び積層セラミックキャパシタが実装された基板を提供することができるようになる。
本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
積層セラミックキャパシタ１００
本発明の一実施形態は、誘電体層１１１を含み、厚さ方向に相対する第１及び第２主面５、６、長さ方向に相対する第１及び第２端面３、４及び幅方向に相対する第１及び第２側面１、２を有するセラミック本体１１０と、上記セラミック本体内部に配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部１２１ａを有する第１内部電極１２１と、上記誘電体層を介して上記第１内部電極に対向配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部１２２ａを有する第２内部電極１２２と、上記セラミック本体の側面に露出した第１リード部と電気的に接続され、上記第１リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極１３１と、上記セラミック本体の側面に露出した第２リード部と電気的に接続され、上記第２リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第２外部電極１３２と、上記第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層１４０と、を含む積層セラミックキャパシタ１００を提供することができる。
以下では、添付の図面を参照し、本実施形態について説明する。
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２は本発明の一実施形態による積層セラミックキャパシタのセラミック本体を概略的に示した斜視図であり、図３は本発明の一実施形態による積層セラミックキャパシタのセラミック本体に対する分解斜視図である。
図１を参照すると、本実施形態による積層セラミックキャパシタは、セラミック本体１１０と、第１及び第２外部電極１３１、１３２と、絶縁層１４０と、を含むことができる。
図２を参照すると、上記セラミック本体１１０は、厚さ方向に対向する第１主面５及び第２主面６と、幅方向に対向し、上記第１主面及び第２主面を連結する第１側面１及び第２側面２と、長さ方向に対向し、上記第１主面及び第２主面を連結する第１端面３及び第２端面４と、を有することができる。
上記セラミック本体１１０の形状に特に制限はないが、図面に示されているように、上記セラミック本体１１０は、六面体状であることができる。チップの焼成時にセラミック粉末の焼成収縮により、セラミック本体１１０は、完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。
上記セラミック本体１１０は、図２の分解斜視図である図３に示されているように、複数の誘電体層１１１と、誘電体層１１１上に形成された第１及び第２内部電極１２１、１２２と、を含み、内部電極が形成された複数の誘電体層が積層されて形成されることができる。また、第１及び第２内部電極は、一誘電体層１１１を介して対向するようにｙ−方向に配置されることができる。
本発明の一実施形態によると、ｙ−方向はセラミック本体の厚さ方向で、内部電極が誘電体層を介して積層される方向を意味し、ｘ−方向はセラミック本体の長さ方向で、ｚ−方向はセラミック本体の幅方向であることができる。
ここで、「厚さ方向」は、誘電体層を積み上げる方向、即ち、「積層方向」と同一の概念で用いられることができる。
上記セラミック本体１１０は、複数の誘電体層１１１を積層してから焼成して形成されるもので、このようなセラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は本実施形態に示されるものに限定されない。
また、上記セラミック本体１１０を形成する複数の誘電体層１１１は、焼結された状態で、走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど隣接する誘電体層１１１間の境界が一体化されていることができる。
本発明の一実施形態によると、上記誘電体層１１１の平均厚さは、積層セラミックキャパシタ１００の容量設計に応じて任意に変更されることができるが、焼成後に０．１μｍ〜２．０μｍであることができる。
上記誘電体層１１１の平均厚さは、セラミック本体１１０の幅方向断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
例えば、セラミック本体１１０の長さｘ方向の中央部で切断した幅及び厚さ方向ｙ−ｚの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、幅方向に等間隔である３０個の地点においてその厚さを測定して平均値を測定することができる。
上記等間隔である３０個の地点は、第１及び第２内部電極１２１、１２２が重畳する領域を意味する容量形成部から測定されることができる。
また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
上記第１及び第２内部電極１２１、１２２は、特に制限されないが、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）の合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
一方、上記第１及び第２内部電極１２１、１２２は、異なる極性を有する一対の電極で、誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷することで形成されることができる。
上記第１及び第２内部電極１２１、１２２の焼成後の平均厚さは、静電容量を形成することができるならば、特に制限されないが、例えば、１．５μｍ以下であることができる。
上記第１及び第２内部電極１２１、１２２の平均厚さは、セラミック本体１１０の幅方向断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
例えば、セラミック本体１１０の長さｘ方向の中央部で切断した幅及び厚さ方向ｙ−ｚの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の内部電極に対し、幅方向に等間隔である３０個の地点においてその厚さを測定して平均値を測定することができる。
上記等間隔である３０個の地点は、第１及び第２内部電極１２１、１２２が重畳する領域を意味する容量形成部から測定されることができる。
また、このような平均値測定を１０個以上の内部電極に拡大して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。
本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１主面５または第２主面６に水平に配置されることができる。
本発明において、第１及び第２は異なる極性を意味することができる。
図４ａから図４ｇは本発明の一実施形態による積層セラミックキャパシタの内部電極の構造を示した平面図である。
本発明の第１及び第２内部電極１２１、１２２は、セラミック本体の外部面に露出して第１及び第２外部電極と電気的に接続される第１及び第２リード部１２１ａ、１２２ａをそれぞれ含むことができる。
上記第１及び第２リード部１２１ａ、１２２ａは、セラミック本体の少なくとも一つ以上の側面に露出することができ、本発明の積層セラミックキャパシタの内部電極は多様な形態に変更されることができる。
上記第１及び第２リード部１２１ａ、１２２ａは、セラミック本体の少なくとも一つ以上の側面に露出することができる。即ち、上記セラミック本体の第１側面１または第２側面２に露出したり、第１及び第２側面１、２に露出することができる。
また、図４ａを参照すると、上記第１及び第２リード部１２１ａ、１２２ａにおいて、セラミック本体の少なくとも一側面に露出した領域は、重畳する領域を有するように形成されることができる。図４ａのようにリード部が重畳する領域を有する場合、リード部が重畳する領域によってさらなる容量が形成されるため、高容量の積層セラミックキャパシタを提供することができる。
なお、図４ｂのように上記第１及び第２リード部１２１ａ、１２２ａにおいて、セラミック本体の少なくとも一側面に露出する領域は、重畳する領域を有さないように形成されることができる。第１及び第２リード部が重畳する領域を有さずに最大限に露出する場合、セラミック本体の切断時に内部電極の滲みによって第１及び第２内部電極が連結される現象を防ぐことができ、焼成時の残炭除去に有利になる。
さらに、図４ｃに示されているように、上記第１及び第２リード部１２１ａ、１２２ａにおいて、セラミック本体の側面に露出する幅より狭く形成されることができ、後で形成される外部電極の幅を考慮し、外部電極の幅より狭く形成されることができる。第１及び第２リード部が露出する幅が外部電極の幅より狭く形成される場合、外部電極が露出した第１及び第２リード部を覆うことができるため、第１及び第２リード部を覆うための絶縁層を必要としない。この場合、絶縁層は外部電極のみを覆う形状に形成されることができる。これについては後述する。
また、図４ｄから図４ｆに示されているように、上記第１及び第２内部電極１２１、１２２は、セラミック本体の少なくとも一つ以上の側面に露出する第１及び第２リード部を有し、第１及び第２端面に露出するように形成されることができる。図４ｄから図４ｆも、図４ａから図４ｃに関して説明した通り、第１及び第２リード部１２１ａ、１２２ａの露出領域が重畳することができる。また、第１及び第２リード部の露出領域は重畳しなくてもよく、外部電極の幅より狭く形成されることもできる。
上記の通り、第１及び第２内部電極１２１、１２２がセラミック本体の第１及び第２端面に露出し、上記セラミック本体の側面に露出した第１及び第２リード部１２１ａ、１２２ａが重畳する領域を有する場合、同一の面積において大容量を有する積層セラミックキャパシタを具現することができる。
上記第１及び第２内部電極１２１、１２２がセラミック本体の第１及び第２端面に露出する場合、内部電極の保護及びショット防止のために、第１及び第２端面まで絶縁層が形成されることができる。これについては後述する。
図４ｇに示されているように、本発明による内部電極の第１及び第２リード部１２１ａ、１２２ａは、異なる側面に露出することができる。即ち、第１リード部は第１側面に露出し、第２リード部は第２側面に露出する形状を有することができる。
上記第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって電気的に絶縁されることができる。
即ち、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の側面から露出した第１及び第２リード部を通じて第１及び第２外部電極１３１、１３２とそれぞれ電気的に連結されることができる。
これにより、第１及び第２外部電極１３１、１３２に電圧が印加されると、対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積されるようになる。このとき、積層セラミックキャパシタ１００の静電容量は、第１及び第２内部電極１２１、１２２が重畳する領域の面積に比例するようになる。
図５ａから図５ｆは本発明の実施形態による積層セラミックキャパシタのセラミック本体及び外部電極を示した斜視図である。
図５ａから図５ｆを参照すると、上記第１及び第２内部電極１２１、１２２とそれぞれ連結されるように第１及び第２外部電極１３１、１３２が形成されることができる。
第１外部電極１３１は上記第１内部電極と電気的に接続され、上記第１側面または第２側面のうち少なくとも一面から上記第１、第２主面及び第２側面のうち少なくとも一面に延長されて形成され、第２外部電極１３２は上記第２内部電極と電気的に接続され、上記第１側面または第２側面のうち少なくとも一面から上記第１、第２主面及び第２側面のうち少なくとも一面に延長されて形成されることができる。
具体的には、上記第１及び第２外部電極１３１、１３２は、上記第１側面から上記第１及び第２主面のうちいずれか一面に延長されて形成されるか（図５ａ）、上記第１及び第２主面に延長されて形成されるか（図５ｂ）、上記第１及び第２主面のうちいずれか一面と第２側面に延長されて形成されることができる（図５ｃ）。
上記第１及び第２外部電極１３１、１３２は、上記第１側面から上記第１、第２主面及び第２側面に延長されて形成されることもできる。この場合、上記第１及び第２外部電極は、「ロ」の形状を有することができる（図５ｄ）。
また、上記第１及び第２外部電極１３１、１３２は、異なる側面に形成されて同一の主面に延長されることができる。言い換えると、第１外部電極１３１は第１側面に形成され、第２外部電極１３２は第２側面に形成されることができる。この場合、第１及び第２外部電極はそれぞれ第１または第２側面から第１及び第２主面のうち少なくとも一面に延長されて形成されることができる（図５ｅ）。
なお、上記第１及び第２外部電極は、第１及び第２端面と接して第１及び第２側面のうち少なくとも一つ以上の側面から第１または第２主面のうち少なくとも一つ以上の主面に延長されるのみならず、第１及び第２端面と一定間隔離隔された形状に形成されることができる（図５ｆ）。
上述した外部電極の形態は、適切に変更することができ、これに限定されるものではない。しかし、内部電極が実装面に水平に配置されるために、上記外部電極は、セラミック本体の第１及び第２主面のうち少なくとも一面に延長されて形成されることができる。
上記第１及び第２外部電極１３１、１３２は、内部電極と同一材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されることができる。
上記第１及び第２外部電極１３１、１３２は、上記金属粉末にガラスフリットを添加して用意された導電性ペーストを塗布してから焼成することで形成されることができる。
図６ａから図６ｆは本発明の実施形態による積層セラミックキャパシタのセラミック本体、外部電極及び絶縁層を示した斜視図である。
一方、本発明の一実施形態によると、セラミック本体１１０の上記第１、第２側面上に形成された第１及び第２外部電極１３１、１３２を覆うように絶縁層１４０が形成されることができる。
図６ａに示されているように、本発明の絶縁層１４０は、第１及び第２側面に形成された第１及び第２外部電極と第１及び第２側面とを覆うように形成されることができる。
即ち、絶縁層が第１及び第２側面に形成された外部電極を覆って外部電極が第１及び第２側面に露出せず、外部電極が延長されて露出した第１または第２主面が実装面になることができる。また、本発明のように第１または第２主面が実装面になる場合、内部電極が実装面と水平に配置されることができる。
誘電体層は、圧電性及び電歪性を有するため、積層セラミックキャパシタに直流または交流電圧が印加されるとき、上記内部電極の間で圧電現象が生じて振動が発生する可能性がある。
このような振動は、積層セラミックキャパシタと連結されたはんだを通じて上記積層セラミックキャパシタが実装された印刷回路基板に伝達されて上記印刷回路基板全体が音響放射面となって雑音となる振動音を発生させるおそれがある。
上記振動音は、人に不快感を与える２０〜２００００Ｈｚ領域の可聴周波数に該当する。このように、人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）と言う。
このような振動は積層セラミックキャパシタの内部電極及び誘電体層が実装面（基板）に垂直配置される場合、水平に配置される場合より印刷回路基板に伝達されやすい。したがって、アコースティックノイズを減少させるためには、内部電極及び誘電体層が実装面と水平に配置されることが有利になる。しかし、容量を増加させ、実装密度を向上させるために内部電極のリード部がセラミック本体の同一面に引出されるようにする場合、誘電体層及び内部電極は実装面に垂直配置されるようになる。これに対し、本発明では、外部電極を第１及び第２主面のうち少なくとも一面に延長することで、第１及び第２主面が実装面になるようにして内部電極及び誘電体層が実装面と水平に配置されるようにした。
また、アコースティックノイズは積層セラミックキャパシタの基板実装時におけるはんだの配置とも密接に関連し、はんだが実装面と垂直した面に配置されるほど、圧電現象による振動が印刷回路基板に容易に伝達されてアコースティックノイズが増加するようになる。したがって、はんだは実装面と垂直した積層セラミックキャパシタの面に最小限に形成されることがアコースティックノイズの低減に有利である。
実装面に配置されるはんだは表面張力によって外部電極を伝って実装面と垂直した面にせり上がるが、本発明の場合、実装面と垂直した面に露出する外部電極は絶縁層によって覆われるため、はんだがせり上がらないか、ごく少量のみせり上がるため、アコースティックノイズが顕著に減少するという効果がある。
また、第１及び第２内部電極がセラミック本体の第１及び第２端面に露出する形状を有する場合、上記絶縁層１４０は、図６ｂに示されているように、第１及び第２外部電極と第１及び第２側面と第１及び第２端面とを覆うように形成されることができる。
なお、図６ｃ及び図６ｄに示されているように、上記絶縁層は、セラミック本体の厚さ方向全体に形成されず、セラミック本体が基板に実装される実装面から所定高さまで形成されることができる。本発明の絶縁層１４０は、セラミック本体の実装面（第１または第２主面）に垂直した面にはんだがせり上がることを防止するためのもので、実装面から所定高さまで形成されたとしても、同一の目的を果たすことができ、絶縁層を形成する材料の使用を減少させて原価を節減することができる。
さらに、図６ｅ及び図６ｆに示されているように、上記絶縁層は、上記セラミック本体の実装面から所定間隔離隔されて形成されることができる。図６ｅ及び図６ｆの実施形態のように絶縁層が実装面から所定間隔離隔されるように形成される場合、はんだが絶縁層によって覆われない外部電極に沿ってわずかにせり上がることがあるが、むしろ固着強度を向上させることができるという長所がある。したがって、アコースティックノイズに大きな影響を及ぼさない範囲で絶縁層が実装面から所定間隔離隔されるように形成されることができる。
図６ｃから６ｆのように絶縁層がセラミック本体の側面または端面全体を覆わず、一定高さを覆う場合は、図４ｃに示されているように、内部電極の第１及び第２リード部の露出領域の幅が第１及び第２外部電極の幅より狭く形成されるため、内部電極がセラミック本体の外部面に露出しないようにすることができる。
上記絶縁層１４０は、有機樹脂、セラミック、無機フィラー、ガラスまたはこれらの混合物を含むことができるが、これに制限されるものではない。
本発明によると、上述した内部電極、外部電極及び絶縁層の形状に対し、自由な組み合わせが可能である。
図９は本発明の実施形態による積層セラミックキャパシタ（実施例１）及び比較例としての積層セラミックキャパシタ（比較例１及び比較例２）のアコースティックノイズを可聴周波数の範囲で測定した結果を示したグラフである。
実施例、比較例１及び比較例２の積層セラミックキャパシタは、以下のような段階で製作された。
まず、平均粒径が０．１μｍであるチタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して０．９５〜１．０５μｍの厚さを有するように製造した複数枚のセラミックグリーンシートを用意した。これにより、誘電体層が形成される。
次に、ニッケル粒子の平均サイズが０．１〜０．２μｍであり、４０〜５０重量部のニッケル粉末を含む内部電極用導電性ペーストを用意した。
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷法で塗布して内部電極を形成した後、５００層以上積層して積層体を製作した。
その後、上記積層体を圧着及び切断して０６０３（長さ×幅）規格で、厚さ／幅が１．０を超過するチップを製作し、上記チップをＨ２ ０．１％以下の還元雰囲気において温度１０５０〜１２００℃で焼成した。
上記チップは、焼成前に研磨装置によってそれぞれの端及び頂点に対して研磨工程が行われた。
但し、比較例１の場合、第１及び第２内部電極がそれぞれセラミック本体の第１及び第２端面にそれぞれ引出されるように形成され、実施例及び比較例２の場合、第１及び第２内部電極が第１側面に引出されるように第１及び第２リード部を形成した。
また、比較例１の場合、第１及び第２端面に外部電極を形成し、比較例２の場合は、第１及び第２内部電極が引出された第１側面に外部電極を形成した後、第１または第２主面に外部電極を延長しなかった。これに対し、実施例の場合は、第１側面に形成された外部電極を第１主面に延長した後、第１側面に形成された外部電極を絶縁層で覆う過程をさらに行って製造した。
次に、比較例１、２及び実施例の積層セラミックキャパシタを基板に実装した後、電圧を印加してアコースティックノイズを測定した。
その結果、図９に示されているように、アコースティックノイズは、比較例１−比較例２−実施例の順に減少することが分かる。
即ち、本発明の実施例の場合、第１及び第２内部電極が相対する端面にそれぞれ引出される一般の積層セラミックキャパシタ、または第１及び第２内部電極が同一面に引出され、内部電極が実装面に垂直実装される一般の下面電極型積層セラミックキャパシタに比べてアコースティックノイズが顕著に減少することが分かる。
上述した本発明の実施形態によると、第１及び第２内部電極が重畳する面積を最大限にすることができるため、高容量の具現が可能になり、マージンがないセラミック本体面に絶縁層を形成してマージンと同一の役割を行うことで、マージン領域の厚さを容易に制御することができるようになる。これにより、積層セラミックキャパシタのサイズを減少させることができる。
また、外部電極がセラミック本体の同一面に形成されて実装密度を向上させることができ、外部電極の延長により、内部電極の水平実装が可能になってアコースティックノイズを減少させることができる。
特に、本発明の積層セラミックキャパシタは、上記外部電極がセラミック本体の主面に露出し、側面に形成された外部電極は絶縁層によって覆われるため、セラミック本体の主面を実装面にして基板への実装時にはんだが積層セラミックキャパシタの側面及び端面を伝ってせり上がらなくなる。はんだが積層セラミックキャパシタの側面及び端面を伝ってせり上がるほど、アコースティックノイズが増加するため、本発明のようにはんだがキャパシタの側面及び端面を伝ってせり上がらない場合、アコースティックノイズを減少させることができる。
積層セラミックキャパシタの実装基板２００
本発明の他の一実施形態は、上部に第１及び第２電極パッド２２１、２２２を有する印刷回路基板２１０と、上記印刷回路基板上に設置された積層セラミックキャパシタ１００と、を含み、上記積層セラミックキャパシタは、誘電体層を含み、厚さ方向に相対する第１及び第２主面、長さ方向に相対する第１及び第２端面及び幅方向に相対する第１及び第２側面を有するセラミック本体、上記セラミック本体内部に配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部を有する第１内部電極、上記誘電体層を介して上記第１内部電極に対向配置され、上記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部を有する第２内部電極、上記セラミック本体の側面に露出した第１リード部と電気的に接続され、上記第１リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極、上記セラミック本体の側面に露出した第２リード部と電気的に接続され、上記第２リード部が露出した側面から上記第１及び第２主面のうち少なくとも一面に延長形成される第２外部電極及び上記第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層を含む積層セラミックキャパシタの実装基板を提供することができる。
図７は本発明の一実施形態による積層セラミックキャパシタが印刷回路基板に実装された形状を示した斜視図であり、図８は図７の積層セラミックキャパシタの実装基板をＡ−Ａ’方向に切断した断面図である。
図７及び図８を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００の実装基板２００は、積層セラミックキャパシタ１００が実装される印刷回路基板２１０と、印刷回路基板２１０の上面に離隔されるように形成された第１及び第２電極パッド２２１、２２２と、を含む。
このとき、積層セラミックキャパシタ１００の第１または第２主面に延長された第１及び第２外部電極１３１、１３２がそれぞれ第１及び第２電極パッド２２１、２２２上に接触されるように位置した状態で、はんだ２３０によって印刷回路基板２１０と電気的に連結されることができる。
本実施形態において、印刷回路基板２１０に実装される積層セラミックキャパシタ１００は、上述した積層セラミックキャパシタに関する説明と重複するため、その説明を省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 外部電極
２００ 実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２電極パッド
２３０ はんだ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 外部電極
２００ 実装基板
２１０ 印刷回路基板
２２１、２２２ 第１及び第２電極パッド
２３０ はんだ
Claims (22)
- 誘電体層を含み、厚さ方向に相対する第１及び第２主面、長さ方向に相対する第１及び第２端面及び幅方向に相対する第１及び第２側面を有するセラミック本体と、
前記セラミック本体内部に配置され、前記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部を有する第１内部電極と、
前記誘電体層を介して前記第１内部電極に対向配置され、前記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部を有する第２内部電極と、
前記セラミック本体の側面に露出した第１リード部と電気的に接続され、前記第１リード部が露出した側面から前記第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極と、
前記セラミック本体の側面に露出した第２リード部と電気的に接続され、前記第２リード部が露出した側面から前記第１及び第２主面のうち少なくとも一面に延長形成される第２外部電極と、
前記第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層と
を含む、積層セラミックキャパシタ。 - 前記第１リード部及び前記第２リード部において、前記第１及び第２側面のうち少なくとも一つ以上の側面に露出した領域は重畳する、請求項１に記載の積層セラミックキャパシタ。
- 前記第１リード部及び前記第２リード部において、前記第１及び第２側面のうち少なくとも一つ以上の側面に露出した領域は重畳しない、請求項１に記載の積層セラミックキャパシタ。
- 前記第１リード部及び前記第２リード部において、前記第１及び第２側面のうち少なくとも一つ以上の側面に露出した領域の幅は、第１及び第２側面に形成された第１及び第２外部電極の幅より狭い、請求項１に記載の積層セラミックキャパシタ。
- 前記第１内部電極は前記セラミック本体の前記第１側面に露出し、前記第２内部電極は前記セラミック本体の前記第２側面に露出する、請求項１に記載の積層セラミックキャパシタ。
- 前記第１リード部は前記第１側面に露出し、前記第２リード部は前記第２側面に露出する、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面のうちいずれか一面に延長形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面に延長形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面のうちいずれか一面と第２側面に延長形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面と第２側面に延長形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、前記第１及び第２端面と接するように形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２外部電極は、前記第１及び第２端面から所定間隔離隔されて形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記第１外部電極は前記第１側面から前記第１主面に延長されて形成され、前記第２外部電極は前記第２側面から前記第１主面に延長形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記絶縁層は、前記第１及び第２側面上に形成された第１及び第２外部電極と前記セラミック本体の第１及び第２側面とを覆うように形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記絶縁層は、前記第１及び第２側面上に形成された第１及び第２外部電極と前記セラミック本体の第１及び第２側面と第１及び第２端面とを覆うように形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記絶縁層は、前記第１及び第２側面上に形成された第１及び第２外部電極のうち実装面から所定高さの領域と前記第１及び第２側面のうち実装面から所定高さの領域とを覆うように形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記絶縁層は、前記セラミック本体の実装面から所定間隔離隔されて形成される、請求項１に記載の積層セラミックキャパシタ。
- 前記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラスまたはこれらの混合物を含む、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２内部電極は、前記セラミック本体の実装面に対して水平に配置される、請求項１に記載の積層セラミックキャパシタ。
- 前記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦２．０μｍを満たす、請求項１に記載の積層セラミックキャパシタ。
- 前記第１及び第２内部電極の厚さは、１．５μｍ以下である、請求項１に記載の積層セラミックキャパシタ。
- 上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された積層セラミックキャパシタと、を含み、
前記積層セラミックキャパシタは、誘電体層を含み、厚さ方向に相対する第１及び第２主面、長さ方向に相対する第１及び第２端面及び幅方向に相対する第１及び第２側面を有するセラミック本体、前記セラミック本体内部に配置され、前記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第１リード部を有する第１内部電極、前記誘電体層を介して前記第１内部電極に対向配置され、前記第１及び第２側面のうち少なくとも一つ以上の側面に露出する第２リード部を有する第２内部電極、前記セラミック本体の側面に露出した第１リード部と電気的に接続され、前記第１リード部が露出した側面から前記第１及び第２主面のうち少なくとも一面に延長形成される第１外部電極、前記セラミック本体の側面に露出した第２リード部と電気的に接続され、前記第２リード部が露出した側面から前記第１及び第２主面のうち少なくとも一面に延長形成される第２外部電極及び前記第１及び第２側面上に形成され、第１及び第２外部電極を覆うように形成された絶縁層を含む、積層セラミックキャパシタの実装基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130057202A KR101499717B1 (ko) | 2013-05-21 | 2013-05-21 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| KR10-2013-0057202 | 2013-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014229892A true JP2014229892A (ja) | 2014-12-08 |
| JP5819362B2 JP5819362B2 (ja) | 2015-11-24 |
Family
ID=48914180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013162056A Active JP5819362B2 (ja) | 2013-05-21 | 2013-08-05 | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9424990B2 (ja) |
| EP (1) | EP2806439B1 (ja) |
| JP (1) | JP5819362B2 (ja) |
| KR (1) | KR101499717B1 (ja) |
| CN (1) | CN104183387B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118003A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2020188144A (ja) * | 2019-05-15 | 2020-11-19 | 株式会社村田製作所 | 電子部品の実装構造体及びその製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9805872B2 (en) | 2015-12-09 | 2017-10-31 | Kemet Electronics Corporation | Multiple MLCC modules |
| WO2014157495A1 (ja) * | 2013-03-28 | 2014-10-02 | 株式会社村田製作所 | 解析装置および解析方法 |
| JP2015099815A (ja) * | 2013-11-18 | 2015-05-28 | 株式会社東芝 | 電子機器 |
| KR20160013703A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기 |
| US10224149B2 (en) * | 2015-12-09 | 2019-03-05 | Kemet Electronics Corporation | Bulk MLCC capacitor module |
| JP6512139B2 (ja) * | 2016-03-04 | 2019-05-15 | 株式会社村田製作所 | 電子部品の実装構造及びその電子部品の製造方法 |
| WO2017155854A1 (en) * | 2016-03-07 | 2017-09-14 | Avx Corporation | Multi-layer electronic device |
| JP6309991B2 (ja) * | 2016-03-25 | 2018-04-11 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101867982B1 (ko) | 2016-07-20 | 2018-06-18 | 삼성전기주식회사 | 커패시터 및 그 실장 기판 |
| JP6841611B2 (ja) * | 2016-07-25 | 2021-03-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR102514236B1 (ko) | 2016-11-23 | 2023-03-27 | 삼성전기주식회사 | 커패시터 및 그의 제조방법 |
| KR102653205B1 (ko) | 2016-11-23 | 2024-04-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR101891085B1 (ko) | 2016-11-23 | 2018-08-23 | 삼성전기주식회사 | 커패시터 및 그의 제조방법 |
| KR20180073358A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| JP6909011B2 (ja) * | 2017-02-21 | 2021-07-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR102473422B1 (ko) * | 2017-10-02 | 2022-12-02 | 삼성전기주식회사 | 적층형 전자 부품 및 그 실장 기판 |
| US11069479B2 (en) * | 2018-07-19 | 2021-07-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| KR102121580B1 (ko) * | 2018-10-02 | 2020-06-10 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102118494B1 (ko) * | 2018-10-08 | 2020-06-03 | 삼성전기주식회사 | 전자 부품 |
| JP7328749B2 (ja) * | 2018-10-24 | 2023-08-17 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
| KR20220039273A (ko) * | 2020-09-22 | 2022-03-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| US20230045941A1 (en) * | 2021-08-09 | 2023-02-16 | Samsung Electro-Mechanics Co., Ltd. | Electronic component and board having the same mounted thereon |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026872A (ja) * | 2007-07-18 | 2009-02-05 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JP2012227491A (ja) * | 2011-04-22 | 2012-11-15 | Tdk Corp | 積層コンデンサの実装構造 |
| JP2013046051A (ja) * | 2011-08-26 | 2013-03-04 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ |
| JP2013058558A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1924435A (en) * | 1932-02-12 | 1933-08-29 | Associated Electric Lab Inc | Condenser |
| US4513350A (en) * | 1984-02-02 | 1985-04-23 | Sprague Electric Company | Monolithic ceramic capacitor and method for manufacturing to predetermined capacity value |
| DE3625238A1 (de) * | 1985-07-31 | 1987-02-12 | Murata Manufacturing Co | Elektronisches bauteil mit anschlussdraehten und verfahren zur herstellung dieses bauteils |
| JP3045531B2 (ja) * | 1990-10-01 | 2000-05-29 | 日立金属株式会社 | 積層型変位素子 |
| JP3077056B2 (ja) * | 1996-09-12 | 2000-08-14 | 株式会社村田製作所 | 積層型電子部品 |
| US6373673B1 (en) * | 1997-04-08 | 2002-04-16 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
| JPH10289837A (ja) | 1997-04-15 | 1998-10-27 | Murata Mfg Co Ltd | 積層電子部品 |
| JP2000216046A (ja) * | 1999-01-26 | 2000-08-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US6208501B1 (en) * | 1999-06-14 | 2001-03-27 | Dielectric Laboratories, Inc. | Standing axial-leaded surface mount capacitor |
| US6515842B1 (en) * | 2000-03-30 | 2003-02-04 | Avx Corporation | Multiple array and method of making a multiple array |
| JP2002025856A (ja) * | 2000-07-06 | 2002-01-25 | Nec Corp | 積層コンデンサ及び半導体装置並びに電子回路基板 |
| DE10147898A1 (de) * | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
| DE102005016590A1 (de) * | 2005-04-11 | 2006-10-26 | Epcos Ag | Elektrisches Mehrschicht-Bauelement und Verfahren zur Herstellung eines Mehrschicht-Bauelements |
| JP2006324555A (ja) * | 2005-05-20 | 2006-11-30 | Nec Tokin Corp | 積層型コンデンサ及びその製造方法 |
| WO2006126333A1 (ja) * | 2005-05-26 | 2006-11-30 | Murata Manufacturing Co., Ltd. | 積層セラミック電子部品およびその製造方法 |
| US7414857B2 (en) * | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| US20070096524A1 (en) * | 2005-11-01 | 2007-05-03 | Shang-Wei Chou | Corrective chair |
| US7292429B2 (en) * | 2006-01-18 | 2007-11-06 | Kemet Electronics Corporation | Low inductance capacitor |
| JP4404089B2 (ja) * | 2006-12-13 | 2010-01-27 | Ｔｄｋ株式会社 | 貫通コンデンサアレイ |
| US8045319B2 (en) * | 2007-06-13 | 2011-10-25 | Avx Corporation | Controlled ESR decoupling capacitor |
| JP4357577B2 (ja) * | 2007-06-14 | 2009-11-04 | 太陽誘電株式会社 | コンデンサ及びその製造方法 |
| JP4374041B2 (ja) * | 2007-07-09 | 2009-12-02 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP2009021512A (ja) * | 2007-07-13 | 2009-01-29 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JP4867999B2 (ja) * | 2009-01-20 | 2012-02-01 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP2012532455A (ja) * | 2009-07-01 | 2012-12-13 | ケメット エレクトロニクス コーポレーション | 高電圧能力を有する高静電容量の多層 |
| JP5730872B2 (ja) * | 2009-07-23 | 2015-06-10 | プロテウス デジタル ヘルス， インコーポレイテッド | 固体薄膜コンデンサ |
| JP2011233840A (ja) * | 2010-04-30 | 2011-11-17 | Murata Mfg Co Ltd | 電子部品 |
| JP5751080B2 (ja) * | 2010-09-28 | 2015-07-22 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP5267583B2 (ja) | 2011-01-21 | 2013-08-21 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101141402B1 (ko) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| US20120229948A1 (en) * | 2011-03-11 | 2012-09-13 | S B E, Inc. | Capacitor Used as Insulating Spacer for a High Current Bus Structure |
| KR101412784B1 (ko) * | 2011-08-31 | 2014-06-27 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101376921B1 (ko) * | 2012-12-11 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101504002B1 (ko) * | 2013-05-21 | 2015-03-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| KR102122932B1 (ko) * | 2013-08-08 | 2020-06-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| US10008340B2 (en) * | 2014-07-17 | 2018-06-26 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component, board having the same, and power smoother including the same |
| US9847177B2 (en) * | 2014-07-18 | 2017-12-19 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
-
2013
- 2013-05-21 KR KR1020130057202A patent/KR101499717B1/ko active IP Right Grant
- 2013-07-31 EP EP13275176.9A patent/EP2806439B1/en active Active
- 2013-08-05 JP JP2013162056A patent/JP5819362B2/ja active Active
-
2014
- 2014-03-31 US US14/230,688 patent/US9424990B2/en active Active
- 2014-04-10 CN CN201410143304.3A patent/CN104183387B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009026872A (ja) * | 2007-07-18 | 2009-02-05 | Taiyo Yuden Co Ltd | 積層コンデンサ |
| JP2012227491A (ja) * | 2011-04-22 | 2012-11-15 | Tdk Corp | 積層コンデンサの実装構造 |
| JP2013046051A (ja) * | 2011-08-26 | 2013-03-04 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ |
| JP2013058558A (ja) * | 2011-09-07 | 2013-03-28 | Tdk Corp | 電子部品 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118003A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2020188144A (ja) * | 2019-05-15 | 2020-11-19 | 株式会社村田製作所 | 電子部品の実装構造体及びその製造方法 |
| JP7247740B2 (ja) | 2019-05-15 | 2023-03-29 | 株式会社村田製作所 | 電子部品の実装構造体及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104183387A (zh) | 2014-12-03 |
| EP2806439B1 (en) | 2018-10-17 |
| CN104183387B (zh) | 2018-03-16 |
| EP2806439A1 (en) | 2014-11-26 |
| US9424990B2 (en) | 2016-08-23 |
| US20140345926A1 (en) | 2014-11-27 |
| KR101499717B1 (ko) | 2015-03-06 |
| KR20140136740A (ko) | 2014-12-01 |
| JP5819362B2 (ja) | 2015-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5819362B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| JP6180898B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| US9460854B2 (en) | Multilayer ceramic electronic component with interposer substrate having double-layered resin/plating terminals | |
| CN108054008B (zh) | 多层陶瓷电容器 | |
| US9526174B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
| KR101792385B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| JP6223683B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板 | |
| US9218910B2 (en) | Multilayer ceramic capacitor, manufacturing method of the same, and circuit board with multilayer ceramic capacitor mounted thereon | |
| JP2014220521A (ja) | 積層セラミックキャパシタ | |
| JP5710708B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
| JP2015095647A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
| CN104810153B (zh) | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 | |
| CN104810152A (zh) | 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板 | |
| KR20150010181A (ko) | 복합 전자부품 및 그 실장 기판 | |
| KR101499719B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| US20150047886A1 (en) | Multilayer ceramic capacitor and board for mounting the same | |
| US20140085852A1 (en) | Multilayer ceramic electronic component | |
| KR102089696B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
| JP2014216637A (ja) | 積層セラミック電子部品及びその実装基板 | |
| US9589728B2 (en) | Multilayer ceramic capacitor and board for mounting the same | |
| KR102109639B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150414 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5819362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |