KR20220039273A - 적층 세라믹 전자부품 - Google Patents
적층 세라믹 전자부품 Download PDFInfo
- Publication number
- KR20220039273A KR20220039273A KR1020200122208A KR20200122208A KR20220039273A KR 20220039273 A KR20220039273 A KR 20220039273A KR 1020200122208 A KR1020200122208 A KR 1020200122208A KR 20200122208 A KR20200122208 A KR 20200122208A KR 20220039273 A KR20220039273 A KR 20220039273A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- lead
- disposed
- outgoing
- ceramic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 386
- 238000000605 extraction Methods 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 42
- 238000007747 plating Methods 0.000 claims description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 172
- 238000005245 sintering Methods 0.000 description 11
- 229910010293 ceramic material Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000035515 penetration Effects 0.000 description 8
- 239000002003 electrode paste Substances 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 229910002113 barium titanate Inorganic materials 0.000 description 5
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920000742 Cotton Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005662 electromechanics Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
- C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
- C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
- C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
- C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/345—Refractory metal oxides
- C04B2237/346—Titania or titanates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/80—Joining the largest surface of one substrate with a smaller surface of the other substrate, e.g. butt joining or forming a T-joint
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명의 일 실시형태는 제1 방향으로 대향하는 제1 및 제2 면, 제2 방향으로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제5 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제3 방향)으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 적층체, 상기 적층체의 상기 제3면 상에 배치되는 제1 마진부 및 상기 적층체의 상기 제4면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디; 상기 적층체의 제1 면 상에 배치되는 제1 연결부; 및 상기 적층체의 제2 면 상에 배치되는 제2 연결부;를 포함하고, 상기 제1 연결부는 상기 제1 내부 전극과 연결되는 제1 인출 전극 및 상기 제1 인출 전극 상에 배치되는 제1 세라믹층을 포함하며, 상기 제2 연결부는 상기 제2 내부 전극과 연결되는 제2 인출 전극 및 상기 제2 인출 전극 상에 배치되는 제2 세라믹층을 포함하고, 상기 제1 인출 전극 및 제2 인출 전극은 상기 제1 연결 및 제2 연결부의 제3 방향의 어느 한 면으로 인출되는 적층 세라믹 전자부품을 제공할 수 있다.
Description
본 발명은 적층 세라믹 전자부품에 관한 것이다.
커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
상기 외부 전극을 형성하는 방법으로는, 소성 공정을 마친 세라믹 바디에 도전성 금속을 포함하는 외부 전극용 페이스트를 도포하고, 이를 소성하는 방법이 있다. 또는 도전성 금속 및 베이스 수지를 포함하는 외부전극 페이스트를 제조하고, 이를 소성이 완료된 세라믹 바디의 양 단면에 도포한 후 경화시키는 방법이 있다.
하지만, 이러한 방법으로 외부 전극을 형성하는 경우, 외부 전극 형성을 위해 이미 소결이 완료된 세라믹 바디를 다시 소성하거나, 경화 공정을 필요로 하는 등, 공정 단계가 복잡해져 생산성이 저하되는 문제점이 있다.
또한, 최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자부품 역시 소형화되고, 대용량화될 것이 요구되고 있다. 그러나, 적층 세라믹 전자부품의 소형화 및 대용량화를 위해 적층 세라믹 전자부품의 외부전극을 박층화하는 경우, 외부의 수분 등이 침투하기 쉬운 문제점이 있다.
특히, 기판 실장 등을 위해 외부 전극 상에 도금층을 형성하는 경우 도금 공정 중 도금액 침투에 의한 전극 단자 및 소체 내부 구조의 결함을 유도할 수 있고, 이는 최종 제품의 신뢰성, 특히 고온/고압 구동 중의 특성 열화 및 고장을 야기할 수 있는 문제점이 있다.
본 발명의 여러 목적 중 하나는 내습 신뢰성이 우수한 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 여러 목적 중 하나는, 생산 공정을 간소화할 수 있는 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 여러 목적 중 하나는, 소형화가 가능한 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 일 실시형태는 제1 방향으로 대향하는 제1 및 제2 면, 제2 방향으로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제5 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제3 방향)으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 적층체, 상기 적층체의 상기 제3면 상에 배치되는 제1 마진부 및 상기 적층체의 상기 제4면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디; 상기 적층체의 제1 면 상에 배치되는 제1 연결부; 및 상기 적층체의 제2 면 상에 배치되는 제2 연결부;를 포함하고, 상기 제1 연결부는 상기 제1 내부 전극과 연결되는 제1 인출 전극 및 상기 제1 인출 전극 상에 배치되는 제1 세라믹층을 포함하며, 상기 제2 연결부는 상기 제2 내부 전극과 연결되는 제2 인출 전극 및 상기 제2 인출 전극 상에 배치되는 제2 세라믹층을 포함하고, 상기 제1 인출 전극 및 제2 인출 전극은 상기 제1 연결 및 제2 연결부의 제3 방향의 어느 한 면으로 인출되는 적층 세라믹 전자부품을 제공할 수 있다.
본 발명의 다른 실시형태는, 제1 방향으로 대향하는 제1 및 제2 면, 제2 방향으로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제5 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제2 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 적층체, 상기 적층체의 상기 제3면 상에 배치되는 제1 마진부 및 상기 적층체의 상기 제4면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디; 상기 적층체의 제1 면 상에 배치되는 제1 연결부; 및 상기 적층체의 제2 면 상에 배치되는 제2 연결부;를 포함하고, 상기 제1 연결부는 상기 제1 내부 전극과 연결되는 제1 인출 전극 및 상기 제1 인출 전극 상에 배치되는 제1 세라믹층을 포함하며, 상기 제2 연결부는 상기 제2 내부 전극과 연결되는 제2 인출 전극 및 상기 제2 인출 전극 상에 배치되는 제2 세라믹층을 포함하고, 상기 제1 인출 전극 및 제2 인출 전극은 상기 제1 연결부 및 제2 연결부의 제3 방향의 어느 한 면으로 인출되는 적층 세라믹 전자부품을 제공할 수 있다.
본 발명에 따른 여러 효과 중 하나는 내습 신뢰성이 우수한 적층 세라믹 전자부품을 제공할 수 있다.
본 발명에 따른 여러 효과 중 하나는 생산 공정을 간소화하여, 공정 효율을 높일 수 있는 적층 세라믹 전자부품을 제공할 수 있다.
본 발명에 따른 여러 효과 중 하나는 제품의 소형화가 가능한 적층 세라믹 전자부품을 제공할 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 1의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 4는 도 3의 적층체를 개략적으로 나타내는 사시도이다.
도 5는 도 3을 X 방향에서 바라본 정면도이다.
도 6은 도 1의 제1 연결부의 내부를 나타내는 도면이다.
도 7a는 도 2의 A 영역의 확대도이다.
도 7b, 도 8a, 도 8b 및 도 9는 도 7a의 변형 형태를 나타내는 도면이다.
도 10은 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 11은 도 10의 II-II' 단면도이다.
도 12는 도 10의 제1 연결부의 내부를 나타내는 도면이다.
도 13a는 도 11의 B 영역의 확대도이다.
도 13b, 도 14a, 도 14b 및 도 15는 도 13a의 변형 형태를 나타내는 도면이다.
도 16은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 17은 도 16의 III-III' 단면도이다.
도 18은 도 16의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 19는 도 18의 적층체를 개략적으로 나타내는 사시도이다.
도 20은 도 16의 제1 연결부의 내부를 나타내는 도면이다.
도 21a는 도 17의 C 영역의 확대도이다.
도 21b, 도 22a, 도 22b 및 도 23은 도 21a의 변형 형태를 나타내는 도면이다.
도 24는 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 25는 도 24의 IV-IV' 단면도이다.
도 26은 도 24의 제1 연결부의 내부를 나타내는 도면이다.
도 27a는 도 25의 D 영역의 확대도이다.
도 27b, 도 28a, 도 28b 및 도 29은 도 27a의 변형 형태를 나타내는 도면이다.
도 30은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 31는 도 30의 V-V' 단면도이다.
도 32는 도 30의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 33은 도 32의 적층체를 개략적으로 나타내는 사시도이다.
도 34는 도 30의 제1 연결부의 내부를 나타내는 도면이다.
도 35a는 도 31의 E 영역의 확대도이다.
도 35b, 도 36a, 도 36b 및 도 37은 도 35a의 변형 형태를 나타내는 도면이다.
도 38은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 39는 도 38의 VI-VI' 단면도이다.
도 40은 도 38의 제1 연결부의 내부를 나타내는 도면이다.
도 41a는 도 39의 F 영역의 확대도이다.
도 41b, 도 42a, 도 42b 및 도 43은 도 41a의 변형 형태를 나타내는 도면이다.
도 44은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 45는 도 44의 VII-VII' 단면도이다.
도 46은 도 44의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 47은 도 46의 적층체를 개략적으로 나타내는 사시도이다.
도 48은 도 44의 제1 연결부의 내부를 나타내는 도면이다.
도 49a는 도 45의 G 영역의 확대도이다.
도 49b, 도 50a, 도 50b 및 도 51은 도 49a의 변형 형태를 나타내는 도면이다.
도 52은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 53는 도 52의 VIII-VIII' 단면도이다.
도 54는 도 52의 제1 연결부의 내부를 나타내는 도면이다.
도 55a는 도 53의 H 영역의 확대도이다.
도 55b, 도 56a, 도 56b 및 도 57는 도 55a의 변형 형태를 나타내는 도면이다.
도 58은 본 발명의 실시예 및 비교예에 따른 적층 세라믹 전자부품의 흡습률을 측정한 그래프이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 도 1의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 4는 도 3의 적층체를 개략적으로 나타내는 사시도이다.
도 5는 도 3을 X 방향에서 바라본 정면도이다.
도 6은 도 1의 제1 연결부의 내부를 나타내는 도면이다.
도 7a는 도 2의 A 영역의 확대도이다.
도 7b, 도 8a, 도 8b 및 도 9는 도 7a의 변형 형태를 나타내는 도면이다.
도 10은 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 11은 도 10의 II-II' 단면도이다.
도 12는 도 10의 제1 연결부의 내부를 나타내는 도면이다.
도 13a는 도 11의 B 영역의 확대도이다.
도 13b, 도 14a, 도 14b 및 도 15는 도 13a의 변형 형태를 나타내는 도면이다.
도 16은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 17은 도 16의 III-III' 단면도이다.
도 18은 도 16의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 19는 도 18의 적층체를 개략적으로 나타내는 사시도이다.
도 20은 도 16의 제1 연결부의 내부를 나타내는 도면이다.
도 21a는 도 17의 C 영역의 확대도이다.
도 21b, 도 22a, 도 22b 및 도 23은 도 21a의 변형 형태를 나타내는 도면이다.
도 24는 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 25는 도 24의 IV-IV' 단면도이다.
도 26은 도 24의 제1 연결부의 내부를 나타내는 도면이다.
도 27a는 도 25의 D 영역의 확대도이다.
도 27b, 도 28a, 도 28b 및 도 29은 도 27a의 변형 형태를 나타내는 도면이다.
도 30은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 31는 도 30의 V-V' 단면도이다.
도 32는 도 30의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 33은 도 32의 적층체를 개략적으로 나타내는 사시도이다.
도 34는 도 30의 제1 연결부의 내부를 나타내는 도면이다.
도 35a는 도 31의 E 영역의 확대도이다.
도 35b, 도 36a, 도 36b 및 도 37은 도 35a의 변형 형태를 나타내는 도면이다.
도 38은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 39는 도 38의 VI-VI' 단면도이다.
도 40은 도 38의 제1 연결부의 내부를 나타내는 도면이다.
도 41a는 도 39의 F 영역의 확대도이다.
도 41b, 도 42a, 도 42b 및 도 43은 도 41a의 변형 형태를 나타내는 도면이다.
도 44은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 45는 도 44의 VII-VII' 단면도이다.
도 46은 도 44의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 47은 도 46의 적층체를 개략적으로 나타내는 사시도이다.
도 48은 도 44의 제1 연결부의 내부를 나타내는 도면이다.
도 49a는 도 45의 G 영역의 확대도이다.
도 49b, 도 50a, 도 50b 및 도 51은 도 49a의 변형 형태를 나타내는 도면이다.
도 52은 본 발명의 또 다른 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 53는 도 52의 VIII-VIII' 단면도이다.
도 54는 도 52의 제1 연결부의 내부를 나타내는 도면이다.
도 55a는 도 53의 H 영역의 확대도이다.
도 55b, 도 56a, 도 56b 및 도 57는 도 55a의 변형 형태를 나타내는 도면이다.
도 58은 본 발명의 실시예 및 비교예에 따른 적층 세라믹 전자부품의 흡습률을 측정한 그래프이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 이는 본 명세서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시예의 다양한 변경 (modifications), 균등물 (equivalents), 및/또는 대체물 (alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조부호가 사용될 수 있다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명할 수 있다.
본 명세서에서, "가진다", "가질 수 있다", "포함한다", 또는 "포함할 수 있다" 등의 표현은 해당 특징 (예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 명세서에서, "A 및/또는 B", "A 및 B 중 적어도 하나", 또는 "A 및 B 중 하나 또는 그 이상" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 및/또는 B", "A 및 B 중 적어도 하나", 또는 "A 및 B 중 하나 또는 그 이상"은, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
도면에서, X 방향은 제1 방향, L 방향 또는 길이 방향, Y 방향은 제2 방향, W 방향 또는 폭 방향, Z 방향은 제3 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
본 발명은 적층 세라믹 전자부품(100)에 관한 것이다. 도 1 내지 도 9는 본 발명의 일 실시예에 따른 적층 세라믹 전자부품(100)을 개략적으로 나타내는 도면이다. 도 1 내지 도 9를 참조하면, 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 방향(X 방향)으로 대향하는 제1 및 제2 면(S1, S2), 제2 방향(Y 방향)으로 대향하는 제3 및 제4 면(S3, S4), 제3 방향(Z 방향)으로 대향하는 제5 및 제6 면(S5, S6)을 포함하고, 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 제3 방향(Z 방향)으로 적층된 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하는 적층체(120), 상기 적층체(120)의 상기 제3 면(S3) 상에 배치되는 제1 마진부(131) 및 상기 적층체(120)의 상기 제4 면(S4) 상에 배치되는 제2 마진부(132)를 포함하는 세라믹 바디(110); 상기 적층체(120)의 제1 면 상에 배치되는 제1 연결부(141); 및 상기 적층체(120)의 제2 면 상에 배치되는 제2 연결부(142);를 포함할 수 있다.
이 때, 상기 제1 연결부(141)는 상기 제1 내부 전극(121)과 연결되는 제1 인출 전극(141a) 및 상기 제1 인출 전극(141a) 상에 배치되는 제1 세라믹층(141b)을 포함하며, 상기 제2 연결부(142)는 상기 제2 내부 전극(122)과 연결되는 제2 인출 전극(142a) 및 상기 제2 인출 전극(142a) 상에 배치되는 제2 세라믹층(142b)을 포함할 수 있다. 또한, 상기 제1 인출 전극(141a) 및 제2 인출 전극(142a)은 상기 제1 연결부(141) 및 제2 연결부(142)의 제3 방향(Z 방향)의 어느 한 면으로 각각 인출될 수 있다. 상기 제1 인출 전극(141a) 및 제2 인출 전극(142a)이 인출되는 면은, 적층체(120)의 제5 면(S5) 방향 또는 제6 면(S6) 방향일 수 있다.
즉, 본 실시예에 따른 적층 세라믹 전자부품(100)은 6개의 외부 면 중 제3 방향(Z 방향)의 어느 한 면으로만 전극이 인출되는 구조일 수 있다. 또한, 본 실시예에 따른 적층 세라믹 전자부품(100)을 바라보았을 때, 5개 면으로는 인출되는 전극이 보이지 않고 세라믹 만이 관찰되며, 제3 방향(Z 방향)의 1개의 면으로만 외부로 인출되는 전극이 보이는 구조일 수 있다.
도 2를 참조하면, 제1 인출 전극(141a) 및 제2 인출 전극(142a)은 적층체(120)의 제3 방향(Z 방향)의 한 면(제6면, S6)을 통해 인출되고, 상기 제1 인출 전극(141a) 및 제2 인출 전극(142a)은 상기 세라믹 바디(110)을 사이에 두고 서로 이격되어 배치될 수 있다. 종래의 적층 세라믹 전자부품 들은 내부 전극과 연결되는 외부 전극이 세라믹 바디의 머릿면을 덮도록 배치되는 구조를 사용하였다, 이 경우 세라믹 바디와 외부 전극 사이에 벌어짐이 발생하거나, 세라믹 바디와 외부 전극 사이로 수분이 침투하는 등의 문제가 있었다, 본 발명의 상기 실시예는 외부로 노출되는 전극을 최소화 함으로써 외부의 수분 침투 등을 효과적으로 방지하여 우수한 내습 신뢰성을 구현할 수 있다.
또한, 종래 기술의 경우 외부 전극과 세라믹 바디 사이의 수축 거동의 차이로 인해 내부 응력이 잔류하는 경우가 있으며, 이로 인해 전자부품 자체의 기계적 강도가 저하되는 문제가 있었다. 본 발명에 따른 적층 세라믹 전자부품은 별도의 외부 전극을 형성하지 않으면서, 후술하는 바와 같이 1번의 소결 과정을 통해 세라믹 바디와 전극을 동시에 소성함으로써 부품 자체의 기계적 강도를 향상시킬 수 있다. 아울러 별도의 외부 전극이 배치되지 않으므로 부품 자체의 소형화가 가능할 수 있다.
본 발명에 따른 적층 세라믹 전자부품(100)의 제1 연결부(141)는 제1 인출 전극(141a) 및 제1 세라믹 층(141b)을 포함할 수 있다. 또한, 제2 연결부(142)는 제2 인출 전극(142a) 및 제2 세라믹층(142b)을 포함할 수 있다.
본 발명의 일 예시에서, 적층 세라믹 전자부품(100)의 제1 세라믹층(141b)은 제1 인출 전극(141a)의 적어도 일부를 덮도록 배치되고, 제2 세라믹층(142b)은 제2 인출 전극(142a)의 적어도 일부를 덮도록 배치될 수 있다. 상기 세라믹 층이 인출 전극의 적어도 일부를 덮도록 배치된다는 것은, 본 발명에 따른 적층 세라믹 전자부품(100)의 적층체(120)에 배치되는 제1 인출 전극(141a) 및 제2 인출 전극(142a)의 제1 방향(X 방향)의 양면의 적어도 일부 상에 세라믹 층이 배치되는 상태를 의미할 수 있으며, 상기 제1 인출 전극(141a) 및 제2 인출 전극(142a)과 상기 세라믹 층의 적어도 일부가 접하여 배치되는 상태를 의미할 수 있다.
다른 예시에서, 적층 세라믹 전자부품(100)의 제1 세라믹층(141b)은 제1 인출 전극(141a)을 덮도록 배치되고, 제2 세라믹층(142b)은 제2 인출 전극(142a)을 덮도록 배치될 수 있다. 상기 세라믹 층이 인출 전극을 덮도록 배치된다는 것은, 본 발명에 따른 적층 세라믹 전자부품(100)을 제1 방향(X 방향)에서 보았을 때 세라믹 층 만이 보이고, 인출 전극은 세라믹 층에 가려져서 안보이는 상태를 의미할 수 있다. 즉, 상기 제1 세라믹층(141b)은 제1 인출 전극(141a)을 제1 방향으로 노출시키지 않도록 배치되고, 제2 세라믹층(142b)은 제2 인출 전극(142a)을 제1 방향(X 방향)으로 노출시키지 않도록 배치될 수 있다. 이와 같이 제1 세라믹 층(141b)이 제1 인출 전극(141a)을 덮도록 배치하고, 제2 세라믹 층(142b)이 제2 인출 전극(142a)을 덮도록 배치하는 경우 인출 전극이 외부로 노출되는 면적을 줄일 수 있어 외부의 수분 침투 경로를 최소화 할 수 있다.
또한, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품(100)의 제1 세라믹층(141b)은 적층체(120)의 제1 면(S1)을 덮도록 배치될 수 있고, 제2 세라믹 층(142b)은 적층체(120)의 제2 면(S2)을 덮도록 배치될 수 있다. 따라서 제1 인출 전극(141a)은 적층체(120)의 제1 면(S1)에 접하여 배치되고, 상기 제1 인출 전극(141a)을 덮도록 제1 세라믹 층(141b)이 배치될 수 있다. 또한, 상기 제2 인출 전극(142a)은 적층체(120)의 제2 면(S2)에 접하여 배치되고, 상기 제2 인출 전극(142a)을 덮도록 제2 세라믹 층(142b)이 배치될 수 있다. 즉, 제1 인출 전극(141a)은 상기 적층체(120)의 제1 면(S1) 상에 배치되고, 제1 내부 전극(121)과 연결되도록 배치될 수 있으며, 제2 인출 전극(142a)은 상기 적층체(120)의 제2 면(S2) 상에 배치되고, 제2 내부 전극(122)과 연결되도록 배치될 수 있다.
본 발명의 일 실시형태에서, 적층 세라믹 전자부품(100)의 제1 인출 전극(141a) 및/또는 제2 인출 전극(142a)의 제2 방향(Y 방향)의 폭의 최대값은 상기 세라믹 바디(110)의 제2 방향(Y 방향)의 폭의 최대값 보다 작을 수 있다. 도 6은 본 발명의 일 실시예에 따른 제1 연결부(141)의 단면을 개략적으로 도시한 것이다. 본 명세서에서 도 6의 제1 연결부(141)에 대한 설명은 제2 연결부(142)에도 동일하게 적용될 수 있다. 도 1 및 도 6을 참조하면, 제1 연결부(141)의 제1 인출 전극(141a) 및/또는 제2 연결부(142)의 제2 인출 전극(142a)의 제2 방향(Y 방향)의 폭의 최대값(W2)은 상기 세라믹 바디(110)의 제2 방향(Y 방향)의 폭의 최대값(W1) 보다 작을 수 있다. 즉, W2 < W1의 관계를 만족할 수 있다. 제1 인출 전극(141a) 및/또는 제2 인출 전극(142a)의 제2 방향(Y 방향)의 폭의 최대값이 상기 세라믹 바디(110)의 제2 방향(Y 방향)의 폭의 최대값 보다 작은 경우, 본 발명에 따른 적층 세라믹 전자부품(100)의 제2 방향(Y 방향)으로 제1 인출 전극(141a) 및/또는 제2 인출 전극(142a)이 노출되지 않을 수 있어 내습성을 더욱 향상시킬 수 있다.
이 때, 전술한 바와 같이, 제1 세라믹층(141b)은 제1 인출 전극(141a)을 덮도록 배치되고, 제2 세라믹층(142b)은 제2 인출 전극(142a)을 덮도록 배치되는 경우, 상기 제1 세라믹층(141b) 및/또는 제2 세라믹층(142b)의 제2 방향의 폭(Y 방향)은 세라믹 바디(110)의 제2 방향(Y 방향)의 폭의 최대값(W1)과 같을 수 있다. 즉, 상기 제1 세라믹층(141b) 및 제2 세라믹층(142b)은 상기 세라믹 바디(110)의 제1 방향의 양 면 상에 배치되며, 적어도 상기 세라믹 바디(110)의 폭 방향을 모두 덮도록 배치될 수 있다.
하나의 예시에서, 본 발명에 따른 제1 인출 전극(141a) 및/또는 제2 인출 전극(142a)의 제3 방향(Z 방향)의 높이의 최대값은 상기 세라믹 바디(110)의 제3 방향(Z 방향)의 높이의 최대값 보다 작을 수 있다. 도 1 및 도 6을 참조하면, 제1 연결부(141)의 제1 인출 전극(141a) 및/또는 제2 연결부(142)의 제2 인출 전극(142a)의 제3 방향(Z 방향)의 높이의 최대값(H2)은 상기 세라믹 바디(110)의 제3 방향(Z 방향)의 높이의 최대값(H1) 보다 작을 수 있다. 즉, H2 < H1의 관계를 만족할 수 있다. 제1 인출 전극(141a) 및/또는 제2 인출 전극(142a)의 제3 방향(Z 방향)의 높이의 최대값이 상기 세라믹 바디(110)의 제3 방향(Z 방향)의 높이의 최대값 보다 작은 경우, 본 발명에 따른 적층 세라믹 전자부품(100)의 제3 방향(Z 방향)의 일면으로만 제1 인출 전극(141a) 및/또는 제2 인출 전극(142a)이 노출되도록 하여 수분 침투 가능성을 줄일 수 있다.
전술한 바와 같이, 제1 세라믹층(141b)은 제1 인출 전극(141a)을 덮도록 배치되고, 제2 세라믹층(142b)은 제2 인출 전극(142a)을 덮도록 배치되는 경우, 상기 제1 세라믹층(141b) 및/또는 제2 세라믹층(142b)의 제3 방향의 높이(Z 방향)는 세라믹 바디(110)의 제3 방향(Z 방향)의 높이의 최대값(H1)과 같을 수 있다. 즉, 상기 제1 세라믹층(141b) 및 제2 세라믹층(142b)은 상기 세라믹 바디(110)의 제1 방향의 양 면 상에 배치되며, 적어도 상기 세라믹 바디(110)의 두께 방향을 모두 덮도록 배치될 수 있다.
또한, 본 발명의 일 예시에서, 제1 세라믹층(141b)은 제1 인출 전극(141a)을 덮도록 배치되고, 제2 세라믹층(142b)은 제2 인출 전극(142a)을 덮도록 배치되는 경우, 상기 제1 세라믹층(141b) 및 제2 세라믹층(142b)은 상기 세라믹 바디(110)의 제1 방향의 양 면을 모두 덮도록 배치될 수 있다
본 발명의 일 실시예에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 세라믹 바디(110)는 적층체(120), 제1 마진부(131) 및 제2 마진부(132)를 포함할 수 있다.
상기 세라믹 바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 세라믹 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 세라믹 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 상기 세라믹 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다. 상기 세라믹 바디(110)는 필요에 따라 모서리가 각지지 않게 라운드 처리 되어 있을 수 있다. 상기 라운드 처리는 예를 들어 베럴 연마 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명에 따른 적층 세라믹 전자부품(100)의 적층체(120)는 유전체층(111), 제1 내부 전극(121) 및 제2 내부 전극(122)이 교대로 적층되어 있을 수 있다. 상기 유전체층(111), 제1 내부 전극(121) 및 제2 내부 전극(122)은 제3 방향(Z 방향)으로 적층되어 있을 수 있다. 적층체(120)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시예에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용하거나, (Ba1-xCax)(Ti1-y(Zr, Sn, Hf)y)O3 (단, 0≤x≤1, 0≤y≤0.5)로 표시되는 성분 등을 사용할 수 있다. 또한, 상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 유전체층(111)은 전술한 재료를 포함하는 슬러리에 필요에 따른 첨가제를 추가하고, 이를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련함에 의해 형성될 수 있다. 상기 세라믹 시트는 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작함에 따라 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제 1 및 제 2 내부 전극(121, 122)은 각 단면이 세라믹 바디(110)의 대향하는 양 단부로 각각 노출되도록 적층될 수 있다. 구체적으로, 상기 세라믹 바디(110)의 제1 방향(X 방향)의 양면으로 상기 제1 및 제2 내부 전극(121, 122)이 각각 노출될 수 있으며, 상기 세라믹 바디(110)의 제1면(S1) 방향으로 제1 내부 전극(121)이 노출되고, 제2면(S2) 방향으로 제2 내부 전극(122)이 노출될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상의 도전성 금속을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
상기 적층체(120)는 유전체층(111)에 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 유전체층(111)에 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 제3 방향(Z 방향)으로 번갈아 적층하여 형성할 수 있다. 상기 제1 및 제2 내부 전극의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 마진부(131) 및 제2 마진부(132)은 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다. 상기 제1 마진부(131) 및 제2 마진부(132)는 세라믹 재료를 포함하는 슬러리를 상기 적층체(120)의 제2 방향(Y 방향)에 도포하여 형성하거나, 단일 유전체층 또는 2 개 이상의 유전체층을 각각 제2 방향(Y 방향)으로 부착하여 형성할 수 있다. 상기 제1 마진부(131) 및 제2 마진부(132)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품(100)은 세라믹 바디(110)의 제1 방향(X 방향)의 양면에 제1 연결부(141) 및 제2 연결부(142)가 배치될 수 있다. 상기 제1 연결부(141) 및 제2 연결부(142)는 세라믹 바디(110)의 제1 방향(X 방향)의 양 면에 대응되는 치수 및 면적을 가질 수 있으며, 전술한 바와 같이 상기 제1 연결부(141)는 상기 적층체(120)의 제1 면을 덮도록 배치될 수 있고, 상기 제2 연결부(142)는 상기 적층체(120)의 제2 면을 덮도록 배치될 수 있다.
상기 제1 연결부(141)는 제1 인출 전극(141a)을 포함하고, 상기 제2 연결부(142)는 제2 인출 전극(142a)을 포함할 수 있다. 제1 인출 전극(141a)은 제1 내부 전극(121)과 연결되며, 제2 인출 전극(142a)은 제2 내부 전극(122)과 연결될 수 있다. 상기 제1 인출 전극(141a) 및 제2 인출 전극(142a)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상의 도전성 금속을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
이 때, 제1 인출 전극(141a) 및 제2 인출 전극(142a)에 포함되는 도전성 금속 성분을 조절하여 원하는 특성을 구현할 수 있다. 예를 들어 제1 인출 전극(141a) 및 제2 인출 전극(142a)이 상기 제1 내부 전극(121) 및 제2 내부 전극(122)과 동일한 금속 성분을 포함하는 경우, 각 인출 전극과 각 내부 전극 사이의 연결성이 개선될 수 있다. 또한 소결 시 수축률을 조절하거나 소결 후 내부 응력을 조절하기 위해 상기 제1 인출 전극(141a) 및 제2 인출 전극(142a)은 필요에 따라 제1 내부 전극(121) 및 제2 내부 전극(122)과 상이한 성분을 포함할 수 있다.
상기 제1 연결부(141)는 제1 세라믹 층(141b)을 포함하고, 상기 제2 연결부(142)는 제2 세라믹 층(142b)을 포함할 수 있다. 상기 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)은 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다. 상기 티탄산바륨(BaTiO3)계 세라믹 재료는 예를 들어 (Ba1-xCax)(Ti1-y(Zr, Sn, Hf)y)O3 (단, 0≤x≤1, 0≤y≤0.5)로 표시되는 성분일 수 있다.
이 때, 상기 제1 세라믹 층(141b) 및/또는 제2 세라믹 층(142b)은 원하는 특성을 구현하기 위해 적층체(120)의 유전체층(111)과 동일 또는 상이한 성분의 세라믹 성분을 포함할 수 있다. 예를 들어 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)이 적층체(120)의 유전체층과 동일한 세라믹 성분을 포함하는 경우, 유사한 소결 거동을 보일 수 있어 완성된 부품의 내부 응력을 줄일 수 있다.
또한, 본 발명의 다른 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 제1 연결부(141) 및/또는 제2 연결부(142)의 제1 세라믹 층(141b) 및/또는 제2 세라믹(142b) 층은 적층체(120)의 유전체층(111)과 상이한 조성의 세라믹 성분을 포함할 수 있다. 제1 및 제2 연결부(141, 142)의 제1 및 제2 인출 전극(141a, 142a)은 각각 제1 내부 전극(121) 및 제2 내부 전극(122)과 연결된다. 반면, 제1 및 제2 연결부(141, 142)의 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)은 용량 형성에 기여하지 않는 부분으로, 외부로부터의 물리적 또는 화학적 스트레스를 차단하기 위한 기능을 수행하면 충분하다. 따라서 제1 세라믹 층(141b) 및/또는 제2 세라믹 층(142b)의 성분을 조절하여 치밀도, 그레인의 평균 입경 등을 조절할 수 있으며, 이를 통해 보다 효과적으로 수분 침투를 방지할 수 있다. 적층체(120)의 유전체층(111)과 상이한 조성의 세라믹 성분을 제1 세라믹 층(141b) 및/또는 제2 세라믹 층(142b)이 포함하는 경우, Na, Li, B 및/또는 Mg 등의 성분의 포함 여부 및 함량을 조절할 수 있으나, 이는 단순한 예시일 뿐 이에 제한되는 것은 아니다.
본 발명에 따른 적층 세라믹 전자부품의 제조 방법은 특별히 제한되는 것은 아니나, 예를 들어 적층체(120)의 제3 면(S3)에 제1 마진부(131)를 형성하고, 제4 면(S4)에 제2 마진부(142)를 형성한 후, 제1 연결부(141) 및 제2 연결부(142)를 형성하여 제조할 수 있다. 상기 제1 연결부(141) 및 제2 연결부(142)를 형성하는 방법은 세라믹 바디(110)의 제1 방향(X 방향)의 양면에 제1 인출 전극(141a) 및 제2 인출 전극(142a) 형성을 위해 도전성 페이스트를 도포 및 건조하고, 상기 건조된 도전성 페이스트 상에 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)을 형성하기 위한 세라믹 페이스트를 도포 및 건조한 후 소결하여 제조하거나, 상기 상기 건조된 도전성 페이스트 상에 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)을 형성하기 위한 세라믹 시트를 전사한 후 이를 소결하여 제조할 수 있다. 또는 상기 제1 연결부(141) 및 제2 연결부(142)를 제조하기 위해 세라믹 시트에 인출 전극을 인쇄한 후 이를 세라믹 바디(110)의 제1 방향(X 방향)의 양 면에 부착하고 소결하여 제조할 수 있다. 이와 같이 본 발명에 따른 적층 세라믹 전자부품(100)은, 세라믹 바디(110)에 제1 연결부(141) 및 제2 연결부(142)를 형성한 후, 1회의 소결 공정을 통해 제조가 가능하며, 별도의 외부 전극 형성을 위한 소성 과정이 필요하지 않아 공정의 간소화가 가능할 수 있다.
본 발명의 일 변형형태에 따르면, 본 발명의 적층 세라믹 전자부품(100)의 제1 연결부(141)는 제1 인출 전극(141a')과 접하여 배치되는 제1 보조 전극(141c)을 포함하고, 제2 연결부(142)는 제2 인출 전극(142a')과 접하여 배치되는 제2 보조 전극(142c)을 포함할 수 있다. 이 때, 상기 제1 보조 전극(141c)은 상기 제1 인출 전극(141a')과 함께 인출되고, 상기 제2 보조 전극(142c)은 상기 제2 인출 전극(142a')과 함께 인출될 수 있다. 도 7b는 본 변형형태의 제1 연결부(141)를 나타내는 확대도이다. 도 7b에 도시된 내용은 제2 연결부(142)에도 동일하게 적용될 수 있다. 도 7b를 참조하면, 제1 인출 전극(141a')과 접하여 제1 보조 전극(141c)이 배치되고, 상기 제1 인출 전극(141a') 및 제1 보조 전극(141c)을 덮도록 제1 세라믹 층(141b')이 배치될 수 있다. 도 7b와 같이 보조 전극이 배치되는 경우, 보조 전극의 크기만큼 후술하는 외부 도금층 등 과의 접촉 면적을 증대시켜 전기적 특성을 향상시킬 수 있다.
상기 보조 전극을 형성하는 방법을 특별히 제한되는 것은 아니나, 예를 들어 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)의 하단 측에 단차를 형성하고, 상기 단차에 인출 전극용 페이스트를 적용하여 형성하는 방법을 사용할 수 있다. 또한, 보조 전극을 형성하는 방법의 예시로, 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)을 2층 구조로 인쇄하고, 그 중 하나의 층에 도전성 페이스트를 도포 및 건조한 후 이를 적층체에 부착하여 형성하는 방법 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 다른 변형형태에 따르면, 본 발명의 적층 세라믹 전자부품(100)은 제1 인출 전극(141a)과 연결되는 제1 단자 전극(151a)을 포함하고, 제2 인출 전극(142a)과 연결되는 제2 단자 전극(152a)을 포함할 수 있다. 이 때, 상기 제1 단자 전극(151a) 및 상기 제2 단자 전극(152a)은 상기 제1 인출 전극(141a)과 상기 제2 인출 전극(142a)이 인출되는 면 상에 서로 이격되어 배치될 수 있다. 도 8a는 본 변형형태의 제1 연결부(141)를 나타내는 확대도이다. 도 8a에 도시된 내용은 제2 연결부(142)에도 동일하게 적용될 수 있다. 도 8a를 참조하면, 제1 인출 전극(141a)과 연결되는 제1 단자 전극(151a)이 배치되고, 상기 제1 단자 전극(151a) 상에 후술하는 외부 도금층 등이 배치될 수 있다. 도 8a와 같이 단자 전극이 배치되는 경우, 외부 도금층 등을 크게 형성할 수 있어 기판 실장 시 우수한 고착력을 가질 수 있다.
상기 단자 전극은 예를 들어 제1 인출 전극(141a) 및 제2 인출 전극(142a)의 인출부 상에 단자 전극용 페이스트를 도포하여 형성하거나, 소결이 완료된 세라믹 바디(110)의 제1 인출 전극(141a) 및 제2 인출 전극(142a) 상에 단자 전극용 페이스트 또는 파우더를 도포하고 유도 가열 등의 방식으로 이를 소성하여 형성할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 또 다른 변형 형태에 따르면, 본 발명의 적층 세라믹 전자부품(100)의 제1 연결부(141)는 제1 인출 전극(141a')과 접하여 배치되는 제1 보조 전극(141c)을 포함하고, 제2 연결부(142)는 제2 인출 전극(142a')과 접하여 배치되는 제2 보조 전극(142c)을 포함하며, 상기 제1 인출 전극(141a')과 연결되는 제1 단자 전극(151a)을 포함하고, 상기 제2 인출 전극(142a')과 연결되는 제2 단자 전극(152a)을 포함할 수 있다. 이 때, 상기 제1 단자 전극(151a) 및 제2 단자 전극(152a)은 상기 제1 인출 전극(141a')과 상기 제2 인출 전극(142a')이 인출되는 면 상에 서로 이격되어 배치될 수 있다. 도 8b는 본 변형형태의 제1 연결부(141)를 나타내는 확대도이다. 도 8b에 도시된 내용은 제2 연결부(142)에도 동일하게 적용될 수 있다. 도 8b를 참조하면, 제1 연결부(141)는 제1 인출 전극(141a')과 접하여 배치되는 제1 보조 전극(141c)을 포함하고, 상기 제1 인출 전극(141a') 및 제1 보조 전극(141c)은 적층 세라믹 전자부품(100)의 동일한 면으로 인출될 수 있다. 그리고 상기 제1 인출 전극(141a') 및 제1 보조 전극(141c)을 덮도록 제1 단자 전극(151a)이 배치될 수 있다. 도 7b와 같이 보조 전극 및 단자 전극이 함께 배치되는 경우, 전기적 특성 개선과 동시에 기판 실장성을 향상시킬 수 있다.
하나의 예시에서. 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 인출 전극(141a) 상에 배치되는 제1 도금층(151) 및 제2 인출 전극(142a) 상에 배치되는 제2 도금층(152)을 포함할 수 있다. 도 1, 도 2 및 도 7a 내지 도 8b는 본 예시에 따른 적층 세라믹 전자부품(100)을 나타낸다. 상기 예시에 따른 적층 세라믹 전자부품(100)에서 제1 연결부(141) 및 제2 연결부(142)는 서로 대칭되도록 동일한 구조를 가질 수 있다. 도 1, 도 2 및 도 7a 내지 도 8b를 참조하면, 제1 인출 전극(141a) 상에 제1 도금층(151)이 배치될 수 있다. 이 때, 제1 보조 전극(141c)이나, 제1 단자 전극(151a)이 형성되어 있는 경우, 상기 제1 인출 전극(141a), 제1 보조 전극 및/또는 제1 단자 전극을 덮도록 제1 도금층(151, 151b)이 배치될 수 있다. 상기 도금층은 구리(Cu), 니켈(Ni), 주석(Sn), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag), 텅스텐(W), 티타늄(Ti), 납(Pb) 및 이들의 합금으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 도금층은 단수 층 또는 복수 층형성될 수 있으며, 스퍼터 또는 전해 도금(Electric Deposition)에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 변형형태에서, 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 인출 전극(141a') 및 제2 인출 전극(142a')의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(141a') 및 제1 세라믹 층(141b')의 적어도 일부를 덮도록 배치되는 제1 자 전극(141d) 및 상기 제2 인출 전극(142a') 및 제2 세라믹 층(142b')을 덮도록 배치되는 제2 접속 전극(142d)을 포함할 수 있다. 도 9는 본 변형형태에 따른 제1 연결부(141)를 나타내는 도면이다. 도 9에 도시된 내용은 제2 연결부(142)에도 동일하게 적용될 수 있다. 도 9를 참조하면, 제1 세라믹 층(141a')의 일부가 제거되고, 상기 제1 세라믹 층(141a')이 제거된 위치로 제1 인출 전극(141a)이 제1 방향(X 방향)으로 노출될 수 있다. 본 변형형태의 제1 접속 전극(141d)은 상기 노출된 제1 인출 전극(141a')과 상기 일부 영역이 제거된 제1 세라믹 층(141b')을 모두 덮도록 배치될 수 있다. 도 9와 같은 형태를 가지는 경우, 측면을 통해 실장되어야 하는 구조에도 본 발명에 따른 적층 세라믹 전자부품(100)을 적용할 수 있다.
상기 제1 접속 전극(141d) 및 제2 접속 전극(142d)은, 세라믹 바디(110)의 소결 이전에 형성하거나 또는 소결 이후에 형성할 수 있다. 세라믹 바디(110)의 소결 이전에 접속 전극을 형성하는 방법으로는, 예를 들어 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)을 제1 인출 전극(141a) 및 제2 인출 전극(142a) 상에 일부만 형성한 후 이를 소결하는 방법을 들 수 있으나, 이에 제한되는 것은 아니다. 또한 세라믹 바디(110)의 소결 이후에 접속 전극을 형성하는 방법으로, 제1 세라믹 층(141b) 및 제2 세라믹 층(142b)의 일부 영역에 고탄소 바인더 재료를 사용하여 소결 과정에서 자연스럽게 제거되도록 한 후, 노출된 인출 전극 상에 접속 전극을 형성하는 방법을 들 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 다른 실시형태에 따르면, 본 발명의 적층 세라믹 전자부품(200)의 제1 인출 전극(241a) 및 제2 인출 전극(242a)은 세라믹 바디(210)의 제3 방향(Z 방향)의 양 면으로 인출될 수 있다. 도 10 내지 도 15는 본 실시형태에 따른 적층 세라믹 전자부품(200)을 개략적으로 나타낸 도면이다. 도 10 내지 도 15를 참조하면, 본 실시형태에 따른 적층 세라믹 전자부품(200)은 제2 방향(Y 방향)의 양 면에 제1 마진부(231) 및 제2 마진부(232)가 각각 배치된 적층체(220)의 제1 방향(X 방향)의 양 면에 제1 연결부(241) 및 제2 연결부(242)가 배치된다. 여기서 제1 연결부(241)는 제1 인출 전극(241a) 및 제1 세라믹 층(241b)을 포함하고, 제2 연결부(242)는 제2 인출 전극(242a) 및 제2 세라믹 층(242b)을 포함하며, 상기 제1 인출 전극(241a) 및 제2 인출 전극(242a)은 제3 방향(Z 방향)의 양 면으로 각각 인출된다. 즉, 본 실시형태에 따른 적층 세라믹 전자부품(200)은 같은 극성의 인출 전극이 2곳으로 각각 인출되는 구조, 총 4곳으로 인출 전극이 인출되는 구조를 가질 수 있다.
본 실시형태에서, 적층 세라믹 전자부품(200)의 제1 인출 전극(241a) 및/또는 제2 인출 전극(242a)의 제2 방향(Y 방향)의 폭의 최대값(W4)은 상기 세라믹 바디(210)의 제2 방향(Y 방향)의 폭의 최대값(W3) 보다 작을 수 있다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(200)의 제1 인출 전극(241a) 및 제2 인출 전극(242a)의 제3 방향(Z 방향)의 높이의 최대 값(H4)은 세라믹 바디(210)의 제3 방향(Z 방향)의 높이의 최대값(H3)과 같을 수 있다. 본 명세서에서 어떤 길이, 폭 및/또는 높이가 같다는 것은 오차 범위를 포함하는 것을 전제로 한다. 여기서 오차 범위는 ±3 mm 이하, ±2 mm 이하 또는 ±1 mm 이하를 의미할 수 있으나, 이에 제한되는 것은 아니다. 상기 제1 인출 전극(241a) 및/또는 제2 인출 전극(242a)의 제2 방향(Y 방향)의 폭의 최대값(W4), 세라믹 바디(210)의 제2 방향(Y 방향)의 폭의 최대값(W3), 제1 인출 전극(241a) 및 제2 인출 전극(242a)의 제3 방향(Z 방향)의 높이의 최대 값(H4), 세라믹 바디(210)의 제3 방향(Z 방향)의 높이의 최대값(H3), 제1 세라믹층(241b) 및 제2 세라믹층(242b)의 제3 방향의 높이(Z 방향) 및 제2 방향의 폭(Y 방향) 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 실시형태에 대하여도, 전술한 변형 형태가 적용될 수 있다. 도 13a 내지 도 15는 제1 연결부(241)의 변형 형태를 개략적으로 나타내는 도면이다. 도 13a 내지 도 15에 도시된 제1 연결부(241)의 형태 및 구조는, 4곳에 배치되는 본 실시형태의 연결부에 모두 동일하게 적용될 수 있다. 도 13a 내지 도 15를 참조하면, 본 변형 형태에 따른 적층 세라믹 전자부품(200)의 제1 연결부(241)는 제1 인출 전극(241a')과 접하여 배치되는 제1 보조 전극(241c)을 포함하고, 제2 연결부(242)는 제2 인출 전극(242a')과 접하여 배치되는 제2 보조 전극(242c)을 포함할 수 있다.
다른 변형형태에 따르면, 본 발명의 적층 세라믹 전자부품(200)은 제1 인출 전극(241a)과 연결되는 제1 단자 전극(251a)을 포함하고, 제2 인출 전극(242a)과 연결되는 제2 단자 전극(252a)을 포함할 수 있다.
본 발명의 또 다른 변형 형태에 따르면, 본 발명의 적층 세라믹 전자부품(200)의 제1 연결부(241)는 제1 인출 전극(241a')과 접하여 배치되는 제1 보조 전극(241c)을 포함하고, 제2 연결부(242)는 제2 인출 전극(242a')과 접하여 배치되는 제2 보조 전극(242c)을 포함하며, 상기 제1 인출 전극(141a')과 연결되는 제1 단자 전극(251a)을 포함하고, 상기 제2 인출 전극(142a')과 연결되는 제2 단자 전극(252a)을 포함할 수 있다. 이 때, 상기 제1 단자 전극(251a) 및 제2 단자 전극(252a)은 상기 제1 인출 전극(141a')과 상기 제2 인출 전극(142a')이 인출되는 면 상에 서로 이격되어 배치될 수 있다.
본 발명의 또 다른 변형형태에서, 본 발명의 적층 세라믹 전자부품(200)은 제1 인출 전극(241a) 및 제2 인출 전극(242a)의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(241a) 및 제1 세라믹 층(241b)을 덮도록 배치되는 제1 접속 전극(241d) 및 상기 제2 인출 전극(242a) 및 제2 세라믹 층(242b)을 덮도록 배치되는 제2 접속 전극(242d)을 포함할 수 있다.
또한, 본 발명에 따른 적층 세라믹 전자부품(200)은 각 인출 전극 상에 배치되는 도금층(251, 252)을 각각 포함할 수 있다. 상기 인출 전극, 세라믹 층, 보조 전극, 단자 전극 도금층 및 접속 전극 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)은, 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 길 수 있다. 도 1 내지 도 15는 본 예시의 구조를 기준으로 도시된 적층 세라믹 전자부품(100)이다. 상기 예시의 구조는, 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 긴 구조로, 제1 방향(X 방향)의 양 끝단부에 외부와 접속하는 전극이 배치되는 구조로, 소위 MLCC 구조에 해당한다. 본 발명에 따른 적층 세라믹 전자부품이 상기 구조를 가지는 내습신뢰성을 향상시키면서도 용량을 극대화할 수 있다.
본 발명의 다른 예시에서, 본 발명에 따른 적층 세라믹 전자부품(300)은, 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 짧을 수 있다. 도 16 내지 도 23은 본 예시에 따른 적층 세라믹 전자부품(300)을 나타내는 도면이다. 도 16 내지 도 23을 참조하면, 본 예시의 적층 세라믹 전자부품(300)은 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 짧은 구조를 가질 수 있으며, 제1 연결부(341)는 제1 인출 전극(341a)과 접하여 배치되는 제1 보조 전극(341c)을 포함하고, 제2 연결부(342)는 제2 인출 전극(342a)과 접하여 배치되는 제2 보조 전극(342c)을 포함할 수 있다. 이와 같은 형태는 외부와 접속하는 전극 사이의 거리가 상대적으로 짧은 구조로, 소위 LICC 구조에 해당한다. 본 발명에 따른 적층 세라믹 전자부품이 상기 구조를 가지는 경우 우수한 내습 신뢰성을 가지면서도 낮은 ESL을 가지는 칩을 구현할 수 있다.
본 예시에서, 적층 세라믹 전자부품(300)의 제1 인출 전극(341a) 및/또는 제2 인출 전극(342a)의 제2 방향(Y 방향)의 폭의 최대값(W6)은 상기 세라믹 바디(310)의 제2 방향(Y 방향)의 폭의 최대값(W5) 보다 작을 수 있다.
하나의 예시에서, 본 발명에 따른 제1 인출 전극(341a) 및/또는 제2 인출 전극(342a)의 제3 방향(Z 방향)의 높이의 최대값(H6)은 상기 세라믹 바디(310)의 제3 방향(Z 방향)의 높이의 최대값(H5) 보다 작을 수 있다. 제1 인출 전극(341a) 및/또는 제2 인출 전극(342a)의 제3 방향(Z 방향)의 높이의 최대값(H6)이 상기 세라믹 바디(310)의 제3 방향(Z 방향)의 높이의 최대값(H5) 보다 작은 경우, 본 발명에 따른 적층 세라믹 전자부품(300)의 제3 방향(Z 방향)의 일면으로만 제1 인출 전극(341a) 및/또는 제2 인출 전극(342a)이 노출되도록 하여 수분 침투 가능성을 줄일 수 있다.
상기 제1 인출 전극(341a) 및/또는 제2 인출 전극(342a)의 제2 방향(Y 방향)의 폭의 최대값(W6), 세라믹 바디(310)의 제2 방향(Y 방향)의 폭의 최대값(W5), 제1 인출 전극(341a) 및 제2 인출 전극(342a)의 제3 방향(Z 방향)의 높이의 최대 값(H6), 세라믹 바디(210)의 제3 방향(Z 방향)의 높이의 최대값(H5), 제1 세라믹층(341b) 및 제2 세라믹층(342b)의 제3 방향의 높이(Z 방향), 제2 방향의 폭(Y 방향) 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
상기 예시에서, 본 발명의 적층 세라믹 전자부품(300)은 제1 인출 전극(341a)과 연결되는 제1 단자 전극(351a)을 포함하고, 제2 인출 전극(342a)과 연결되는 제2 단자 전극(352a)을 포함할 수 있다.
상기 예시의 변형 형태에 따르면, 본 발명의 적층 세라믹 전자부품(300)의 제1 연결부(341)는 제1 인출 전극(341a)과 접하여 배치되는 제1 보조 전극(341c)을 포함하고, 제2 연결부(342)는 제2 인출 전극(342a)과 접하여 배치되는 제2 보조 전극(342c)을 포함하며, 상기 제1 인출 전극(341a)과 연결되는 제1 단자 전극(351a)을 포함하고, 상기 제2 인출 전극(342a)과 연결되는 제2 단자 전극(352a)을 포함할 수 있다. 이 때, 상기 제1 단자 전극(351a) 및 제2 단자 전극(352a)은 상기 제1 인출 전극(341a)과 상기 제2 인출 전극(342a)이 인출되는 면 상에 서로 이격되어 배치될 수 있다.
상기 예시의 또 다른 변형형태에서, 본 발명의 적층 세라믹 전자부품(300)은 제1 인출 전극(341a) 및 제2 인출 전극(342a)의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(341a) 및 제1 세라믹 층(341b)을 덮도록 배치되는 제1 접속 전극(341d) 및 상기 제2 인출 전극(342a) 및 제2 세라믹 층(342b)을 덮도록 배치되는 제2 접속 전극(342d)을 포함할 수 있다.
또한, 본 발명에 따른 적층 세라믹 전자부품(300)은 각 인출 전극 상에 배치되는 도금층(351, 352, 351b, 352b)을 각각 포함할 수 있다. 상기 인출 전극, 세라믹 층, 보조 전극, 단자 전극, 도금층 및 접속 전극 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 예시의 다른 변형형태에서, 본 발명의 적층 세라믹 전자부품(400)의 제1 인출 전극(441a) 및 제2 인출 전극(442a)은 세라믹 바디(410)의 제3 방향(Z 방향)의 양 면으로 인출될 수 있다. 도 24 내지 도 29는 본 예시에 따른 적층 세라믹 전자부품(400)을 개략적으로 나타낸 도면이다. 도 24 내지 도 29를 참조하면, 본 실시형태에 따른 적층 세라믹 전자부품(400)은 제2 방향(Y 방향)의 양 면에 제1 마진부(431) 및 제2 마진부(432)가 각각 배치된 세라믹 바디(410)의 제1 방향(X 방향)의 양 면에 제1 연결부(441) 및 제2 연결부(442)가 배치된다. 여기서 제1 연결부(441)는 제1 인출 전극(441a) 및 제1 세라믹 층(441b)을 포함하고, 제2 연결부(442)는 제2 인출 전극(442a) 및 제2 세라믹 층(442b)을 포함하며, 상기 제1 인출 전극(441a) 및 제2 인출 전극(442a)은 제3 방향(Z 방향)의 양 면으로 각각 인출될 수 있다.
본 예시에서, 적층 세라믹 전자부품(400)의 제1 인출 전극(441a) 및/또는 제2 인출 전극(442a)의 제2 방향(Y 방향)의 폭의 최대값(W8)은 상기 세라믹 바디(410)의 제2 방향(Y 방향)의 폭의 최대값(W7) 보다 작을 수 있다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(400)의 제1 인출 전극(441a) 및 제2 인출 전극(442a)의 제3 방향(Z 방향)의 높이의 최대 값(H8)은 세라믹 바디(410)의 제3 방향(Z 방향)의 높이의 최대값(H7)과 같을 수 있다. 상기 제1 인출 전극(441a) 및/또는 제2 인출 전극(442a)의 제2 방향(Y 방향)의 폭의 최대값(W8), 세라믹 바디(410)의 제2 방향(Y 방향)의 폭의 최대값(W7), 제1 인출 전극(441a) 및 제2 인출 전극(442a)의 제3 방향(Z 방향)의 높이의 최대 값(H8), 세라믹 바디(410)의 제3 방향(Z 방향)의 높이의 최대값(H7), 제1 세라믹층(441b) 및 제2 세라믹층(442b)의 제3 방향의 높이(Z 방향) 및 제2 방향의 폭(Y 방향) 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 실시형태에 대하여도, 전술한 변형 형태가 적용될 수 있다. 도 27a 내지 도 29는 제1 연결부(441)의 변형 형태를 개략적으로 나타내는 도면이다. 도 27a 내지 도 29에 도시된 제1 연결부(441)의 형태 및 구조는, 4곳에 배치되는 본 실시형태의 연결부에 모두 동일하게 적용될 수 있다. 도 27a 내지 도 29를 참조하면, 본 변형 형태에 따른 적층 세라믹 전자부품(400)의 제1 연결부(441)는 제1 인출 전극(441a)과 접하여 배치되는 제1 보조 전극(441c)을 포함하거나, 제1 인출 전극(441a)과 연결되는 제1 단자 전극(451a)을 포함할 수 있으며, 또는 제1 보조 전극(441c)과 제1 단자 전극(451c)을 함께 포함할 수 있다.
또한, 상기 적층 세라믹 전자부품(400)은 제1 인출 전극(441a) 및 제2 인출 전극(442a)의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(441a) 및 제1 세라믹 층(441b)을 덮도록 배치되는 제1 접속 전극(451d) 및 상기 제2 인출 전극(442a) 및 제2 세라믹 층(442b)을 덮도록 배치되는 제2 접속 전극(452d)을 포함할 수 있다.
또한, 본 발명에 따른 적층 세라믹 전자부품(400)은 각 인출 전극 상에 배치되는 도금층을 각각 포함할 수 있다. 상기 인출 전극, 세라믹 층, 보조 전극, 단자 전극, 도금층 및 접속 전극 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 적층 세라믹 전자부품(500)은, 제1 내부 전극(521) 및 제2 내부 전극(522)이 제2 방향(Y 방향)으로 적층되어 있을 수 있다. 도 30 내지 도 37은 본 실시예에 따른 적층 세라믹 전자부품(500)을 나타내는 도면이다. 도 30 내지 도 37을 참조하면, 본 예시의 적층 세라믹 전자부품(500)의 적층체(520)의 제3 방향(Z 방향)의 양 면에 제1 및 제2 마진부(531, 532)가 각각 배치될 수 있으며, 상기 적층체(520)는 유전체층, 제1 및 제2 내부 전극(521, 522)이 제2 방향(Y 방향)으로 순차 적층되어 있을 수 있다. 상기 세라믹 바디(510)의 제1 방향(X 방향)의 양 면에 제1 연결부(541) 및 제2 연결부(542)가 각각 배치될 수 있다. 상기 제1 연결부(541)는 제1 인출 전극(541a) 및 제1 세라믹 층(541b)을 포함할 수 있으며, 제2 연결부(542)는 제2 인출 전극(542a) 및 제2 세라믹 층(542b)을 포함할 수 있다. 이 때, 상기 제1 인출 전극(541a) 및 제2 인출 전극(542a)을 제3 방향(Z 방향)의 어느 한 면으로 인출될 수 있다.
본 실시예에서, 적층 세라믹 전자부품(500)의 제1 인출 전극(541a) 및/또는 제2 인출 전극(542a)의 제2 방향(Y 방향)의 폭의 최대값(W10)은 상기 세라믹 바디(510)의 제2 방향(Y 방향)의 폭의 최대값(W9) 보다 작을 수 있다.
하나의 예시에서, 본 발명에 따른 제1 인출 전극(541a) 및/또는 제2 인출 전극(542a)의 제3 방향(Z 방향)의 높이의 최대값(H10)은 상기 세라믹 바디(510)의 제3 방향(Z 방향)의 높이의 최대값(H9) 보다 작을 수 있다. 제1 인출 전극(541a) 및/또는 제2 인출 전극(542a)의 제3 방향(Z 방향)의 높이의 최대값(H10)이 상기 세라믹 바디(510)의 제3 방향(Z 방향)의 높이의 최대값(H9) 보다 작은 경우, 본 발명에 따른 적층 세라믹 전자부품(500)의 제3 방향(Z 방향)의 일면으로만 제1 인출 전극(541a) 및/또는 제2 인출 전극(542a)이 노출되도록 하여 수분 침투 가능성을 줄일 수 있다
상기 제1 인출 전극(541a) 및/또는 제2 인출 전극(542a)의 제2 방향(Y 방향)의 폭의 최대값(W10), 세라믹 바디(510)의 제2 방향(Y 방향)의 폭의 최대값(W9), 제1 인출 전극(541a) 및 제2 인출 전극(542a)의 제3 방향(Z 방향)의 높이의 최대 값(H10), 세라믹 바디(510)의 제3 방향(Z 방향)의 높이의 최대값(H9), 제1 세라믹층(541b) 및 제2 세라믹층(542b)의 제3 방향의 높이(Z 방향), 제2 방향의 폭(Y 방향) 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
상기 실시예의 경우도 전술한 변형 형태가 적용될 수 있다. 본 실시형태에 대하여도, 전술한 변형 형태가 적용될 수 있다. 도 35a 내지 도 37는 제1 연결부(541)의 변형 형태를 개략적으로 나타내는 도면이다. 도 35a 내지 도 37에 도시된 제1 연결부(541)의 형태 및 구조는, 제2 연결부(542)에도 동일하게 적용될 수 있다. 도 35a 내지 도 37를 참조하면, 본 변형 형태에 따른 적층 세라믹 전자부품(500)의 제1 연결부(541)는 제1 인출 전극(541a)과 접하여 배치되는 제1 보조 전극(541c)을 포함하거나, 제1 인출 전극(541a)과 연결되는 제1 단자 전극(551a)을 포함할 수 있으며, 또는 제1 보조 전극(541c)과 제1 단자 전극(551a)을 함께 포함할 수 있다.
또한, 상기 적층 세라믹 전자부품(500)은 제1 인출 전극(541a) 및 제2 인출 전극(542a)의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(541a) 및 제1 세라믹 층(541b)을 덮도록 배치되는 제1 접속 전극(541d) 및 상기 제2 인출 전극(542a) 및 제2 세라믹 층(542b)을 덮도록 배치되는 제2 접속 전극(542d)을 포함할 수 있다.
또한, 본 발명에 따른 적층 세라믹 전자부품(500)은 각 인출 전극 상에 배치되는 도금층을 각각 포함할 수 있다. 상기 인출 전극, 세라믹 층, 보조 전극, 단자 전극, 도금층 및 접속 전극 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 예시의 다른 변형형태에서, 본 발명의 적층 세라믹 전자부품(600)의 제1 인출 전극(641a) 및 제2 인출 전극(642a)은 세라믹 바디(610)의 제3 방향(Z 방향)의 양 면으로 인출될 수 있다. 도 38 내지 도 43은 본 예시에 따른 적층 세라믹 전자부품(600)을 개략적으로 나타낸 도면이다. 도 38 내지 도 43을 참조하면, 본 실시형태에 따른 적층 세라믹 전자부품(600)은 제3 방향(Z 방향)의 양 면에 제1 마진부(631) 및 제2 마진부(632)가 각각 배치된 적층체(620)의 제1 방향(X 방향)의 양 면에 제1 연결부(641) 및 제2 연결부(642)가 배치된다. 여기서 제1 연결부(641)는 제1 인출 전극(641a) 및 제1 세라믹 층(641b)을 포함하고, 제2 연결부(642)는 제2 인출 전극(642a) 및 제2 세라믹 층(642b)을 포함하며, 상기 제1 인출 전극(641a) 및 제2 인출 전극(642a)은 제3 방향(Z 방향)의 양 면으로 각각 인출될 수 있다.
본 예시에서, 적층 세라믹 전자부품(600)의 제1 인출 전극(641a) 및/또는 제2 인출 전극(642a)의 제2 방향(Y 방향)의 폭의 최대값(W12)은 상기 세라믹 바디(610)의 제2 방향(Y 방향)의 폭의 최대값(W11) 보다 작을 수 있다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(600)의 제1 인출 전극(641a) 및 제2 인출 전극(642a)의 제3 방향(Z 방향)의 높이의 최대 값(H12)은 세라믹 바디(610)의 제3 방향(Z 방향)의 높이의 최대값(H11)과 같을 수 있다. 본 명세서에서 어떤 길이, 폭 및/또는 높이가 같다는 것은 오차 범위를 포함하는 것을 전제로 한다. 여기서 오차 범위는 ±3 mm 이하, ±2 mm 이하 또는 ±1 mm 이하를 의미할 수 있으나, 이에 제한되는 것은 아니다. 상기 제1 인출 전극(641a) 및/또는 제2 인출 전극(642a)의 제2 방향(Y 방향)의 폭의 최대값(W12), 세라믹 바디(610)의 제2 방향(Y 방향)의 폭의 최대값(W11), 제1 인출 전극(641a) 및 제2 인출 전극(642a)의 제3 방향(Z 방향)의 높이의 최대 값(H12), 세라믹 바디(610)의 제3 방향(Z 방향)의 높이의 최대값(H11), 제1 세라믹층(641b) 및 제2 세라믹층(642b)의 제3 방향의 높이(Z 방향) 및 제2 방향의 폭(Y 방향) 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 실시형태에 대하여도, 전술한 변형 형태가 적용될 수 있다. 도 41a 내지 도 43은 제1 연결부(641)의 변형 형태를 개략적으로 나타내는 도면이다. 도 41a 내지 도 43에 도시된 제1 연결부(641)의 형태 및 구조는, 4곳에 배치되는 본 실시형태의 연결부에 모두 동일하게 적용될 수 있다. 도 41a 내지 도 43을 참조하면, 본 변형 형태에 따른 적층 세라믹 전자부품(600)의 제1 연결부(641)는 제1 인출 전극(641a)과 접하여 배치되는 제1 보조 전극(641c)을 포함하거나, 제1 인출 전극(641a)과 연결되는 제1 단자 전극(651a)을 포함할 수 있으며, 또는 제1 보조 전극(641c)과 제1 단자 전극(651a)을 함께 포함할 수 있다.
또한, 상기 적층 세라믹 전자부품(600)은 제1 인출 전극(641a) 및 제2 인출 전극(642a)의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(641a) 및 제1 세라믹 층(641b)을 덮도록 배치되는 제1 접속 전극(641d) 및 상기 제2 인출 전극(642a) 및 제2 세라믹 층(642b)을 덮도록 배치되는 제2 접속 전극(642d)을 포함할 수 있다. 또한, 본 발명에 따른 적층 세라믹 전자부품(600)은 각 인출 전극 상에 배치되는 도금층(651, 652, 651b, 652b)을 각각 포함할 수 있다. 상기 인출 전극, 세라믹 층, 보조 전극, 단자 전극, 도금층 및 접속 전극 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(600)은, 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 길 수 있다. 도 30 내지 도 43은 본 예시의 구조를 기준으로 도시된 적층 세라믹 전자부품(600)이다. 상기 예시의 구조는, 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 긴 구조로, 제1 방향(X 방향)의 양 끝단부에 외부와 접속하는 전극이 배치되는 구조로, 소위 MLCC 구조에 해당한다.
본 발명의 다른 예시에서, 본 발명에 따른 적층 세라믹 전자부품(700)은, 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 짧을 수 있다. 도 44 내지 도 57은 본 예시에 따른 적층 세라믹 전자부품(700)을 나타내는 도면이다. 도 43 내지 도 57을 참조하면, 본 예시의 적층 세라믹 전자부품(700)은 제1 방향(X 방향)의 길이가 제2 방향(Y 방향)의 폭 보다 짧은 구조를 가질 수 있으며, 제1 연결부(741)는 제1 인출 전극(741a)과 접하여 배치되는 제1 보조 전극(741c)을 포함하고, 제2 연결부(742)는 제2 인출 전극(742a)과 접하여 배치되는 제2 보조 전극(742c)을 포함할 수 있다. 이와 같은 형태는 외부와 접속하는 전극 사이의 거리가 상대적으로 짧은 구조로, 소위 LICC 구조에 해당한다.
본 예시에서, 적층 세라믹 전자부품(700)의 제1 인출 전극(741a) 및/또는 제2 인출 전극(742a)의 제2 방향(Y 방향)의 폭의 최대값(W14)은 상기 세라믹 바디(710)의 제2 방향(Y 방향)의 폭의 최대값(W13) 보다 작을 수 있다.
하나의 예시에서, 본 발명에 따른 제1 인출 전극(741a) 및/또는 제2 인출 전극(742a)의 제3 방향(Z 방향)의 높이의 최대값(H14)은 상기 세라믹 바디(710)의 제3 방향(Z 방향)의 높이의 최대값(H13) 보다 작을 수 있다. 제1 인출 전극(741a) 및/또는 제2 인출 전극(742a)의 제3 방향(Z 방향)의 높이의 최대값(H14)이 상기 세라믹 바디(710)의 제3 방향(Z 방향)의 높이의 최대값(H13) 보다 작은 경우, 본 발명에 따른 적층 세라믹 전자부품(700)의 제3 방향(Z 방향)의 일면으로만 제1 인출 전극(741a) 및/또는 제2 인출 전극(742a)이 노출되도록 하여 수분 침투 가능성을 줄일 수 있다.
상기 제1 인출 전극(741a) 및/또는 제2 인출 전극(742a)의 제2 방향(Y 방향)의 폭의 최대값(W14), 세라믹 바디(710)의 제2 방향(Y 방향)의 폭의 최대값(W13), 제1 인출 전극(741a) 및 제2 인출 전극(742a)의 제3 방향(Z 방향)의 높이의 최대 값(H14), 세라믹 바디(710)의 제3 방향(Z 방향)의 높이의 최대값(H13), 제1 세라믹층(741b) 및 제2 세라믹층(742b)의 제3 방향의 높이(Z 방향), 제2 방향의 폭(Y 방향) 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
상기 예시에서, 본 발명의 적층 세라믹 전자부품(700)은 제1 인출 전극(741a)과 연결되는 제1 단자 전극(751a)을 포함하고, 제2 인출 전극(742a)과 연결되는 제2 단자 전극(752a)을 포함할 수 있다.
상기 예시의 변형 형태에 따르면, 본 발명의 적층 세라믹 전자부품(700)의 제1 연결부(741)는 제1 인출 전극(741a)과 접하여 배치되는 제1 보조 전극(741c)을 포함하고, 제2 연결부(742)는 제2 인출 전극(742a)과 접하여 배치되는 제2 보조 전극(742c)을 포함하며, 상기 제1 인출 전극(741a)과 연결되는 제1 단자 전극(751a)을 포함하고, 상기 제2 인출 전극(742a)과 연결되는 제2 단자 전극(752a)을 포함할 수 있다. 이 때, 상기 제1 단자 전극(751a) 및 제2 단자 전극(752a)은 상기 제1 인출 전극(741a)과 상기 제2 인출 전극(742a)이 인출되는 면 상에 서로 이격되어 배치될 수 있다.
상기 예시의 또 다른 변형형태에서, 본 발명의 적층 세라믹 전자부품(700)은 제1 인출 전극(741a) 및 제2 인출 전극(742a)의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(741a) 및 제1 세라믹 층(741b)을 덮도록 배치되는 제1 단자 전극(751a) 및 상기 제2 인출 전극(742a) 및 제2 세라믹 층(742b)을 덮도록 배치되는 제2 단자 전극(752a)을 포함할 수 있다.
또한, 본 발명에 따른 적층 세라믹 전자부품(700)은 각 인출 전극 상에 배치되는 도금층을 각각 포함할 수 있다. 상기 인출 전극, 세라믹 층, 보조 전극, 단자 전극 및 도금층 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 예시의 다른 변형형태에서, 본 발명의 적층 세라믹 전자부품(800)의 제1 인출 전극(841a) 및 제2 인출 전극(842a)은 세라믹 바디(810)의 제3 방향(Z 방향)의 양 면으로 인출될 수 있다. 도 52 내지 도 57은 본 예시에 따른 적층 세라믹 전자부품(800)을 개략적으로 나타낸 도면이다. 도 52 내지 도 57을 참조하면, 본 실시형태에 따른 적층 세라믹 전자부품(800)은 제3 방향(Z 방향)의 양 면에 제1 마진부(831) 및 제2 마진부(832)가 각각 배치된 세라믹 바디(810)의 제1 방향(X 방향)의 양 면에 제1 연결부(841) 및 제2 연결부(842)가 배치된다. 여기서 제1 연결부(841)는 제1 인출 전극(841a) 및 제1 세라믹 층(841b)을 포함하고, 제2 연결부(842)는 제2 인출 전극(842a) 및 제2 세라믹 층(842b)을 포함하며, 상기 제1 인출 전극(841a) 및 제2 인출 전극(842a)은 제3 방향(Z 방향)의 양 면으로 각각 인출될 수 있다.
본 예시에서, 적층 세라믹 전자부품(800)의 제1 인출 전극(841a) 및/또는 제2 인출 전극(842a)의 제2 방향(Y 방향)의 폭의 최대값(W16)은 상기 세라믹 바디(810)의 제2 방향(Y 방향)의 폭의 최대값(W15) 보다 작을 수 있다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(800)의 제1 인출 전극(841a) 및 제2 인출 전극(842a)의 제3 방향(Z 방향)의 높이의 최대 값(H16)은 세라믹 바디(810)의 제3 방향(Z 방향)의 높이의 최대값(H15)과 같을 수 있다. 본 명세서에서 어떤 길이, 폭 및/또는 높이가 같다는 것은 오차 범위를 포함하는 것을 전제로 한다. 여기서 오차 범위는 ±3 mm 이하, ±2 mm 이하 또는 ±1 mm 이하를 의미할 수 있으나, 이에 제한되는 것은 아니다. 상기 제1 인출 전극(841a) 및/또는 제2 인출 전극(842a)의 제2 방향(Y 방향)의 폭의 최대값(W16), 세라믹 바디(810)의 제2 방향(Y 방향)의 폭의 최대값(W15), 제1 인출 전극(841a) 및 제2 인출 전극(842a)의 제3 방향(Z 방향)의 높이의 최대 값(H16), 세라믹 바디(810)의 제3 방향(Z 방향)의 높이의 최대값(H15), 제1 세라믹층(841b) 및 제2 세라믹층(842b)의 제3 방향의 높이(Z 방향) 및 제2 방향의 폭(Y 방향) 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 실시형태에 대하여도, 전술한 변형 형태가 적용될 수 있다. 도 55a 내지 도 57은 제1 연결부(841)의 변형 형태를 개략적으로 나타내는 도면이다. 도 55a 내지 도 57에 도시된 제1 연결부(841)의 형태 및 구조는, 4곳에 배치되는 본 실시형태의 연결부에 모두 동일하게 적용될 수 있다. 도 55a 내지 도 57을 참조하면, 본 변형 형태에 따른 적층 세라믹 전자부품(800)의 제1 연결부(841)는 제1 인출 전극(841a)과 접하여 배치되는 제1 보조 전극을 포함하거나, 제1 인출 전극(841a)과 연결되는 제1 단자 전극을 포함할 수 있으며, 또는 제1 보조 전극과 제1 단자 전극을 함께 포함할 수 있다.
또한, 상기 적층 세라믹 전자부품(800)은 제1 인출 전극(841a) 및 제2 인출 전극(842a)의 적어도 일부가 제1 방향(X 방향)으로 노출되고, 상기 제1 인출 전극(841a) 및 제1 세라믹층을 덮도록 배치되는 제1 단자 전극 및 상기 제2 인출 전극(842a) 및 제2 세라믹 층을 덮도록 배치되는 제2 단자 전극을 포함할 수 있다. 또한, 본 발명에 따른 적층 세라믹 전자부품(800)은 각 인출 전극 상에 배치되는 도금층을 각각 포함할 수 있다. 상기 인출 전극, 세라믹 층, 보조 전극, 단자 전극 및 도금층 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
도 58은 본 발명에 따른 적층 세라믹 전자부품과, 종래의 MLCC 구조의 부품의 내습성을 테스트한 결과이다. 상기 내습성은 온도 85℃ 상대 습도 85%의 환경 하에서 300분 이상이 경과한 후 측정한 중량 변화율을 흡습률로 평가하였다. 비교예는 세라믹 바디의 길이 방향의 면에 외부 전극이 형성된 삼성전기의 1005 사이즈의 양산 칩를 사용하였으며(온도 특성 X7R 및 용량 220.0nF), 실시예는 상기 1005 사이즈의 칩의 세라믹 바디 상에 외부 전극을 형성하지 않고, 제1 연결부 및 제2 연결부를 형성하고 이를 1회 소결하여 제조한 프로토 타입 칩을 사용하였다.
도 58을 참조하면, 비교예의 부품의 경우 흡습률이 0.013 wt%로 나타났으나, 본 발명에 따른 적층 세라믹 전자부품의 경우 흡습률이 0.004 wt%로 1/3 이하로 감소하는 것을 확인할 수 있다. 이를 통해 본 발명에 따른 적층 세라믹 전자부품의 내습성이 크게 향상되었음을 확인할 수 있다.
100: 적층 세라믹 전자부품(100)
110: 세라믹 바디(110)
111: 유전체층
121, 122: 제 1 및 제 2 내부 전극
131, 132: 제 1 및 제 2 마진부
141, 142: 제1 및 제2 연결부
110: 세라믹 바디(110)
111: 유전체층
121, 122: 제 1 및 제 2 내부 전극
131, 132: 제 1 및 제 2 마진부
141, 142: 제1 및 제2 연결부
Claims (27)
- 제1 방향으로 대향하는 제1 및 제2 면, 제2 방향로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제5 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 적층체, 상기 적층체의 상기 제3면 상에 배치되는 제1 마진부 및 상기 적층체의 상기 제4면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디;
상기 적층체의 제1 면 상에 배치되는 제1 연결부; 및 상기 적층체의 제2 면 상에 배치되는 제2 연결부;를 포함하고,
상기 제1 연결부는 상기 제1 내부 전극과 연결되는 제1 인출 전극 및 상기 제1 인출 전극 상에 배치되는 제1 세라믹층을 포함하며,
상기 제2 연결부는 상기 제2 내부 전극과 연결되는 제2 인출 전극 및 상기 제2 인출 전극 상에 배치되는 제2 세라믹층을 포함하고,
상기 제1 인출 전극 및 제2 인출 전극은 상기 제1 연결부 및 제2 연결부의 제3 방향의 어느 한 면으로 인출되는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 세라믹 층은 상기 제1 인출 전극의 적어도 일부를 덮도록 배치되고,
상기 제2 세라믹 층은 상기 제2 인출 전극의 적어도 일부를 덮도록 배치되는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 세라믹 층은 상기 제1 인출 전극을 덮도록 배치되고,
상기 제2 세라믹 층은 상기 제2 인출 전극을 덮도록 배치되는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 인출 전극 및/또는 제2 인출 전극의 제2 방향의 폭의 최대값은 상기 세라믹 바디의 제2 방향의 폭의 최대값 보다 작은 적층 세라믹 전자부품.
- 제2항에 있어서,
상기 제1 인출 전극 및/또는 제2 인출 전극의 제2 방향의 폭의 최대값은 상기 세라믹 바디의 제2 방향의 폭의 최대값 보다 작은 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 인출 전극 및/또는 제2 인출 전극의 제3 방향의 높이의 최대값은 상기 세라믹 바디의 제3 방향의 높이의 최대값 보다 작은 적층 세라믹 전자부품.
- 제5항에 있어서,
상기 제1 인출 전극 및/또는 제2 인출 전극의 제3 방향의 높이의 최대값은 상기 세라믹 바디의 제3 방향의 높이의 최대값 보다 작은 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 내부 전극 및 제2 내부 전극은 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군에서 선택되는 1종 이상의 도전성 금속을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 인출 전극 및 제2 인출 전극은 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군에서 선택되는 1종 이상의 도전성 금슥을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 내부 전극, 제2 내부 전극, 제1 인출 전극 및 제2 인출 전극은 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군에서 선택되는 1종 이상의 도전성 금슥을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 세라믹층 및/또는 제2 세라믹층은 (Ba1-xCax)(Ti1-y(Zr, Sn, Hf)y)O3 (단, 0≤x≤1, 0≤y≤0.5)로 표시되는 성분을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 연결부는 상기 제1 인출 전극과 접하여 배치되는 제1 보조 전극을 포함하고,
상기 제2 연결부는 상기 제2 인출 전극과 접하여 배치되는 제2 보조 전극을 포함하며,
상기 제1 보조 전극은 상기 제1 인출 전극과 함께 인출되고,
상기 제2 보조 전극은 상기 제2 인출 전극과 함께 인출되는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 인출 전극과 연결되는 제1 단자 전극 및 상기 제2 인출 전극과 연결되는 제2 단자 전극을 추가로 포함하고,
상기 제1 단자 전극 및 제2 단자 전극은 상기 제1 인출 전극과 상기 제2 인출 전극이 인출되는 면 상에 서로 이격되어 배치되는 적층 세라믹 전자부품.
- 제12항에 있어서,
상기 제1 인출 전극과 연결되는 제1 단자 전극 및 상기 제2 인출 전극과 연결되는 제2 단자 전극을 추가로 포함하고,
상기 제1 단자 전극 및 제2 단자 전극은 상기 제1 인출 전극과 상기 제2 인출 전극이 인출되는 면 상에 서로 이격되어 배치되는 적층 세라믹 전자부품.
- 제7항에 있어서,
상기 제1 인출 전극과 연결되는 제1 단자 전극 및 상기 제2 인출 전극과 연결되는 제2 단자 전극을 추가로 포함하고,
상기 제1 단자 전극 및 제2 단자 전극은 상기 제1 인출 전극과 상기 제2 인출 전극이 인출되는 면 상에 서로 이격되어 배치되는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 인출 전극 상에 배치되는 제1 도금층 및
상기 제2 인출 전극 상에 배치되는 제2 도금층을 포함하는 적층 세라믹 전자부품.
- 제15항에 있어서,
상기 제1 인출 전극 상에 배치되는 제1 도금층 및
상기 제2 인출 전극 상에 배치되는 제2 도금층을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 인출 전극 및 제2 인출 전극의 적어도 일부가 제1 방향으로 노출되고,
상기 제1 인출 전극 및 제1 세라믹층을 덮도록 배치되는 제1 접속 전극 및
상기 제2 인출 전극 및 제2 세라믹 층을 덮도록 배치되는 제2 접속 전극을 포함하는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 인출 전극 및 제2 인출 전극은 상기 세라믹 바디의 제3 방향의 양 면으로 인출되는 적층 세라믹 전자부품.
- 제19항에 있어서,
상기 제1 인출 전극 및 제2 인출 전극의 제3 방향의 높이의 최대값은 상기 세라믹 바디의 제3 방향의 높이의 최대값과 같은 적층 세라믹 전자부품.
- 제1항에 있어서,
제1 방향의 길이가 제2 방향의 폭 보다 긴 적층 세라믹 전자부품.
- 제1항에 있어서,
제1 방향의 길이가 제2 방향의 폭 보다 짧은 적층 세라믹 전자부품.
- 제1 방향으로 대향하는 제1 및 제2 면, 제2 방향으로 대향하는 제3 및 제4 면, 제3 방향으로 대향하는 제5 및 제6 면을 포함하고, 유전체층 및 상기 유전체층을 사이에 두고 제2 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하는 적층체, 상기 적층체의 상기 제3면 상에 배치되는 제1 마진부 및 상기 적층체의 상기 제4면 상에 배치되는 제2 마진부를 포함하는 세라믹 바디;
상기 적층체의 제1 면 상에 배치되는 제1 연결부; 및 상기 적층체의 제2 면 상에 배치되는 제2 연결부;를 포함하고,
상기 제1 연결부는 상기 제1 내부 전극과 연결되는 제1 인출 전극 및 상기 제1 인출 전극 상에 배치되는 제1 세라믹층을 포함하며,
상기 제2 연결부는 상기 제2 내부 전극과 연결되는 제2 인출 전극 및 상기 제2 인출 전극 상에 배치되는 제2 세라믹층을 포함하고,
상기 제1 인출 전극 및 제2 인출 전극은 상기 제1 연결부 및 제2 연결부의 제3 방향의 어느 한 면으로 인출되는 적층 세라믹 전자부품.
- 제23항에 있어서,
상기 제1 인출 전극 및/또는 제2 인출 전극의 제2 방향의 폭의 최대값은 상기 세라믹 바디의 제2 방향의 폭의 최대값 보다 작은 적층 세라믹 전자부품.
- 제23항에 있어서,
상기 제1 인출 전극 및/또는 제2 인출 전극의 제3 방향의 높이의 최대값은 상기 세라믹 바디의 제3 방향의 높이의 최대값 이하인 적층 세라믹 전자부품.
- 제23항에 있어서,
제1 방향의 길이가 제2 방향의 폭 보다 긴 적층 세라믹 전자부품.
- 제23항에 있어서,
제1 방향의 길이가 제2 방향의 폭 보다 짧은 적층 세라믹 전자부품.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200122208A KR20220039273A (ko) | 2020-09-22 | 2020-09-22 | 적층 세라믹 전자부품 |
| US17/372,828 US11908626B2 (en) | 2020-09-22 | 2021-07-12 | Multilayer ceramic electronic component and method of manufacturing the same |
| JP2021124852A JP2022051678A (ja) | 2020-09-22 | 2021-07-29 | 積層セラミック電子部品 |
| CN202111084867.6A CN114255993A (zh) | 2020-09-22 | 2021-09-16 | 多层陶瓷电子组件及制造多层陶瓷电子组件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200122208A KR20220039273A (ko) | 2020-09-22 | 2020-09-22 | 적층 세라믹 전자부품 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220039273A true KR20220039273A (ko) | 2022-03-29 |
Family
ID=80741202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200122208A KR20220039273A (ko) | 2020-09-22 | 2020-09-22 | 적층 세라믹 전자부품 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11908626B2 (ko) |
| JP (1) | JP2022051678A (ko) |
| KR (1) | KR20220039273A (ko) |
| CN (1) | CN114255993A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022143403A (ja) * | 2021-03-17 | 2022-10-03 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095680A (ja) | 2002-08-29 | 2004-03-25 | Kyocera Corp | 積層セラミックコンデンサ |
| KR101376839B1 (ko) | 2012-10-12 | 2014-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101499717B1 (ko) * | 2013-05-21 | 2015-03-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 |
| KR101434108B1 (ko) * | 2013-07-22 | 2014-08-25 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 |
| JP5920303B2 (ja) * | 2013-09-25 | 2016-05-18 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| KR101973418B1 (ko) * | 2014-09-23 | 2019-04-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP6421137B2 (ja) | 2016-03-25 | 2018-11-07 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR20180007865A (ko) * | 2016-07-14 | 2018-01-24 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102059441B1 (ko) * | 2017-01-02 | 2019-12-27 | 삼성전기주식회사 | 커패시터 부품 |
| JP7358692B2 (ja) * | 2018-06-15 | 2023-10-11 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | キャパシタ部品及びキャパシタ部品の製造方法 |
| KR20200075287A (ko) * | 2018-12-18 | 2020-06-26 | 삼성전기주식회사 | 커패시터 부품 |
-
2020
- 2020-09-22 KR KR1020200122208A patent/KR20220039273A/ko unknown
-
2021
- 2021-07-12 US US17/372,828 patent/US11908626B2/en active Active
- 2021-07-29 JP JP2021124852A patent/JP2022051678A/ja active Pending
- 2021-09-16 CN CN202111084867.6A patent/CN114255993A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11908626B2 (en) | 2024-02-20 |
| JP2022051678A (ja) | 2022-04-01 |
| US20220093339A1 (en) | 2022-03-24 |
| CN114255993A (zh) | 2022-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI406309B (zh) | 積層陶瓷電子零件 | |
| US7859823B2 (en) | Multi-layered ceramic electronic component | |
| JP7301660B2 (ja) | キャパシタ部品 | |
| US20230260707A1 (en) | Capacitor component | |
| CN111724991B (zh) | 层叠陶瓷电容器 | |
| US11636982B2 (en) | Multilayer ceramic electronic component including multilayer external electrodes | |
| CN115083779A (zh) | 多层陶瓷电容器 | |
| KR20220063555A (ko) | 적층 세라믹 커패시터 | |
| US11587735B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| US11776746B2 (en) | Multilayer capacitor | |
| JP5925628B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US20220165497A1 (en) | Multilayer electronic component | |
| KR102551299B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR20220039273A (ko) | 적층 세라믹 전자부품 | |
| US20140098454A1 (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
| CN114664565A (zh) | 多层陶瓷电子组件和用于安装其的板 | |
| US11133131B2 (en) | Multilayer ceramic electronic component | |
| KR20220080289A (ko) | 적층 세라믹 전자부품 | |
| KR20200075287A (ko) | 커패시터 부품 | |
| US11264176B2 (en) | Multilayer ceramic capacitor | |
| US20230207205A1 (en) | Multilayer electronic component | |
| KR102500107B1 (ko) | 적층 세라믹 전자부품 | |
| KR20220121025A (ko) | 적층 세라믹 전자부품 | |
| JP2023075920A (ja) | 積層セラミック電子部品 | |
| KR20240091618A (ko) | 적층형 전자 부품 |