JP2015095647A

JP2015095647A - 積層セラミック電子部品及び積層セラミック電子部品の実装基板

Info

Publication number: JP2015095647A
Application number: JP2014077020A
Authority: JP
Inventors: スーパク、サン; Sang Soo Park; チョルパク、ミン; Min Cheol Park
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2013-11-14
Filing date: 2014-04-03
Publication date: 2015-05-18
Also published as: CN104637679B; CN104637679A; US9545005B2; KR101514565B1; US20150131253A1

Abstract

【課題】積層セラミックキャパシタのアコースティックノイズを低減させた積層セラミック電子部品を提供する。【解決手段】複数の誘電体層が積層されたセラミック本体、上記セラミック本体の両側面に長さ方向に離隔して形成され実装面の一部まで伸びて形成された各一対の第１及び第２の外部電極１３１，１３３，１３２，１３４、及び上記誘電体層を介して交互に積層され少なくとも一つの側面から露出し上記第１及び第２の外部電極とそれぞれ連結された第１及び第２の内部電極を含む積層セラミックキャパシタと、上記積層セラミックキャパシタの実装面に接合された絶縁基板２１０、及び上記絶縁基板上に形成され上記第１及び第２の外部電極とそれぞれ接続された第１及び第２の接続端子２１１，２１２を有するインターポーザー基板２００と、を含む。【選択図】図１

Description

本発明は、積層セラミック電子部品及び積層セラミック電子部品の実装基板に関する。

積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）などの映像機器、コンピューター、個人携帯用端末（ＰＤＡ：ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＡｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の回路基板に装着されて電気を充電又は放電させる役割をするチップ型のコンデンサーである。

このような積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐ＬａｙｅｒｅｄＣｅｒａｍｉｃＣａｐａｃｉｔｏｒ）は、小型であり且つ高容量が保障され実装が容易であるという長所によって、多様な電子装置の部品として用いられることができる。

上記積層セラミックキャパシタは、複数の誘電体層と上記誘電体層の間に相違する極性の内部電極が交互に積層された構造を有することができる。

上記誘電体層は圧電性及び電歪性を有するため、積層セラミックキャパシタに直流又は交流電圧が印加されるときに内部電極の間で圧電現象が発生して振動が発生する可能性がある。

このような振動は、積層セラミックキャパシタの外部電極を介して上記積層セラミックキャパシタが実装された回路基板に伝達され、上記回路基板全体が音響放射面となり、雑音となる振動音を発生させる。

上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当する。このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃｎｏｉｓｅ）という。

下記の特許文献１は複数のコンデンサーと上記複数のコンデンサーが接続されたランドパターンを有するモジュール基板を開示しており、下記の特許文献２は電子部品と上記電子部品が下面に設置されたインターポーザーを開示している。

日本特許５０１２６５８号公報韓国公開特許第２０１１‐００４３７８０号公報

本発明は、積層セラミックキャパシタのアコースティックノイズを低減させることを目的とする。

本発明の一実施形態によれば、複数の誘電体層が積層されたセラミック本体、上記セラミック本体の両側面に長さ方向に離隔して形成され上記セラミック本体の実装面の一部まで伸びて形成された各一対の第１及び第２の外部電極、及び上記誘電体層を介して交互に積層され上記セラミック本体の少なくとも一つの側面から露出し上記第１及び第２の外部電極とそれぞれ連結された第１及び第２の内部電極を含む積層セラミックキャパシタと、上記積層セラミックキャパシタの実装面に接合された絶縁基板、及び上記絶縁基板上に形成され上記第１及び第２の外部電極とそれぞれ接続された第１及び第２の接続端子を有するインターポーザー基板と、を含む積層セラミック電子部品が提供される。

本発明の一実施例において、上記インターポーザー基板は、少なくとも一つのコーナー部に接続端子が形成されていないマージン部が設けられることができる。

本発明の一実施例において、上記インターポーザー基板の上記第１及び第２の接続端子は、上記絶縁基板の上面に上記第１及び第２の外部電極と接続して形成された第１及び第２の接続部と、上記第１及び第２の接続部から上記絶縁基板の下面まで伸びて形成された第１及び第２の端子部と、を含むことができる。

本発明の一実施例において、上記第１及び第２の接続端子は、上記第１及び第２の接続部上に形成された導電性接着層を含むことができる。

本発明の一実施例において、上記導電性接着層は、導電性樹脂又は高融点ハンダを含むことができる。

本発明の一実施例において、上記第１及び第２の接続端子は、上記絶縁基板の両端部に露出して形成されることができる。

本発明の一実施例において、上記第１及び第２の接続端子は上記絶縁基板の両端部に露出して形成され、上記絶縁基板の両端部に内側に向かう溝部が形成されることができる。

本発明の一実施例において、上記第１及び第２の接続端子は、上記第１及び第２の端子部に形成されたメッキ層を含むことができる。

本発明の一実施例において、上記第１及び第２の端子部のメッキ層は、ニッケルメッキ層及び金メッキ層が順次形成されることができる。

本発明の一実施例において、上記積層セラミックキャパシタは、上記第１及び第２の外部電極に形成されたメッキ層を含むことができる。

本発明の一実施例において、上記積層セラミックキャパシタは、上記第１及び第２の内部電極が上記セラミック本体の両側面にそれぞれ露出する二つの引出部を有することができる。

本発明の一実施例において、上記積層セラミックキャパシタは、上記第１及び第２の内部電極が上記セラミック本体の対角線上で対向して引き出された引出部を有することができる。

本発明の一実施例において、上記積層セラミックキャパシタは、上記セラミック本体の上下面に形成された上部及び下部カバー層を含むことができる。

本発明の一実施例において、上記インターポーザー基板は、上記積層セラミックキャパシタの実装面より小さい面積で形成されることができる。

本発明の他の実施形態によれば、上部に第１及び第２の電極パッドを有する基板と、上記基板の上に設置された積層セラミック電子部品と、を含み、上記積層セラミック電子部品は、複数の誘電体層が積層されたセラミック本体、上記セラミック本体の両側面に長さ方向に離隔して形成され上記セラミック本体の実装面の一部まで伸びて形成された各一対の第１及び第２の外部電極、及び上記誘電体層を介して交互に積層され上記セラミック本体の少なくとも一つの側面から露出し上記第１及び第２の外部電極とそれぞれ連結された第１及び第２の内部電極を含む積層セラミックキャパシタと、上記積層セラミックキャパシタの実装面に接合された絶縁基板、及び上記絶縁基板上に形成され上面が上記第１及び第２の外部電極とそれぞれ接続され下面が上記第１及び第２の電極パッドとそれぞれ接続された第１及び第２の接続端子を有するインターポーザー基板と、を含む積層セラミック電子部品の実装基板が提供される。

本発明の一実施形態によれば、積層セラミックキャパシタの圧電性による応力や振動がインターポーザー基板の弾性力によって吸収、緩和されるため、基板で発生するアコースティックノイズの大きさを減らすことができるという効果がある。

また、基板の上に実装するとき、ハンダの量が多くてもハンダが積層セラミックキャパシタの外部電極を伝って上ることが防止されることにより、積層セラミックキャパシタの外部電極を介して基板に圧電応力が直接伝達されることが遮断されるため、アコースティックノイズの低減効果をより向上させることができる。

本発明の一実施形態による積層セラミック電子部品を示す斜視図である。図１の積層セラミック電子部品の平面図である。本発明の一実施形態による積層セラミック電子部品の第１及び第２の内部電極の構造を示す分解斜視図である。図１の積層セラミック電子部品のうちインターポーザー基板の平面図である。図１の積層セラミック電子部品のうちインターポーザー基板の底面図である。本発明の他の実施形態による積層セラミック電子部品を示す平面図である。本発明のさらに他の実施形態による積層セラミック電子部品を示す平面図である。図１の積層セラミック電子部品が基板に実装された態様を長さ方向に切断して示す断面図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上に表示されたＴは厚さ方向、Ｌは長さ方向、Ｗは幅方向を示す。なお、誘電体層が積層された方向を積層方向という。

また、本実施形態では、説明の便宜のために、セラミック本体の厚さ方向に対向する面を上下面、長さ方向に対向する面を両端面、これと垂直に交差し対向する面を両側面とし、下面は実装面として説明する。

［積層セラミック電子部品］
図１は本発明の一実施形態による積層セラミック電子部品を示す斜視図であり、図２は図１の積層セラミック電子部品の平面図である。

図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は、積層セラミックキャパシタ１００と、積層セラミックキャパシタ１００の実装面に接合された絶縁基板２１０、及び絶縁基板２１０上に形成され積層セラミックキャパシタ１００の第１及び第２の外部電極１３１〜１３４とそれぞれ接続された第１及び第２の接続端子２１１、２１２を含むインターポーザー基板２００と、を含む。

ここで、インターポーザー基板とは、ファンアウトやパッドのピッチの拡張を可能にするシート状又は板状の部材のことである。

即ち、インターポーザー基板とは電子部品を回路基板上に実装するときに用いられる電極端子のピッチ変換用の基板のことであり、上記インターポーザー基板によって電子部品と実装基板とが電気的に接続される。

以下では、本実施形態に適用される積層セラミックキャパシタ１００について詳細に説明する。

本実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、各一対の第１の外部電極１３１、１３３及び第２の外部電極１３２、１３４と、第１及び第２の内部電極１２１、１２２と、を含む。

セラミック本体１１０は、複数の誘電体層１１１を積層した後に焼成することにより形成される。上記セラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は、本実施形態に限定されるものではない。

また、セラミック本体１１０を形成する複数の誘電体層１１１は焼結された状態で、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）を用いなくては確認できない程度に一体化されることができる。

上記セラミック本体１１０は、キャパシタの容量形成に寄与する部分としての内部電極を含む活性層と、上下マージン部であって活性層の上下面にそれぞれ形成された上部及び下部カバー層と、で構成されることができる。

上記上部及び下部カバー層は、内部電極を含まない以外は誘電体層１１１と同じ材質及び構成を有することができる。

また、上記上部及び下部カバー層は、単一の誘電体層又は二つ以上の誘電体層を上記活性層の上下面にそれぞれ厚さ方向に積層して形成され、基本的に物理的又は化学的ストレスによる第１及び第２の内部電極１２１、１２２の損傷を防止する役割を行うことができる。

上記活性層は、誘電体層１１１を介してセラミック本体１１０の両側面から交互に露出するように複数の第１及び第２の内部電極１２１、１２２を繰り返し積層して形成されることができる。

この際、誘電体層１１１の厚さは積層セラミックキャパシタ１００の容量設計に合わせて任意に変わっても良く、好ましくは一つの層の厚さが焼成後に０．５〜１０μｍとなるように構成することができるが、本発明はこれに限定されるものではない。

また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ_３）系粉末を含むことができるが、本発明はこれに限定されるものではない。

第１及び第２の外部電極１３１〜１３４は、導電性金属を含む導電性ペーストによって形成されることができる。上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）又はこれらの合金であれば良いが、本発明はこれに限定されるものではない。

また、第１及び第２の外部電極１３１〜１３４は、セラミック本体１１０の両側面に長さ方向に離隔して各一対が形成されることができる。

上記第１及び第２の外部電極１３１〜１３４は、外部からの機械的ストレス等を吸収することにより、セラミック本体１１０と第１及び第２の内部電極１２１、１２２にクラック等の損傷が発生することを防止する役割を行うことができる。

この際、第１及び第２の外部電極１３１〜１３４の表面には、必要に応じて、メッキ層がさらに形成されることができる。メッキとしては、銅又はニッケル、金メッキ等を行うことができるが、本発明はこれに限定されるものではない。

また、第１及び第２の外部電極１３１〜１３４は、セラミック本体１１０の両側面からセラミック本体１１０の上面の一部まで伸びて形成されることができる。

よって、積層セラミックキャパシタ１００が上下対称構造をなすため、実装時の上下方向性を除去することができる。

図３は、本発明の一実施形態による積層セラミック電子部品の第１及び第２の内部電極の構造を示す分解斜視図である。

図３を参照すると、第１及び第２の内部電極１２１、１２２は相違する極性を有する電極であり、誘電体層１１１に所定の厚さで導電性金属を含む導電性ペーストを印刷して誘電体層１１１の積層方向に沿って少なくとも一つの側面から露出し且つ長さ方向に離隔して形成される。

本実施形態では、第１及び第２の内部電極１２１、１２２がセラミック本体１１０の両側面から同時に露出する各一対の引出部１２１ａ、１２１ｂ、１２２ａ、１２２ｂを介してセラミック本体１１０の両側面に形成された第１及び第２の外部電極１３１、１３２とそれぞれ電気的に連結されるように構成しているが、本発明はこれに限定されるものではない。

したがって、第１及び第２の外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積され、この際の積層セラミックキャパシタ１００の静電容量は上記活性層のうち第１及び第２の内部電極１２１、１２２の重なる領域の面積に比例する。

上記第１及び第２の内部電極１２１、１２２の厚さは、用途に応じて決められ、例えば、セラミック本体１１０のサイズを考慮して０．２〜１．０μｍの範囲内で決められることができるが、本発明はこれに限定されるものではない。

また、第１及び第２の内部電極１２１、１２２を形成する導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）又はこれらの合金であれば良いが、本発明はこれに限定されるものではない。

また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法等を用いることができるが、本発明はこれに限定されるものではない。

［インターポーザー基板］
図４は図１の積層セラミック電子部品のうちインターポーザー基板の平面図であり、図５は図１の積層セラミック電子部品のうちインターポーザー基板の底面図である。

図４及び図５を参照すると、本発明の積層セラミック電子部品に含まれるインターポーザー基板２００は次のように製作される。まず、絶縁基板２１０を所定のサイズに切断し、その絶縁基板２１０に第１及び第２の接続端子２１１、２１２を形成する。

第１及び第２の接続端子２１１、２１２は、絶縁基板２１０の上面に第１及び第２の外部電極１３１〜１３４とそれぞれ接続されるように離隔して形成された第１の接続部２１１ａ、２１１ｂ及び第２の接続部２１２ａ、２１２ｂと、第１及び第２の接続部から絶縁基板２１０の両端面を経て後面に伸びて形成された第１及び第２の端子部と、を含む。上記第１及び第２の端子部のうち絶縁基板２１０の後面に形成された部分は基板と接続されて電気的に連結させる役割をする。

この際、必要に応じて、上記第１及び第２の端子部のうち絶縁基板２１０の両端部に露出する部分を絶縁基板２１０の後面に伸ばさず、第１及び第２の接続部２１１ａ、２１１ｂ、２１２ａ、２１２ｂの露出する部分に直接ハンダが付くように構成することができる。

また、必要に応じて、上記第１及び第２の端子部のうち絶縁基板２１０の両端部に露出する部分を絶縁基板２１０の後面に伸ばさず、絶縁基板２１０の上面に形成された電極と背面に形成された電極とが連結されるようにスルーホールを形成した後、このスルーホールに導電性ペーストを充填して貫通電極を形成するように構成することもできる。

また、第１及び第２の端子部のうち絶縁基板２１０の両端部に露出する部分には、内側へ凹んだ溝部２１１ｃ、２１２ｃが形成されることができる。

上記溝部２１１ｃ、２１２ｃは、基板への実装時にハンダが収容される空間であり、実装に用いられて残ったハンダを収容してハンダの高さを減らす役割をする。

また、絶縁基板２１０の少なくとも一つのコーナー部（本実施形態では、四つのコーナー部）には、接続端子が形成されていないマージン部２１３ａ、２１３ｂ、２１４ａ、２１４ｂがそれぞれ設けられることができる。

上記マージン部２１３ａ、２１３ｂ、２１４ａ、２１４ｂは、基板への実装時にハンダの付く量を最小化してハンダの高さを減らす役割をする。

この際、第１及び第２の接続端子２１１、２１２は、絶縁基板２１０の表面に導電性ペーストを塗布して形成された導電性伝導層と、上記導電性伝導層を覆うように形成された導電性樹脂層と、を含むことができる。

また、必要に応じて、第１及び第２の接続端子２１１、２１２にニッケルメッキ及び金メッキ等を施して第１及び第２のメッキ層を形成することができる。

この際、積層セラミックキャパシタ１００は、インターポーザー基板２００が製作された後に付着されるものであるため、インターポーザーの接続端子のメッキ時にメッキ液に浸漬されない。

インターポーザー基板２００の第１及び第２の接続部２１１ａ、２１１ｂ、２１２ａ、２１２ｂの上面には、積層セラミックキャパシタ１００の第１及び第２の外部電極１３１、１３２の実装面と接触して付着されるように第１及び第２の導電性接着層２２０、２３０が設けられることができる。この際、第１及び第２の導電性接着層２２０、２３０は、導電性樹脂からなる電極であるか又は高融点ハンダを含むことができる。

したがって、積層セラミックキャパシタ１００とインターポーザー基板２００は、上記第１及び第２の導電性接着層２２０、２３０によって電気的に連結された状態で機械的に接合されることができる。

上記インターポーザー基板２００は、積層セラミックキャパシタ１００の圧電性による応力や振動を絶縁基板２１０の弾性力によって吸収、緩和させることにより基板で発生するアコースティックノイズの大きさを減らす役割をする。

一方、インターポーザー基板２００を構成する絶縁基板２１０の面積は、積層セラミックキャパシタ１００の実装面の面積より小さく形成されることができる。即ち、絶縁基板２１０の幅は、セラミック本体１１０の幅より小さく形成されることができる。

このようにインターポーザー基板２００が積層セラミックキャパシタ１００の実装面より小さい面積で形成され、積層セラミックキャパシタ１００の応力が絶縁基板２１０及び実装基板に伝達される面積が小さくなるため、アコースティックノイズのサイズをより一層減らすことができる。

また、インターポーザー基板２００が外部からの機械的ストレス及び実装基板の反りを吸収するため、積層セラミックキャパシタ１００にクラック等が発生することも減らすことができる。

［変形例］
図６は本発明の他の実施形態による積層セラミック電子部品を示す平面図であり、図７は本発明のさらに他の実施形態による積層セラミック電子部品を示す平面図である。

図６を参照すると、積層セラミックキャパシタ１００の第１の内部電極１２１はセラミック本体１１０の一方の側面にのみ引出部１２１ｂが形成されて一方の第１の外部電極１３３と連結され、第２の内部電極１２２は第１の内部電極１２１と同様にセラミック本体１１０の一方の側面にのみ引出部１２２ｂが形成されて一方の第２の外部電極１３４と連結される構造を有することができる。

なお、その他の事項は前述した一実施形態と同じであるため、その具体的な説明を省略する。

図７を参照すると、積層セラミックキャパシタ１００の第１の内部電極１２１はセラミック本体１１０の一方の側面にのみ引出部１２１ａが形成されて一方の第１の外部電極１３１と連結され、第２の内部電極１２２は第１の内部電極１２１と対角線上で対向するセラミック本体１１０の他方の側面に引出部１２２ｂが形成されて一方の第２の外部電極１３４と連結される構造を有することができる。

［積層セラミック電子部品の実装基板］
図８は、図１の積層セラミック電子部品が基板に実装された態様を長さ方向に切断して示す断面図である。

図８を参照すると、本実施形態による積層セラミック電子部品の実装基板は、積層セラミック電子部品が水平に実装される基板３１０と、基板３１０の上面に離隔して形成された第１及び第２の電極パッド３１１、３１２と、を含む。

この際、積層セラミック電子部品は、インターポーザー基板２００が下側に配置され、絶縁基板２１０の下面に位置した第１及び第２の接続端子２１１、２１２の第１及び第２の端子部がそれぞれ第１及び第２の電極パッド３１１、３１２の上に接触するように位置した状態で付着されて基板３１０と電気的に連結されることができる。

上記のように積層セラミック電子部品が回路基板３１０に実装された状態で電圧を印加すると、アコースティックノイズが発生する可能性がある。

この際、第１及び第２の電極パッド３１１、３１２のサイズは、積層セラミックキャパシタ１００の第１及び第２の外部電極１３１、１３２とインターポーザー基板２００の第１及び第２の接続端子２１１、２１２と第１及び第２の電極パッド３１１、３１２を連結するハンダの量を決める目安となる。したがって、上記のようなハンダの量によってアコースティックノイズの大きさを調節することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００積層セラミックキャパシタ
１１０セラミック本体
１１１誘電体層
１２１、１２２第１及び第２の内部電極
１３１、１３３第１の外部電極
１３２、１３４第２の外部電極
２００インターポーザー基板
２１０絶縁基板
２１１、２１２第１及び第２の接続端子
２２０、２３０導電性接着層
３１０基板
３１１、３１２第１及び第２の電極パッド

Claims

複数の誘電体層が積層されたセラミック本体、前記セラミック本体の両側面に長さ方向に離隔して形成され前記セラミック本体の実装面の一部まで伸びて形成された各一対の第１及び第２の外部電極、及び前記複数の誘電体層の各々を介して交互に積層され前記セラミック本体の少なくとも一つの側面から露出し前記各一対の第１及び第２の外部電極とそれぞれ連結された第１及び第２の内部電極を含む積層セラミックキャパシタと、
前記積層セラミックキャパシタの実装面に接合された絶縁基板、及び前記絶縁基板上に形成され前記各一対の第１及び第２の外部電極とそれぞれ接続された第１及び第２の接続端子を有するインターポーザー基板と、
を含む、積層セラミック電子部品。
前記インターポーザー基板は、少なくとも一つのコーナー部に接続端子が形成されていないマージン部が設けられる、請求項１に記載の積層セラミック電子部品。
前記インターポーザー基板の前記第１及び第２の接続端子は、
前記絶縁基板の上面に前記各一対の第１及び第２の外部電極と接続して形成された第１及び第２の接続部と、
前記第１及び第２の接続部から前記絶縁基板の下面まで伸びて形成された第１及び第２の端子部と、
を含む、請求項１または２に記載の積層セラミック電子部品。
前記第１及び第２の接続端子は、前記第１及び第２の接続部上に形成された導電性接着層を含む、請求項３に記載の積層セラミック電子部品。
前記導電性接着層は、導電性樹脂を含む、請求項４に記載の積層セラミック電子部品。
前記導電性接着層は、高融点ハンダである、請求項４または５に記載の積層セラミック電子部品。
前記第１及び第２の接続端子は、前記絶縁基板の両端部に露出して形成される、請求項１から６の何れか１項に記載の積層セラミック電子部品。
前記第１及び第２の接続端子は前記絶縁基板の両端部に露出して形成され、前記絶縁基板の両端部に内側に向かう溝部が形成される、請求項１から７の何れか１項に記載の積層セラミック電子部品。
前記第１及び第２の接続端子は、前記第１及び第２の端子部に形成されたメッキ層を含む、請求項３に記載の積層セラミック電子部品。
前記第１及び第２の端子部のメッキ層は、ニッケルメッキ層及び金メッキ層が順次形成される、請求項９に記載の積層セラミック電子部品。
前記積層セラミックキャパシタは、前記各一対の第１及び第２の外部電極に形成されたメッキ層を含む、請求項１から１０の何れか１項に記載の積層セラミック電子部品。
前記積層セラミックキャパシタは、前記第１及び第２の内部電極が前記セラミック本体の両側面にそれぞれ露出する二つの引出部を有する、請求項１から１１の何れか１項に記載の積層セラミック電子部品。
前記積層セラミックキャパシタは、前記第１及び第２の内部電極が前記セラミック本体の対角線上で対向して引き出された引出部を有する、請求項１から１２の何れか１項に記載の積層セラミック電子部品。
前記積層セラミックキャパシタは、前記セラミック本体の上下面に形成された上部及び下部カバー層を含む、請求項１から１３の何れか１項に記載の積層セラミック電子部品。
前記インターポーザー基板は、前記積層セラミックキャパシタの実装面より小さい面積で形成される、請求項１から１４の何れか１項に記載の積層セラミック電子部品。
上部に第１及び第２の電極パッドを有する基板と、
前記基板の上に設置された、請求項１から１５の何れか１項に記載の積層セラミック電子部品と、
を含む、積層セラミック電子部品の実装基板。