JP2004362822A - 導電性ペーストおよびセラミック多層基板 - Google Patents

導電性ペーストおよびセラミック多層基板 Download PDF

Info

Publication number
JP2004362822A
JP2004362822A JP2003156923A JP2003156923A JP2004362822A JP 2004362822 A JP2004362822 A JP 2004362822A JP 2003156923 A JP2003156923 A JP 2003156923A JP 2003156923 A JP2003156923 A JP 2003156923A JP 2004362822 A JP2004362822 A JP 2004362822A
Authority
JP
Japan
Prior art keywords
metal oxide
powder
conductive paste
conductive
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003156923A
Other languages
English (en)
Other versions
JP4059148B2 (ja
Inventor
Ryoji Nakamura
良二 中村
Mitsuyoshi Nishide
充良 西出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003156923A priority Critical patent/JP4059148B2/ja
Priority to US10/799,778 priority patent/US7169331B2/en
Publication of JP2004362822A publication Critical patent/JP2004362822A/ja
Application granted granted Critical
Publication of JP4059148B2 publication Critical patent/JP4059148B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material
    • H01B1/16Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/29Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991Coated
    • Y10T428/2998Coated including synthetic resin or polymer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】セラミック成形体と外部導体等の配線回路層を同時焼成することで作製される多層セラミック基板において、基板本体の反りが少なく、基板本体と基板の内部や外部に形成される導電性焼結部との密着性が高い、多層セラミック基板を提供する。
【解決手段】導電性焼結部の形成に用いる導電性ペーストを、金属酸化物で被膜した銅粉末と金属酸化物の粉末の混合物に有機ビヒクルを加えたものとし、その割合も、被膜した銅粉末と金属酸化物の粉末の合計量中、被膜する金属酸化物を0.05〜5.0重量%の範囲内とし、かつ、被膜する金属酸化物と金属酸化物の粉末との合計量を1.0〜12.0重量%の範囲内にする。これにより、セラミックと導電性ペーストの収縮開始温度を同程度に調整でき、基板本体の焼成時の反りを抑制できる。また、金属酸化物粉末を加えることにより、基板との密着性が高い導電性焼結部を作製できる。
【選択図】 なし

Description

【0001】
【発明の属する技術分野】
本発明は、導電性ペーストおよびそれを用いて構成されるセラミック多層基板に関する。
【0002】
【従来の技術】
セラミック多層基板は、たとえば、集積回路、高周波電子回路、ハイブリッド回路などを構成するための回路基板として採用され、一般に、セラミック焼結体と内部および表面の少なくとも一方に形成される導電性焼結部とを備えている。
【0003】
このセラミック多層基板は、複数のセラミックグリーンシートを用意し、特定のシート上に銅等の低抵抗な金属粉末を主成分とした導電性ペーストを印刷し、これらのシートを積み重ねて得られたセラミック積層体を焼成することで作製されるが、このシートと導電性ペーストでは各々の持つ材料の特性により、焼成中に収縮が開始される温度や収縮が終了する温度が異なることになる。収縮する焼成温度領域が異なるものを同時に焼成した場合、例えば、焼成温度の上昇に応じて、まず導電性ペーストの収縮が開始し終了したとし、その後、シートの収縮が開始された場合には、シートの収縮に対して固体化した導電性焼結部の圧縮応力が働き、厚み方向や平面方向に均一に収縮しようとするシートの収縮挙動を阻害することになる。結果、シートの反りや変形が発生したり、さらに、シートの反りや変形に派生して導電性焼結部も反りや変形が発生するなどの問題も生じることとなる。
【0004】
このシートと導電性ペーストの収縮温度領域が異なることにより発生する問題に対し、特許文献1では、シートの収縮終了温度より高い温度で収縮を開始する導電性ペーストを用いることが提案されている。つまり、シートの収縮が終わった後にさらに焼成温度を上げ、シートと導電性ペーストを段階的に収縮させるという方法である。
【0005】
【特許文献1】
特開平11−353939号公報
【0006】
【発明が解決しようとする課題】
しかしながらこの場合も、収縮が終わり固体化したシートが導電性焼結部の収縮に対しての障壁となってしまい、導電性焼結部がシートから剥がれるなどの問題が生じる。さらに、収縮が終了したセラミックを導電性ペーストが収縮終了するまでにさらに温度を上げて焼成することは、焼結したセラミック内の結晶構造にさらに大きな熱エネルギーをかけることになり、ガラスが生じ、脆く割れ易くなるというセラミック特有の別の問題も生じる。
【0007】
そこで、この発明の目的は、上述の問題を解決し得る導電性ペーストと、それを用いたセラミック多層基板を提供しようとすることである。
【0008】
【課題を解決するための手段】
本発明は、セラミック成形体と同時焼成するように用いられる、導電成分と金属酸化物粉末と有機ビヒクル成分とを含有する導電性ペーストに向けられるものであって、上述した技術的課題を解決するため、前記導電成分は、銅より融点の高い第1の金属酸化物で被膜された銅粉末であり、前記金属酸化物粉末は、前記銅より融点の高い第2の金属酸化物の粉末であり、前記第1の金属酸化物は、前記導電成分と前記金属酸化物粉末との合計重量中、0.05重量%〜5.0重量%含有し、前記第1の金属酸化物と前記第2の金属酸化物の粉末との合計重量は、前記導電成分と前記金属酸化物粉末との合計重量中、1.0重量%〜12.0重量%含有することを特徴としている。
【0009】
第1の金属酸化物は、Al、ZrO、TiO、SiO、Nb、Taの金属酸化物からなる群から選ばれた少なくとも1種であり、第2の金属酸化物も、Al、ZrO、TiO、SiO、Nb、Taの金属酸化物からなる群から選ばれた少なくとも1種であることが好ましい。
【0010】
また本発明は、上述の導電性ペーストを用いたセラミック多層基板にも向けられる。
【0011】
【発明の実施の形態】
図1は、本発明である導電性ペーストを使った一実施形態であるセラミック多層基板1を、積層方向に切断したと仮定した断面図である。
【0012】
セラミック多層基板1は、概略的に言えば、複数のセラミック層11からなるセラミック焼結体と、セラミック焼結体の表面に形成される外部導体12、内部に形成される内部導体13、ビアホール14等の導電性焼結部とを備える。このセラミック層11はセラミックグリーンシート、導電性焼結部は本発明の導電性ペーストを、約1000℃で同時焼成することで形成される。
【0013】
セラミックグリーンシートは、例えば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合したものに、ポリビニルブチラールからなるバインダとジ−n−ブチルフタレートからなる可塑剤とトルエンおよびイソプロピレンアルコールからなる溶剤とを混合して得られたペースト(スラリー)を、ドクターブレード法等によりシート状に成形し、これを乾燥させることによって得ることができる。また、焼成時にガラスが生成するものや、あらかじめ、ガラスや酸化銅や酸化マグネシウム等の焼結助剤を含有させておくことによって、より低温で焼結し得る組成としたものであってもよい。
【0014】
本発明の導電性ペーストは、導電成分として第1の金属酸化物であるAlで被膜した銅粉末と、第2の金属酸化物であるAlの粉末と、有機ビヒクルとを含有させることで得られる。
【0015】
銅粉末に被膜させる方法は、本発明においては限定するものではないが、例えば、金属酸化物となるべき金属の塩、レジネート、ゾル等の金属化合物溶液中に銅粉末を分散させた後、溶剤を飛ばして、銅粉末の表面に金属化合物が付着させた状態を得て、次いで空気中で加熱処理して金属化合物を酸化させることで可能である。
【0016】
導電性ペーストを作製する上での各含有成分の割合については、銅粉末に被膜させるAlの被膜量を、被膜した銅粉末とAlの粉末との合計重量中、0.05〜5.0重量%の範囲内にし、かつ、銅粉末に被膜させるAlの被膜量と、Alの粉末との合計重量を、被膜した銅粉末とAlの粉末との合計重量中、1.0〜12.0重量%の範囲内にする。このように調整した被膜した銅粉末とAlの粉末に対し、有機ビヒクルを、所望する導電性ペースト量の10〜55重量%の範囲内で加え、ライカイ機、3本ロールで攪拌、混練することで、所望の導電性ペーストを得ることができる。
【0017】
銅粉末やAlの粉末の中心粒径、粒子形状は特に限定されないが、粗大粉や極端な凝集粉が無いものが望ましい。また、有機ビヒクルはバインダ樹脂と溶剤を混合したもので、バインダ樹脂としてエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等が使われる、また、溶剤としてはテレピネオール、ブチルカルビトール、ブチルカルビトールアセテイト、アルコール類等が使われる。また、ペースト粘度は印刷性を考慮し10〜700Pa・s−1であればよい。
【0018】
有機ビヒクルは、導電性ペースト中、10〜55重量%の範囲内であるのが好ましい。これより多いと、導電性焼結部の厚みを厚くできなくなることや、導電性焼結部の緻密性が得られず抵抗が上昇してしまうなどの不具合が発生する。逆にこれより小さいと、印刷時の平滑性が劣化することになる。
【0019】
さて、セラミックグリーンシートと導電性ペーストとを同時焼成した際に起こり得るセラミック多層基板1の反りまたは変形を抑制するには、セラミックグリーンシートが収縮する時に、導電性ペーストがセラミックグリーンシートを拘束して、セラミックグリーンシートの収縮に対する応力を発生させないようにすることが重要である。それには、セラミックグリーンシートが収縮している間に、より好ましくはセラミックグリーンシートの収縮開始と同時期に、導電性ペーストも収縮を開始させることが必要である。仮に、何も被覆していない銅粉末を導電性ペーストの主成分として含有させた場合は、銅の収縮開始温度は約400℃であり、約800℃から収縮が始まるセラミックグリーンシートよりも早く収縮がはじまってしまうことになる。
【0020】
そこで本発明では、この銅粉末に対し、銅よりも融点の高い金属酸化物、例えばAlで被膜することで、意図的に収縮開始温度を高めることとしている。そして、さらに、この被膜された銅粉末だけでなく、Alの粉末も加えることとしている。仮に被膜された銅粉末だけだと、セラミックの収縮開始温度以上まで収縮開始温度を引き上げるためには、Alの被膜量を多くせざる得なくなる可能性があり、そうなると被膜が厚くなりすぎて、焼成しても膜の中にある銅の焼結を妨げることとなる。結果、焼結不充分のためセラミック多層基板1の導電性焼結部となった時に、導体抵抗が大きくなるという問題が起こり得る。このため、被膜するだけでなく、粉末も別途加えることが必要である。
【0021】
また、Alの粉末を加えることにより生じる別の効果として、導電性焼結部とセラミック層との密着性を高めることに寄与することが挙げられる。
【0022】
焼成中、導電性ペーストに含有するAlは、銅粉末に被膜したAlであれ、Alの粉末であれ、セラミックのガラス成分と混ざり、セラミック層と導電性焼結部との界面に集まろうとする性質を持つ。一方、Alは、本発明ではセラミックシートと同時焼成することを前提にしており、約1000℃程度での温度で焼成することになるので、Alは未焼結のままとなるが、自らが未焼結のままであるだけでなく、Al付近に存在する銅の焼結に対しても阻害する要因となる。これらのことから界面付近においては、完全には焼結しきっていない銅が存在することになる。焼結すれば球状になる銅の粒子は、未焼結の状態では球状にならないため、結果、アンカー効果により導電性焼結部とセラミック層との密着強度が向上することになる。
【0023】
ここで、Alの粉末と銅粉末に被膜したAlとを比較した場合、Alの粉末の方が銅に接着していない分束縛を受けていない状態で存在するため、焼成中により自由に動き回ることができ、界面により集まりやすくなる。仮に、Alの粉末を加えず、銅にAlを被膜させた粉末のみを含有させると、必然的に被膜量が多くなるため、より焼成中の挙動を銅に束縛されることになり、結果、界面に集まるAlは少なくなる。よって、Alの粉末を加えた方が、より効果的に界面でのアンカー効果が生じ、導電性焼結部とセラミック層との密着性を高めることに寄与することになる。
【0024】
さらに、Alの粉末を加えた方が、導電性焼結部となった後のはんだやめっき処理においても、より不具合が発生しにくくなる効果が生じることが挙げられる。先にも述べたが、導電性ペーストに含有するAlは、焼成中、セラミックのガラス成分と混じろうとし、例えば外部導体12であれば、Alはセラミック層11との界面に集まり、銅はセラミック層11との界面とは逆側の、つまり外部導体12の上側に集まることになる。図2はこの外部導体12の中の、金属成分の粒子の配置の様子を拡大して示した断面図であり、銅の粒子21が上側に、Alの粒子22がセラミック層11寄りの下に集まっている様子を図示したものである。仮に、Alの粉末を加えず、銅にAlを被膜させた粉末のみを含有させると、先にも説明したが、必然的に被膜量が多くなるため、より焼成中の挙動を銅に束縛されることになり、円滑にセラミック層界面に集まらなくなる。結果、外部導体12の上側にもAlの粒子22が残ってしまう可能性が生じる。Alはその材料の特性からめっきが被膜できないため、外部導体12に要素部品搭載等の理由でめっきやはんだ処理したとしても、めっきがつきにくかったり、さらにめっき不十分によるはんだ濡れ不良などが発生する可能性が生じる。Alの粉末を加えることにより、より界面に集まるAlが多くなり、外部導体12の上側にAlの粒子22が残ってしまう可能性が低減され、結果、めっきがつきにくかったり、はんだ濡れ不良などが発生する可能性が低減される。
【0025】
以上のように、当実施例では銅に被膜させる金属酸化物も、混合させる金属酸化物の粉末も、共にAlを用いるとしたが、Al以外でもZrO、TiO、SiO、Nb、またはTaでも構わない。また銅に被膜させる金属酸化物と混合させる金属酸化物の粉末とが、上述の範囲内であれば、異なる金属酸化物であっても構わない。
(実験)
さて、上述の導電性ペーストを作製する上での各成分の数値範囲の妥当性を確かめるために、下記の実験を行なった。
【0026】
まず、金属酸化物で被膜した銅粉末と、金属酸化物の粉末を用意し、有機ビヒクルを加え、攪拌混練し、試料となる導電性ペーストを表1に示す試料No分準備した。導電性ペースト中に有機ビヒクルが占める重量%は、全試料20%に統一した。表1に記載する数値は、全て有機ビヒクルを除いた導電性ペースト重量を100とした場合の、各々の占める重量の割合である。また銅に被膜させた金属酸化物と金属酸化物の粉末は、「種類」欄に○を記載した同じ種類ものを用いた。
【0027】
試料No.1を例として具体的に説明すると、93重量%の銅粉末に対し0.02重量%のAlで被膜し、6.98重量%のAl粉末とを配合した試料であることを示している。結果、Al全体としては、7重量%が含有されていることになる。
【0028】
このように準備した複数の導電性ペーストの各々の収縮開始温度を、次の方法であらかじめ求めた。まず導電性ペーストを150℃で10分間乾燥させ、200メッシュの篩に通して得られた粉を成形金型に入れ、後述するセラミック積層体を作製する時にシートを圧着するために及ぼされる圧力と同じ圧力でプレスし、直径6mm高さ3mmの円柱形のバルクを成形し、このバルクを窒素雰囲気中20℃/分の昇温速度で焼成しながら、その時の高さ方向の寸法変化を熱機械分析(TMA)法で測定し、それによって求められたバルクが収縮を開始する温度を収縮開始温度とした。また、後述するセラミックグリーンシートの収縮開始温度も、これと同様の方法であらかじめ求めた。
【0029】
次に、厚み50μmのセラミックグリーンシートを複数枚準備し、基板となった時に一方の主面のみに導電性焼結部が形成されるよう、所定のセラミックグリーンシートに作製した導電性ペーストを主面の50%の面積となるように、かつ均一に配線が分布するように印刷し、所定のセラミックグリーンシートが最上層に配置されるよう、複数枚積層・圧着し、セラミック積層体を試料No分作製した。次に作製したセラミック積層体は、全て975℃で焼成した。その後、作製された焼結積層体を、焼成後の寸法において51mm×51mm×0.8mmになるように各々カットし、基板の反りや、導電性焼結部の基板に対する密着強度を計測した。
【0030】
基板の反りは、レーザー光を利用した表面粗さ計を用い、Rmaxで30μm以下を良品とした。密着強度は、基板最上層に形成された外部導体をNiとAuのめっきで被膜し、0.5mmφの軟鋼線をはんだで接続させた状態で、鉛直上方に定速度20mm/分で引き上げ、外部導体が破断した時の値を測定する方法で求め、16N以上を良品とした。
【0031】
このように、基板の反りも密着強度も共に良品となったら、その試料Noの判定欄に○、少なくともいずれか一方が不良であった場合は×を記載した。
【0032】
【表1】
Figure 2004362822
【0033】
この実験結果から、銅に被膜させる第1の金属酸化物は、被膜した銅粉末と金属酸化物の粉末との合計重量中、0.05重量%〜5.0重量%含有することと、第1の金属酸化物と第2の金属酸化物の粉末との合計重量は、被膜した銅粉末と金属酸化物の粉末との合計重量中、1.0重量%〜12.0重量%含有していることが、最適な範囲であると確かめられた。
【0034】
【発明の効果】
以上のように、銅より融点の高い第1の金属酸化物で被膜された銅粉末と、銅より融点の高い第2の金属酸化物の粉末とを含有し、かつ、第1の金属酸化物は、被膜した銅粉末と金属酸化物の粉末との合計重量中、0.05重量%〜5.0重量%含有し、さらに、第1の金属酸化物と第2の金属酸化物の粉末との合計重量は、被膜した銅粉末と金属酸化物の粉末との合計重量中、1.0重量%〜12.0重量%含有している導電性ペーストを用いることで、反りが少ない基板を作製でき、かつ基板との密着強度も高い導電性焼結部を有するセラミック多層基板を作製できる。
【図面の簡単な説明】
【図1】本発明の導電性ペーストを用いて作製した、電子部品の一例であるセラミック多層基板を説明するための断面図である。
【図2】本発明の導電性ペーストを用いて作製した、電子部品の一例であるセラミック多層基板において、形成される外部導体の粒子構造を説明するための断面図である。
【符号の説明】
1 …セラミック多層基板
11…セラミック層
12…外部導体
13…内部導体
14…ビアホール
21…銅の粒子
22…Alの粒子

Claims (4)

  1. セラミック成形体と同時焼成するように用いられる、導電成分と金属酸化物粉末と有機ビヒクル成分とを含有する導電性ペーストであって、
    前記導電成分は、銅より融点の高い第1の金属酸化物で被膜された銅粉末であり、
    前記金属酸化物粉末は、前記銅より融点の高い第2の金属酸化物の粉末であり、前記第1の金属酸化物は、前記導電成分と前記金属酸化物粉末との合計重量中、0.05重量%〜5.0重量%含有し、
    前記第1の金属酸化物と前記第2の金属酸化物の粉末との合計重量は、前記導電成分と前記金属酸化物粉末との合計重量中、1.0重量%〜12.0重量%含有することを特徴とする、導電性ペースト。
  2. 前記第1の金属酸化物は、Al、ZrO、TiO、SiO、Nb、Taの金属酸化物からなる群から選ばれた少なくとも1種であることを特徴とする、請求項1に記載の導電性ペースト。
  3. 前記第2の金属酸化物は、Al、ZrO、TiO、SiO、Nb、Taの金属酸化物からなる群から選ばれた少なくとも1種であることを特徴とする、請求項1または請求項2に記載の導電性ペースト。
  4. セラミック焼結体と前記セラミック焼結体の内部および表面の少なくとも一方に形成される導電性焼結部とを備えるセラミック多層基板において、
    前記導電性焼結部は、請求項1から請求項3のいずれかに記載の導電性ペーストを焼成して形成されたことを特徴とする、セラミック多層基板。
JP2003156923A 2003-06-02 2003-06-02 導電性ペーストおよびセラミック多層基板 Expired - Fee Related JP4059148B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003156923A JP4059148B2 (ja) 2003-06-02 2003-06-02 導電性ペーストおよびセラミック多層基板
US10/799,778 US7169331B2 (en) 2003-06-02 2004-03-15 Conductive paste and ceramic multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003156923A JP4059148B2 (ja) 2003-06-02 2003-06-02 導電性ペーストおよびセラミック多層基板

Publications (2)

Publication Number Publication Date
JP2004362822A true JP2004362822A (ja) 2004-12-24
JP4059148B2 JP4059148B2 (ja) 2008-03-12

Family

ID=33447932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003156923A Expired - Fee Related JP4059148B2 (ja) 2003-06-02 2003-06-02 導電性ペーストおよびセラミック多層基板

Country Status (2)

Country Link
US (1) US7169331B2 (ja)
JP (1) JP4059148B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212484A (ja) * 2008-02-05 2009-09-17 Ngk Spark Plug Co Ltd ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP2013026196A (ja) * 2011-07-26 2013-02-04 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457231B2 (en) * 2004-05-04 2008-11-25 Qualcomm Incorporated Staggered pilot transmission for channel estimation and time tracking
JP4518885B2 (ja) * 2004-09-09 2010-08-04 京セラ株式会社 セラミック電子部品及びその製造方法
US7687137B2 (en) * 2005-02-28 2010-03-30 Kyocera Corporation Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
US20080182011A1 (en) * 2007-01-26 2008-07-31 Ng Hou T Metal and metal oxide circuit element ink formulation and method
KR100896601B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 무수축 세라믹 기판의 제조방법 및 이를 이용한 무수축세라믹 기판
US8647815B1 (en) * 2012-07-26 2014-02-11 E I Du Pont De Nemours And Company Method of manufacturing copper electrode
KR102166128B1 (ko) * 2015-12-29 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
US9859241B1 (en) 2016-09-01 2018-01-02 International Business Machines Corporation Method of forming a solder bump structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521329A (en) * 1983-06-20 1985-06-04 E. I. Du Pont De Nemours And Company Copper conductor compositions
US4594181A (en) 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
US5126915A (en) 1989-07-28 1992-06-30 E. I. Du Pont De Nemours And Company Metal oxide-coated electrically conductive powders and compositions thereof
JPH087646A (ja) 1994-06-22 1996-01-12 Kyocera Corp 銅ペースト
JPH0831229A (ja) 1994-07-14 1996-02-02 Kyocera Corp 銅ペースト
JPH09199857A (ja) 1996-01-18 1997-07-31 Hitachi Ltd 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート
JP3511895B2 (ja) 1998-06-05 2004-03-29 株式会社村田製作所 セラミック多層基板の製造方法
JP4001438B2 (ja) 1999-05-31 2007-10-31 三井金属鉱業株式会社 複合銅微粉末の製造方法
WO2002087809A1 (fr) 2001-04-27 2002-11-07 Dowa Mining Co., Ltd. Poudre de cuivre pour pate electroconductrice a excellente resistance a l'oxydation et procede de preparation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212484A (ja) * 2008-02-05 2009-09-17 Ngk Spark Plug Co Ltd ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP2013026196A (ja) * 2011-07-26 2013-02-04 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品

Also Published As

Publication number Publication date
US20040238207A1 (en) 2004-12-02
JP4059148B2 (ja) 2008-03-12
US7169331B2 (en) 2007-01-30

Similar Documents

Publication Publication Date Title
JP5077418B2 (ja) 多層セラミック基板の製造方法
JPH11353939A (ja) 導電性ペーストおよびセラミック多層基板
JPS63181400A (ja) セラミツク多層基板
WO2000060613A1 (en) Conductive paste, ceramic multilayer substrate, and method for manufacturing ceramic multilayer substrate
JP4059148B2 (ja) 導電性ペーストおよびセラミック多層基板
JP4107437B2 (ja) 多層セラミックス基板及びその製造方法
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP4385484B2 (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP5998785B2 (ja) 積層電子部品
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4502977B2 (ja) 未焼結積層シート
JP2004259897A (ja) 積層セラミックコンデンサおよびその製法
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法
JP4804110B2 (ja) 配線基板の製造方法
JP2007201272A (ja) 配線基板の製造方法
JP3914958B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JP3914956B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JP2004165274A (ja) 低温焼成セラミック回路基板の製造方法
US20070218259A1 (en) Laminate, method for manufacturing the laminate and method for manufacturing wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4059148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131228

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees