TWI811250B - 積層陶瓷電容器及積層陶瓷電容器之製造方法 - Google Patents

積層陶瓷電容器及積層陶瓷電容器之製造方法 Download PDF

Info

Publication number
TWI811250B
TWI811250B TW107136324A TW107136324A TWI811250B TW I811250 B TWI811250 B TW I811250B TW 107136324 A TW107136324 A TW 107136324A TW 107136324 A TW107136324 A TW 107136324A TW I811250 B TWI811250 B TW I811250B
Authority
TW
Taiwan
Prior art keywords
ceramic
laminated
internal electrodes
ceramic capacitor
side edge
Prior art date
Application number
TW107136324A
Other languages
English (en)
Other versions
TW201923798A (zh
Inventor
水野高太郎
Original Assignee
日商太陽誘電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商太陽誘電股份有限公司 filed Critical 日商太陽誘電股份有限公司
Publication of TW201923798A publication Critical patent/TW201923798A/zh
Application granted granted Critical
Publication of TWI811250B publication Critical patent/TWI811250B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本發明提供一種能夠防止側邊緣部之接合界面處之龜裂或剝離之積層陶瓷電容器及其製造方法。 本發明之一形態之積層陶瓷電容器具備積層部、側邊緣部及接合部。上述積層部具有於第1方向積層之複數層陶瓷層、及以賤金屬材料作為主成分且配置於上述複數層陶瓷層之間之複數個內部電極。上述側邊緣部以陶瓷作為主成分，且自與上述第1方向正交之第2方向覆蓋上述積層部。上述接合部配置於上述積層部與上述側邊緣部之間，具有成為上述複數層陶瓷層之上述第1方向之平均尺寸之50%以上的上述第1方向之最大尺寸，且含有包含上述賤金屬材料之氧化物。

Description

積層陶瓷電容器及積層陶瓷電容器之製造方法
本發明係關於一種具備側邊緣部之積層陶瓷電容器。
已知有一種於積層陶瓷電容器之製造方法中設置保護內部電極之周圍之側邊緣部的技術。例如於專利文獻1所記載之積層陶瓷電容器中，製作於側面露出內部電極之積層部，並於該積層部之側面設置作為側邊緣部之陶瓷側面層。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-94819號公報
[發明所欲解決之問題]
於如專利文獻1般在積層部之側面設置側邊緣部(陶瓷側面層)之情形時，於煅燒中，含有金屬材料之內部電極與側邊緣部處之燒結行為不同，於積層部與側邊緣部之間產生相互離開之方向之應力。因此，於側邊緣部之接合界面處容易產生龜裂或剝離，業界要求一種可防止此種缺陷之技術。
鑒於如上情況，本發明之目的在於提供一種能夠防止側邊緣部之接合界面處之龜裂或剝離之積層陶瓷電容器及其製造方法。 [解決問題之技術手段]
為了達成上述目的，本發明之一形態之積層陶瓷電容器具備積層部、側邊緣部及接合部。 上述積層部具有於第1方向積層之複數層陶瓷層、及以賤金屬材料作為主成分且配置於上述複數層陶瓷層之間之複數個內部電極。 上述側邊緣部以陶瓷作為主成分，且自與上述第1方向正交之第2方向覆蓋上述積層部。 上述接合部配置於上述積層部與上述側邊緣部之間，具有成為上述複數層陶瓷層之上述第1方向之平均尺寸之50%以上的上述第1方向之最大尺寸，且含有包含上述賤金屬材料之氧化物。
於積層陶瓷電容器之煅燒中，由賤金屬材料所形成之內部電極於數百℃下開始燒結，隨之於第2方向收縮。另一方面，於數百℃之階段中，包含陶瓷之陶瓷層與側邊緣部為未燒結之狀態，不會收縮。因此，於具有內部電極之積層部與側邊緣部之間產生相互離開之方向之應力。 另一方面，接合部於內部電極開始燒結之數百℃下以含有賤金屬材料之氧化物之形式開始生成，具有高於未煅燒之陶瓷之強度。因此，藉由在積層部與側邊緣部之間設置上述接合部，可於產生應力之該等之接合界面處配置強度較高之構成，而可對應力發揮耐受性。
又，相較作為未燒結之陶瓷彼此之陶瓷層與側邊緣部之接合，經氧化物化之賤金屬材料與陶瓷之接合之接合強度更高。因此，藉由接合部，可提高積層部與側邊緣部之間之接合強度，即便於產生應力之情形時，亦可防止接合界面處之龜裂或剝離。
進而，接合部具有成為複數層陶瓷層之上述第1方向之平均尺寸之50%以上的上述第1方向之最大尺寸。藉此，於側邊緣部之接合界面處，含有氧化物之區域以於第1方向延伸之方式配置，而可充分地確保接合界面處之氧化物區域之面積。因此，可充分地發揮上述作用效果，而可有效地防止接合界面處之龜裂或剝離。
亦可為，上述接合部包含含有上述氧化物之複數個碎片，且 上述複數個碎片中之至少一個碎片之上述第1方向之最大尺寸為上述複數層陶瓷層之上述第1方向之平均尺寸之50%以上。 藉由上述接合部包含複數個碎片，可使側邊緣部之接合界面處之接合部之面積變得更大。
亦可為，上述接合部以與上述複數個內部電極中之鄰接之內部電極之至少一者隔開的方式配置。 藉此，即便於接合部之氧化不充分之情形時，亦可防止發生因與內部電極連接所致之短路。
亦可為，上述複數層陶瓷層之上述第1方向之平均尺寸為0.5 μm以下。 一般而言，隨著陶瓷層之第1方向之尺寸(厚度)變薄，內部電極之厚度相對地變厚，於煅燒時會產生更大之應力。於該情形時，亦可藉由設置上述接合部而有效地防止接合界面處之龜裂或剝離。
亦可為，上述賤金屬材料具體而言為鎳。
又，亦可為，上述氧化物含有鎂。 藉此，可更穩定地形成氧化物，而可提高接合部之絕緣性，防止發生因與內部電極連接所致之短路。
進而，亦可為，上述內部電極包含形成於上述第2方向之端部且含有上述氧化物之電極氧化區域。 藉此，於側邊緣部之接合界面處，含有氧化物之區域亦於與第1方向交叉之第3方向延伸。由此，可使氧化物區域之面積變得更大，而可更有效地防止龜裂或剝離之產生。
於本發明之另一形態之積層陶瓷電容器之製造方法中，準備積層片材，該積層片材具有於第1方向積層之複數片陶瓷片材、及配置於上述複數片陶瓷片材之間之複數個內部電極。 藉由將上述積層片材切斷而製作積層晶片，該積層晶片具有露出上述複數個內部電極之端部的側面且上述側面包含上述複數個內部電極中之至少一個內部電極之端部於上述第1方向延展之延展部。 藉由在上述積層晶片之上述側面設置側邊緣部而製作陶瓷坯體。 藉由對上述陶瓷坯體進行煅燒且使上述延展部氧化而形成接合部，該接合部具有成為由上述複數片陶瓷片材煅燒而成之複數層陶瓷層之上述第1方向之平均尺寸之50%以上的上述第1方向之最大尺寸。
於上述構成中，藉由在切斷製程中使內部電極延展，且於煅燒製程中使上述延展部氧化，可容易地製造具備上述接合部之陶瓷電容器。 [發明之效果]
如上所述，根據本發明，可提供一種能夠防止側邊緣部之接合界面處之龜裂或剝離之積層陶瓷電容器及其製造方法。
以下，參照圖式對本發明之實施形態進行說明。 於圖式中，適當示出相互正交之X軸、Y軸、及Z軸。X軸、Y軸、及Z軸於所有圖中共通。
1.積層陶瓷電容器10之基本構成 圖1~3係表示本發明之一實施形態之積層陶瓷電容器10之圖。圖1係積層陶瓷電容器10之立體圖。圖2係積層陶瓷電容器10之沿圖1之A-A'線之剖視圖。圖3係積層陶瓷電容器10之沿圖1之B-B'線之剖視圖。
積層陶瓷電容器10具備陶瓷坯體11、第1外部電極14及第2外部電極15。典型而言，陶瓷坯體11具有朝向X軸方向之2個端面、朝向Y軸方向之2個側面及朝向Z軸方向之2個主面。將陶瓷坯體11之各面連接之稜部被進行倒角。
再者，陶瓷坯體11之形狀並不限於上述形狀。即，陶瓷坯體11亦可不為如圖1~3所示之長方體形狀。例如，陶瓷坯體11之各面亦可為曲面，陶瓷坯體11亦可為整體上帶有弧度之形狀。
外部電極14、15覆蓋陶瓷坯體11之X軸方向兩端面，並延出至連接於X軸方向兩端面之4個面(2個主面及2個側面)。藉此，於外部電極14、15之任一者中，平行於X-Z平面之剖面及平行於X-Y平面之剖面之形狀均成為U字狀。
陶瓷坯體11具有積層部16及側邊緣部17。側邊緣部17分別覆蓋積層部16之朝向Y軸方向之兩側面之所有區域。
積層部16具有電容形成部19及蓋部20。蓋部20分別覆蓋電容形成部19之Z軸方向上表面及下表面。電容形成部19具有複數層陶瓷層21、複數個第1內部電極12、及複數個第2內部電極13。於蓋部20中未設置內部電極12、13。
內部電極12、13於在Z軸方向積層之複數層陶瓷層21之間沿Z軸方向交替地配置。第1內部電極12連接於第1外部電極14，且與第2外部電極15隔開。第2內部電極13連接於第2外部電極15，且與第1外部電極14隔開。
內部電極12、13係以賤金屬作為主成分而構成，作為積層陶瓷電容器10之內部電極發揮作用。作為構成內部電極12、13之賤金屬，典型而言可列舉鎳(Ni)，除此以外，可列舉銅(Cu)等。
如此，於陶瓷坯體11中，電容形成部19之設置有外部電極14、15之X軸方向兩端面以外之面由側邊緣部17及蓋部20覆蓋。側邊緣部17及蓋部20主要具有保護電容形成部19之周圍且確保內部電極12、13之絕緣性之功能。
電容形成部19中之內部電極12、13間之陶瓷層21係由介電陶瓷所形成。於積層陶瓷電容器10中，為了使電容形成部19中之電容變大，使用高介電常數者作為構成陶瓷層21之介電陶瓷。
更具體而言，於積層陶瓷電容器10中，使用鈦酸鋇(BaTiO3 )系材料之多晶體、即含有鋇(Ba)及鈦(Ti)之鈣鈦礦結構之多晶體作為構成陶瓷層21之高介電常數之介電陶瓷。藉此，積層陶瓷電容器10可獲得大電容。
再者，陶瓷層21亦可包含鈦酸鍶(SrTiO3 )系、鈦酸鈣(CaTiO3 )系、鈦酸鎂(MgTiO3 )系、鋯酸鈣(CaZrO3 )系、鋯鈦酸鈣(Ca(Zr, Ti)O3 )系、鋯酸鋇(BaZrO3 )系、氧化鈦(TiO2 )系等。
側邊緣部17及蓋部20亦由介電陶瓷所形成。構成側邊緣部17及蓋部20之材料只要為絕緣性陶瓷即可，但藉由使用與陶瓷層21相同之介電陶瓷，可抑制陶瓷坯體11中之內部應力。
藉由上述構成，於積層陶瓷電容器10中，若對第1外部電極14與第2外部電極15之間施加電壓，則會對第1內部電極12與第2內部電極13之間之複數層陶瓷層21施加電壓。藉此，於積層陶瓷電容器10中蓄積與第1外部電極14和第2外部電極15之間之電壓對應之電荷。
再者，本實施形態之積層陶瓷電容器10之基本構成並不限定於圖1~3所示之構成，可適當地進行變更。例如，內部電極12、13之個數或陶瓷層21之厚度可根據對積層陶瓷電容器10所要求之尺寸或性能而適當決定。
2.積層陶瓷電容器10之詳細構成 積層陶瓷電容器10之陶瓷坯體11例如係藉由在未煅燒之積層部16之側面接合未煅燒之側邊緣部17並進行煅燒而製造。於煅燒製程中，由於構成內部電極12、13之金屬材料與介電陶瓷之燒結溫度不同，故而應力集中於積層部16與側邊緣部17之間之接合界面處，有產生龜裂或剝離等之虞。因此，確保該等之間之接合強度變得非常重要。
因此，積層陶瓷電容器10之特徵在於：為了確保積層部16與側邊緣部17之間之接合強度，而具備接合部22。以下，使用圖4及圖5對接合部22之構成進行說明。
圖4係將積層陶瓷電容器10之圖3之由單點鏈線所包圍之區域S放大表示之局部剖視圖。圖5係將積層部16之與側邊緣部17接合之側面(Y軸方向側面)放大而模式性地表示之局部剖視圖。
如圖4及圖5所示，接合部22配置於積層部16與側邊緣部17之間。接合部22於本實施形態中包含複數個碎片22a。本實施形態之碎片22a於與Z軸方向大致平行之直線上排列配置。各碎片22a係以大致相同之形狀構成，但亦可為不同之形狀。
於本實施形態中，接合部22以與鄰接之內部電極12、13之一者隔開之方式配置，且各碎片22a自鄰接之內部電極12、13之一者延出而構成。即，以碎片22a之一端部221與內部電極12、13之一者之內部電極連接，並自該內部電極之Y軸方向前端部向Z軸方向下方延伸之方式構成。接合部22之另一端部222與內部電極隔開。再者，可並非所有碎片22a均自鄰接之內部電極12、13之一者延出，亦可如後所述，任一碎片22a與鄰接之內部電極12、13之兩者隔開。藉此，即便於接合部22之絕緣性不充分之情形時，亦可防止發生因接合部22所致之內部電極12、13間之短路。
接合部22之複數個碎片22a中，至少一個碎片22a係以Z軸方向之最大尺寸(最大長度T2)為複數層陶瓷層21之Z軸方向之平均尺寸(平均厚度T1)之50%以上且未達100%之方式構成。所謂接合部22之最大長度T2係指各碎片22a中之端部221、222間之Z軸方向之尺寸中之最大尺寸。即，最大長度T2係複數個碎片22a中之Z軸方向之尺寸最長之碎片22a之尺寸。於本實施形態中，碎片22a之一端部221與內部電極12、13連接，該情形時之最大長度T2係指自內部電極12、13之Y軸方向端部之Z軸方向下端起至碎片22a之另一端部222為止之Z軸方向之尺寸。
再者，陶瓷層21之平均厚度T1可以於陶瓷層21之複數個部位所測得之厚度之平均值之形式求出。測定陶瓷層21之厚度之位置或數量可任意地決定。以下，參照圖6對陶瓷層21之平均厚度T之測定方法之一例進行說明。
圖6係表示藉由掃描式電子顯微鏡於12.6 μm×8.35 μm之視野內所觀察到之陶瓷坯體11之剖面之微細組織的圖。針對該視野內之6層陶瓷層21，測定以2 μm之等間隔之箭頭所表示之5個部位之厚度。然後，可將所獲得之30個部位之厚度之平均值作為平均厚度T1。
於積層陶瓷電容器10中，陶瓷層21構成為較薄，例如陶瓷層21之平均厚度T1為0.5 μm以下。一般而言，陶瓷層較薄之積層陶瓷電容器有利於積層陶瓷電容器之大電容化或小型化、薄型化，但另一方面容易產生側邊緣部之龜裂或剝離。但是，於具備接合部22之積層陶瓷電容器10中，即便陶瓷層21之平均厚度T1為0.5 μm以下，亦可如後所述般有效地防止龜裂或剝離之產生。根據本實施形態，可同時實現積層陶瓷電容器10之大電容化或小型化、薄型化與提高良率之效果。
接合部22含有作為內部電極12、13之主成分之鎳等賤金屬材料之氧化物，具有絕緣性。藉此，即便於陶瓷層21之平均厚度T1變薄之情形時，亦可更確實地抑制發生因接合部22所致之短路。又，接合部22除含有鎳以外，亦含有鎂(Mg)，亦可含有包含鎂之鎳複合氧化物。
進而，本實施形態之內部電極12、13於處於積層部16之側面附近之Y軸方向之端部具有不具導電性之電極氧化區域12a、13a。電極氧化區域12a、13a含有與接合部22相同之材料。即，電極氧化區域12a、13a含有作為內部電極12、13之主成分之鎳等賤金屬材料之氧化物。該氧化物亦可為包含鎂之鎳複合氧化物。
藉由該構成，而於積層部16與側邊緣部17之接合界面處配置有含有賤金屬材料之氧化物之接合部22之各碎片22a及電極氧化區域12a、13a。即，於上述接合界面處除了層狀配置有電極氧化區域12a、13a以外，亦配置有於Z軸方向延伸之接合部22。因此，含有氧化物之氧化區域並不侷限於層狀，而於ZX平面內擴展而配置。
即，藉由設置接合部22，可使上述接合界面處之氧化區域之面積增加，可於積層陶瓷電容器10之燒結過程中提高積層部16與側邊緣部17之接合強度。以下，於「積層陶瓷電容器10之製造方法」中進行詳細說明。
3.積層陶瓷電容器10之製造方法 圖7係表示積層陶瓷電容器10之製造方法之流程圖。圖8~14係表示積層陶瓷電容器10之製造過程之圖。以下，依照圖7，並適當地參照圖8~14而對積層陶瓷電容器10之製造方法進行說明。
3.1 步驟S01：準備陶瓷片材 於步驟S01中，準備用以形成電容形成部19之第1陶瓷片材101及第2陶瓷片材102、與用以形成蓋部20之第3陶瓷片材103。陶瓷片材101、102、103係以將介電陶瓷作為主成分之未煅燒之介電坯片之形式構成。
陶瓷片材101、102、103係例如使用輥式塗佈機或刮刀等而成形為片狀。陶瓷片材101、102之厚度係以煅燒後之電容形成部19中之陶瓷層21之平均厚度T1成為0.5 μm以下之方式進行調整。陶瓷片材103之厚度可適當地調整。
圖8係陶瓷片材101、102、103之俯視圖。於該階段，陶瓷片材101、102、103係以未經單片化之大尺寸片材之形式構成。於圖8中示有針對每個積層陶瓷電容器10進行單片化時之切斷線Lx、Ly。切斷線Lx與X軸平行，切斷線Ly與Y軸平行。
如圖8所示，於第1陶瓷片材101形成有與第1內部電極12對應之未煅燒之第1內部電極112，於第2陶瓷片材102形成有與第2內部電極13對應之未煅燒之第2內部電極113。再者，於與蓋部20對應之第3陶瓷片材103未形成內部電極。
內部電極112、113可藉由將任意之導電膏塗佈於陶瓷片材101、102而形成。導電膏之塗佈方法可自公知技術任意地選擇。例如，導電膏之塗佈可使用網版印刷法或凹版印刷法。
於內部電極112、113，每隔1條切斷線Ly形成有沿切斷線Ly之X軸方向之間隙。第1內部電極112之間隙與第2內部電極113之間隙於X軸方向交錯地配置。即，通過第1內部電極112之間隙之切斷線Ly與通過第2內部電極113之間隙之切斷線Ly交替地排列。
3.2 步驟S02：積層 於步驟S02中，藉由將步驟S01中所準備之陶瓷片材101、102、103如圖9所示般進行積層，而製作積層片材104。於積層片材104中，於Z軸方向交替地積層有與電容形成部19對應之第1陶瓷片材101及第2陶瓷片材102。
又，於積層片材104中，在交替地積層之陶瓷片材101、102之Z軸方向上表面及下表面積層有與蓋部20對應之第3陶瓷片材103。再者，於圖9所示之例中，第3陶瓷片材103分別積層3片，但第3陶瓷片材103之片數可適當地變更。
積層片材104係藉由將陶瓷片材101、102、103進行壓接而一體化。陶瓷片材101、102、103之壓接例如較佳為使用靜水壓加壓或單軸加壓等。藉此，可使積層片材104高密度化。
3.3 步驟S03：切斷 於步驟S03中，藉由將步驟S02中所獲得之積層片材104如圖10所示般沿切斷線Lx、Ly進行切斷，而製作未煅燒之積層晶片116。積層晶片116與煅燒後之積層部16對應。積層片材104之切斷例如可使用壓切刀或旋轉刀等。
更詳細而言，積層片材104係於由保持構件C保持之狀態下沿切斷線Lx、Ly被切斷。藉此，將積層片材104單片化，而獲得積層晶片116。此時，保持構件C未被切斷，各積層晶片116由保持構件C連接。
圖11係表示步驟S03之程序之積層片材104之剖視圖。此處，對使用具備壓切刀B之切斷裝置切斷積層片材104之例進行說明。
首先，如圖11(A)所示，將朝向Z軸方向下方之壓切刀B配置於積層片材104之Z軸方向上方。 其次，如圖11(B)所示，使壓切刀B向Z軸方向下方移動直至壓切刀B到達保持構件C為止，而切斷積層片材104。此時，不使壓切刀B於保持構件C中貫通，而使保持構件C未被切斷。 然後，如圖11(C)所示，使壓切刀B向Z軸方向上方移動，而自積層片材104抽出壓切刀B。
藉此，將積層片材104單片化為複數個積層晶片116。此時，保持構件C未被切斷，而將各積層晶片116連接。藉此，可於以下步驟中一次性操作複數個積層晶片116，而提高製造效率。
圖12係步驟S03中所獲得之積層晶片116之立體圖。於積層晶片116形成有電容形成部119及蓋部120。於積層晶片116中，在作為切斷面之兩側面P、Q露出內部電極112、113之端部。於內部電極112、113之間形成有陶瓷層121。
圖13係例示步驟S03剛結束後之積層晶片116之側面P、Q的放大側視圖。
於圖13所示之側面P、Q形成有延展部R，該延展部R係內部電極112、113之端部於步驟S03中之壓切刀B之壓切方向即Z軸方向延展而成。延展部R例如藉由如下方式形成，即，自壓切刀B對作為切斷面之側面P、Q施加向Z軸方向下方之力，而於內部電極112、113之端部產生向Z軸方向下側之變形。此時，可藉由調整壓切刀B之刀尖之角度或形狀而控制延展部R之形狀。更具體而言，可藉由使刀尖之角度變大而使延展部R之Z軸方向之長度變長，或藉由使刀尖成為凹凸之形狀而使延展部R之Z軸方向之長度局部不同。
再者，延展部R之形成方法並不限定於該等，可對切斷後之側面P、Q進行表面處理而形成，亦可藉由賦予含有構成內部電極112、113之賤金屬材料之構件等方法而形成。
延展部R於下述步驟S05(煅燒)中被氧化，而成為接合部22。藉此，確保積層部16之側面之絕緣性，不會於煅燒後之內部電極12、13中發生短路。
3.4 步驟S04：形成側邊緣部 於步驟S04中，藉由在步驟S03中所獲得之積層晶片116之露出內部電極112、113之側面設置未煅燒之側邊緣部117，而製作圖14所示之未煅燒之陶瓷坯體111。側邊緣部117係由陶瓷片材或陶瓷漿料所形成。
於步驟S04中，在步驟S03中之積層晶片116之切斷面即兩側面P、Q設置側邊緣部117。因此，於步驟S04中，較佳為預先將積層晶片116自保持構件C剝離，並使積層晶片116之朝向旋轉90度。
側邊緣部117例如可藉由將陶瓷片材貼附於積層晶片116之側面P、Q而形成。又，側邊緣部117亦可藉由利用例如塗佈或浸漬等方式以陶瓷漿料對積層晶片116之側面P、Q進行塗佈而形成。
3.5 步驟S05：煅燒 於步驟S05中，藉由使步驟S04中所獲得之未煅燒之陶瓷坯體111燒結，而製作圖1~3所示之積層陶瓷電容器10之陶瓷坯體11。即，藉由步驟S05，積層晶片116成為積層部16，側邊緣部117成為側邊緣部17。
步驟S05中之煅燒溫度可基於陶瓷坯體111之燒結溫度而決定。例如於使用鈦酸鋇系材料作為介電陶瓷之情形時，可將煅燒溫度設為1000~1300℃左右。又，煅燒例如可於還原環境下、或低氧分壓環境下進行。
於煅燒時，由於積層晶片116與側邊緣部117處之燒結行為不同，故而會自側邊緣部117對積層晶片116之側面P、Q施加應力。更詳細而言，首先，含有賤金屬材料之內部電極112、113於數百℃下開始燒結。伴隨著該燒結，內部電極112、113朝向Y軸方向之中央部收縮。另一方面，含有燒結溫度較高之陶瓷之側邊緣部117與陶瓷層121於數百℃下為未燒結之狀態，不會收縮。由此，於積層晶片116之側面P、Q與側邊緣部117之間之接合界面處，於Y軸方向產生相互離開之方向之應力。
於本實施形態之煅燒製程中，自陶瓷坯體111之外部對內部電極112、113之Y軸方向之端部供給氧。藉此，於包含延展部R之內部電極112、113之端部生成含有構成內部電極112、113之賤金屬材料之氧化物。由此，形成接合部22及電極氧化區域12a、13a。接合部22及電極氧化區域12a、13a於內部電極開始燒結之數百℃下以含有賤金屬材料之氧化物之形式生成。
含有氧化物之接合部22及電極氧化區域12a、13a於數百℃之狀態下具有高於未燒結之陶瓷層121及側邊緣部117之強度。即，接合部22及電極氧化區域12a、13a對於應力具有較高之耐受性，因此可抑制該接合界面處之龜裂或剝離之產生。
進而，於上述接合界面處，電極氧化區域12a、13a於X軸方向延伸，接合部22於Z軸方向延伸配置。藉由以接合部22之Z軸方向之最大長度T2為煅燒後之陶瓷層21之平均厚度T1之50%以上之方式構成，可充分地確保具有較高之強度之氧化區域之面積，而可有效地抑制上述接合界面處之龜裂或剝離之產生。
於煅燒時之數百℃之狀態下，相較未燒結之陶瓷材料彼此之接合強度，經氧化物化之賤金屬材料與未燒結之陶瓷材料之接合強度更高。藉由以接合部22之Z軸方向之最大長度T2為陶瓷層21之平均厚度T1之50%以上之方式構成，可將與未燒結之陶瓷材料之接合強度提高至可充分地防止龜裂或剝離之程度。
又，若為如陶瓷層21之平均厚度T1成為0.5 μm以下之構成，則內部電極112、113之厚度相對於積層晶片116之陶瓷部分之厚度相對地變大，煅燒時所施加之應力變大。於該情形時，亦可藉由設置接合部22而確保對應力之充分之耐受性，而可有效地防止龜裂或剝離之產生。
進而，為了於煅燒製程中使接合部22及電極氧化區域12a、13a穩定地氧化，側邊緣部117、陶瓷層121等亦可含有鎂。若為該構成，則側邊緣部117等中所含之鎂於煅燒時被供給至內部電極112、113之Y軸方向之端部。藉此，於內部電極112、113之Y軸方向之端部，鎳吸收鎂及氧並且形成接合部22及電極氧化區域12a、13a。由此，可形成被充分地氧化且絕緣性較高之接合部22及電極氧化區域12a、13a。
3.6 步驟S06：形成外部電極 於步驟S06中，藉由在步驟S05中所獲得之陶瓷坯體11形成外部電極14、15，而製作圖1~3所示之積層陶瓷電容器10。於步驟S06中，例如於陶瓷坯體11之X軸方向端面形成構成外部電極14、15之基底膜、中間膜、及表面膜。
更詳細而言，於步驟S06中，首先，以覆蓋陶瓷坯體11之X軸方向兩端面之方式塗佈未煅燒之電極材料。藉由將所塗佈之未煅燒之電極材料於例如還原環境下、或低氧分壓環境下進行燒接，而於陶瓷坯體11形成外部電極14、15之基底膜。
然後，於燒接至陶瓷坯體11之外部電極14、15之基底膜上形成外部電極14、15之中間膜，進而形成外部電極14、15之表面膜。外部電極14、15之中間膜及基底膜之形成例如可使用電解鍍覆等鍍覆處理。
再者，亦可於步驟S05之前進行上述步驟S06中之處理之一部分。例如，亦可於步驟S05之前在未煅燒之陶瓷坯體111之X軸方向兩端面塗佈未煅燒之電極材料。藉此，可於步驟S05中同時進行未煅燒之陶瓷坯體111之煅燒與電極材料之燒接。
4.實施例及比較例 作為本實施形態之實施例及比較例，基於上述製造方法製作積層陶瓷電容器10之樣品。於該樣品中，將X軸方向之尺寸設為1 mm，將Y軸方向及Z軸方向之尺寸設為0.5 mm。
關於各樣品，於切斷製程中藉由壓切刀之刀尖之前端角度而控制切斷面之內部電極之延展狀態。藉此，作為實施例1~5，分別製作1000個具備具有陶瓷層之平均厚度之50%以上之最大長度之接合部的樣品。又，作為比較例1~5，分別製作1000個不具備上述接合部之樣品。於各實施例及各比較例中改變陶瓷層之平均厚度，於實施例1及比較例1中設為1.0 μm，於實施例2及比較例2中設為0.8 μm，於實施例3及比較例3中設為0.6 μm，於實施例4及比較例4中設為0.5 μm，於實施例5及比較例5中設為0.4 μm。
於比較例之樣品中，在側邊緣部之接合界面處，形成有於X軸方向延伸之電極氧化區域，而呈層狀(線狀)配置有含有氧化物之區域。另一方面，於實施例之樣品中，在該接合界面處，形成有於X軸方向延伸之電極氧化區域與於Z軸方向延伸之接合部，而於ZX面內擴展配置有含有氧化物之區域。
對各樣品之側邊緣部之剝離率進行評價。於剝離率之評價中，藉由目視判定各樣品之側邊緣部是否存在剝離，算出每1000個樣品之存在剝離之樣品之數量，作為各實施例及比較例之剝離率。將該等結果示於表1及圖15。再者，圖15係表示剝離率之評價結果之曲線圖，橫軸表示陶瓷層之平均厚度，縱軸表示剝離率。於該曲線圖中，黑圓點表示實施例之結果，白圓圈表示比較例之結果。
[表1]
如表1及圖15所示，於實施例1~5中，無論陶瓷層之平均厚度如何，剝離率均收斂於0.3%。另一方面，於比較例1~5中，剝離率均為1%以上，較實施例1~5大幅度升高。又，有剝離率隨著陶瓷層之平均厚度變小而變高之傾向，於陶瓷層之平均厚度成為0.5 μm以下之比較例4、5中剝離率為5%以上。根據該結果，確認本實施例之構成於陶瓷層之平均厚度為0.5 μm以下之構成時，防止剝離之效果尤其較高。
5.其他實施形態 以上，對本發明之實施形態進行了說明，但本發明並不僅限定於上述實施形態，當然可施加各種變更。
接合部22之碎片22a相對於一層內部電極可配置1個，亦可配置複數個。又，各碎片22a亦可配置於相對於Z軸方向傾斜地延伸之直線上。或者，各碎片22a亦可無規地配置。
接合部22並不限定於與鄰接之內部電極12、13之一者隔開之構成，於具有充分之絕緣性之情形時，亦可連接於鄰接之內部電極12、13之兩者。於該情形時，接合部22之最大長度T2可成為陶瓷層21之平均厚度T1之100%以上。
接合部22並不限定於包括複數個碎片22a之例，亦可包括1個碎片。於該情形時，以該碎片之最大長度T2為陶瓷層21之平均厚度T1之50%以上之方式構成。例如，接合部22亦可包括跨越複數個內部電極12、13而於Z軸方向延伸之較長之1個碎片。
圖16係表示另一實施形態之積層陶瓷電容器30之構成之圖，且為與圖4對應之局部剖視圖。積層陶瓷電容器30具有與上述實施形態不同之接合部32。再者，積層陶瓷電容器30之接合部32以外之構成與上述實施形態相同，標註相同符號並省略說明。
接合部32具有複數個碎片32a，各碎片32a包含相互對向之一對端部321、322。接合部32與鄰接之內部電極12、13之兩者隔開。換言之，各碎片32a所包含之端部321、322之兩者與內部電極12、13隔開而構成。即便為此種構成，只要複數個碎片32a中之至少一個碎片32a之最大長度T2為陶瓷層21之平均厚度T1之50%以上，則亦可防止側邊緣部17之剝離或接合界面處之龜裂之產生。
例如，於積層陶瓷電容器10中，亦可將電容形成部19於Z軸方向分割成複數個而設置。於該情形時，只要於各電容形成部19中沿Z軸方向交替地配置內部電極12、13即可，亦可於切換電容形成部19之部分連續地配置第1內部電極12或第2內部電極13。
10‧‧‧積層陶瓷電容器 11‧‧‧陶瓷坯體 12‧‧‧內部電極 12a‧‧‧電極氧化區域 13‧‧‧內部電極 13a‧‧‧電極氧化區域 14‧‧‧外部電極 15‧‧‧外部電極 16‧‧‧積層部 17‧‧‧側邊緣部 19‧‧‧電容形成部 20‧‧‧蓋部 21‧‧‧陶瓷層 22‧‧‧接合部 22a‧‧‧碎片 30‧‧‧積層陶瓷電容器 32‧‧‧接合部 32a‧‧‧碎片 101‧‧‧第1陶瓷片材 102‧‧‧第2陶瓷片材 103‧‧‧第3陶瓷片材 104‧‧‧積層片材 111‧‧‧陶瓷坯體 112‧‧‧第1內部電極 113‧‧‧第2內部電極 116‧‧‧積層晶片 117‧‧‧側邊緣部 119‧‧‧電容形成部 120‧‧‧蓋部 121‧‧‧陶瓷層 221‧‧‧端部 222‧‧‧端部 321‧‧‧端部 322‧‧‧端部 B‧‧‧壓切刀 C‧‧‧保持構件 Lx‧‧‧切斷線 Ly‧‧‧切斷線 P‧‧‧側面 Q‧‧‧側面 R‧‧‧延展部 S‧‧‧區域 T1‧‧‧陶瓷層之平均厚度 T2‧‧‧碎片之最大長度 X‧‧‧方向 Y‧‧‧方向 Z‧‧‧方向
圖1係本發明之一實施形態之積層陶瓷電容器之立體圖。 圖2係上述積層陶瓷電容器之沿圖1之A-A'線之剖視圖。 圖3係上述積層陶瓷電容器之沿圖1之B-B'線之剖視圖。 圖4係將上述積層陶瓷電容器之圖3之區域S放大表示之局部剖視圖。 圖5將上述積層陶瓷電容器之積層部之與側邊緣部接合之側面放大表示之局部剖視圖。 圖6係表示上述積層陶瓷電容器之剖面之微細組織之圖。 圖7係表示上述積層陶瓷電容器之製造方法之流程圖。 圖8A~C係表示上述積層陶瓷電容器之製造過程之俯視圖。 圖9係表示上述積層陶瓷電容器之製造過程之立體圖。 圖10係表示上述積層陶瓷電容器之製造過程之俯視圖。 圖11A~C係表示上述積層陶瓷電容器之製造過程之剖視圖。 圖12係表示上述積層陶瓷電容器之製造過程之立體圖。 圖13係表示上述積層陶瓷電容器之製造過程之放大側視圖。 圖14係表示上述積層陶瓷電容器之製造過程之立體圖。 圖15係表示剝離率之評價結果之曲線圖。 圖16係本發明之另一實施形態之積層陶瓷電容器之局部剖視圖。
12‧‧‧內部電極
12a‧‧‧電極氧化區域
13‧‧‧內部電極
13a‧‧‧電極氧化區域
16‧‧‧積層部
17‧‧‧側邊緣部
21‧‧‧陶瓷層
22‧‧‧接合部
22a‧‧‧碎片
221‧‧‧端部
222‧‧‧端部
T1‧‧‧陶瓷層之平均厚度
T2‧‧‧碎片之最大長度
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向

Claims (8)

  1. 一種積層陶瓷電容器，其具備：積層部，其具有於第1方向積層之複數層陶瓷層、及以賤金屬材料作為主成分且配置於上述複數層陶瓷層之間之複數個內部電極；側邊緣部，其以陶瓷作為主成分且自與上述第1方向正交之第2方向覆蓋上述積層部；接合部，其配置於上述積層部與上述側邊緣部之間，具有成為上述複數層陶瓷層之上述第1方向之平均尺寸之50%以上的上述第1方向之最大尺寸，且含有包含上述賤金屬材料之氧化物；以及1對外部電極，其於上述積層部中，設置於與上述第1方向及上述第2方向正交之第3方向之一側端及另一側端，上述複數個內部電極對上述1對外部電極交替地伸出。
  2. 如請求項1之積層陶瓷電容器，其中上述接合部包含含有上述氧化物之複數個碎片，且上述複數個碎片中之至少一個碎片之上述第1方向之最大尺寸為上述複數層陶瓷層之上述第1方向之平均尺寸之50%以上。
  3. 如請求項1或2之積層陶瓷電容器，其中上述接合部以與上述複數個內部電極中之鄰接之內部電極之至少一者隔開的方式配置。
  4. 如請求項1或2之積層陶瓷電容器，其中上述複數層陶瓷層之上述第1方向之平均尺寸為0.5μm以下。
  5. 如請求項1或2之積層陶瓷電容器，其中上述賤金屬材料為鎳。
  6. 如請求項1或2之積層陶瓷電容器，其中上述氧化物含有鎂。
  7. 如請求項1或2之積層陶瓷電容器，其中上述內部電極包含形成於上述第2方向之端部且含有上述氧化物之電極氧化區域。
  8. 一種積層陶瓷電容器之製造方法，其係準備積層片材，該積層片材具有於第1方向積層之複數片陶瓷片材、及配置於上述複數片陶瓷片材之間且以賤金屬材料作為主成分之複數個內部電極；藉由將上述積層片材切斷而製作積層晶片，該積層晶片具有上述複數個內部電極之端部露出的側面且上述側面包含上述複數個內部電極中之至少一個內部電極之端部於上述第1方向延展之延展部，上述複數個內部電極交替地於2端面伸出；藉由在上述積層晶片之上述側面設置側邊緣部而製作陶瓷坯體；藉由對上述陶瓷坯體進行煅燒且使上述延展部氧化而形成接合部， 該接合部具有成為由上述複數片陶瓷片材煅燒而成之複數層陶瓷層之上述第1方向之平均尺寸之50%以上的上述第1方向之最大尺寸。
TW107136324A 2017-10-26 2018-10-16 積層陶瓷電容器及積層陶瓷電容器之製造方法 TWI811250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-206830 2017-10-26
JP2017206830A JP7019374B2 (ja) 2017-10-26 2017-10-26 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
TW201923798A TW201923798A (zh) 2019-06-16
TWI811250B true TWI811250B (zh) 2023-08-11

Family

ID=66244153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136324A TWI811250B (zh) 2017-10-26 2018-10-16 積層陶瓷電容器及積層陶瓷電容器之製造方法

Country Status (5)

Country Link
US (1) US10971307B2 (zh)
JP (1) JP7019374B2 (zh)
KR (1) KR102614537B1 (zh)
CN (1) CN109712812B (zh)
TW (1) TWI811250B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102284127B1 (ko) * 2019-12-18 2021-07-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
JP7234951B2 (ja) 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP7444008B2 (ja) * 2020-09-24 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543424A (zh) * 2010-09-28 2012-07-04 株式会社村田制作所 层叠陶瓷电子部件以及其制造方法
JP2014096551A (ja) * 2012-11-07 2014-05-22 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
CN106887333A (zh) * 2015-12-15 2017-06-23 太阳诱电株式会社 层叠陶瓷电容器和其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723662B2 (ja) * 2011-04-20 2015-05-27 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP6014581B2 (ja) * 2013-02-18 2016-10-25 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
KR101699389B1 (ko) * 2013-04-25 2017-01-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 그 제조방법
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543424A (zh) * 2010-09-28 2012-07-04 株式会社村田制作所 层叠陶瓷电子部件以及其制造方法
JP2014096551A (ja) * 2012-11-07 2014-05-22 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
CN106887333A (zh) * 2015-12-15 2017-06-23 太阳诱电株式会社 层叠陶瓷电容器和其制造方法

Also Published As

Publication number Publication date
KR20190046650A (ko) 2019-05-07
KR102614537B1 (ko) 2023-12-18
CN109712812A (zh) 2019-05-03
JP7019374B2 (ja) 2022-02-15
TW201923798A (zh) 2019-06-16
JP2019079977A (ja) 2019-05-23
CN109712812B (zh) 2022-04-05
US20190131074A1 (en) 2019-05-02
US10971307B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
TWI811250B (zh) 積層陶瓷電容器及積層陶瓷電容器之製造方法
JP6745700B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN108573811B (zh) 层叠陶瓷电容器及其制造方法
JP7019781B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7028416B2 (ja) 積層セラミック電子部品
JP6835561B2 (ja) 積層セラミックコンデンサ及びその製造方法
TWI754016B (zh) 積層陶瓷電容器
JP2018107239A (ja) 積層セラミックコンデンサ及びその製造方法
KR20170071417A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
TW201835951A (zh) 積層陶瓷電容器及其製造方法
TW201929240A (zh) 積層陶瓷電子零件及其製造方法
JP7428779B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7116520B2 (ja) 積層セラミック電子部品の製造方法
JP7307827B2 (ja) 積層セラミック電子部品
JP2023065579A (ja) 積層セラミックコンデンサ