KR20190046650A - 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 Download PDF

Info

Publication number
KR20190046650A
KR20190046650A KR1020180124931A KR20180124931A KR20190046650A KR 20190046650 A KR20190046650 A KR 20190046650A KR 1020180124931 A KR1020180124931 A KR 1020180124931A KR 20180124931 A KR20180124931 A KR 20180124931A KR 20190046650 A KR20190046650 A KR 20190046650A
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrodes
side margin
ceramic capacitor
electrode
Prior art date
Application number
KR1020180124931A
Other languages
English (en)
Other versions
KR102614537B1 (ko
Inventor
고따로 미즈노
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20190046650A publication Critical patent/KR20190046650A/ko
Application granted granted Critical
Publication of KR102614537B1 publication Critical patent/KR102614537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

사이드 마진부의 접합 계면에서의 크랙이나 박리를 방지하는 것이 가능한 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다. 본 발명의 일 형태에 따른 적층 세라믹 콘덴서는, 적층부와, 사이드 마진부와, 접합부를 구비한다. 상기 적층부는, 제1 방향으로 적층된 복수의 세라믹층과, 비금속 재료를 주성분으로 하고 상기 복수의 세라믹층의 사이에 배치된 복수의 내부 전극을 갖는다. 상기 사이드 마진부는, 세라믹을 주성분으로 하고, 상기 제1 방향에 직교하는 제2 방향으로부터 상기 적층부를 덮는다. 상기 접합부는, 상기 적층부와 상기 사이드 마진부와의 사이에 배치되고, 상기 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상으로 되는 상기 제1 방향의 최대 치수를 갖고, 상기 비금속 재료를 포함하는 산화물로 구성된다.

Description

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR}
본 발명은, 사이드 마진부를 구비한 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서의 제조 방법에 있어서 내부 전극의 주위를 보호하는 사이드 마진부를 설치하는 기술이 알려져 있다. 예를 들어, 특허문헌 1에 기재된 적층 세라믹 콘덴서에서는, 측면에 내부 전극이 노출된 적층부를 제작하고, 이 적층부의 측면에 사이드 마진부로서의 세라믹 측면층이 형성된다.
일본 특허공개 제2012-94819호 공보
특허문헌 1과 같이 적층부의 측면에 사이드 마진부(세라믹 측면층)를 설치하는 경우, 소성 중에 있어서, 금속 재료로 이루어지는 내부 전극과 사이드 마진부에서 소결 거동이 상이하고, 적층부와 사이드 마진부의 사이에 서로 이격하는 방향의 응력이 발생한다. 이로 인해, 사이드 마진부의 접합 계면에서 크랙이나 박리가 발생하기 쉬워, 이러한 문제를 방지할 수 있는 기술이 요구된다.
이상과 같은 사정을 감안하여, 본 발명의 목적은, 사이드 마진부의 접합 계면에서의 크랙이나 박리를 방지하는 것이 가능한 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태에 따른 적층 세라믹 콘덴서는, 적층부와, 사이드 마진부와, 접합부를 구비한다.
상기 적층부는, 제1 방향으로 적층된 복수의 세라믹층과, 비금속 재료를 주성분으로 하여 상기 복수의 세라믹층의 사이에 배치된 복수의 내부 전극을 갖는다.
상기 사이드 마진부는, 세라믹을 주성분으로 하고, 상기 제1 방향에 직교하는 제2 방향으로부터 상기 적층부를 덮는다.
상기 접합부는, 상기 적층부와 상기 사이드 마진부의 사이에 배치되고, 상기 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상으로 되는 상기 제1 방향의 최대 치수를 갖고, 상기 비금속 재료를 포함하는 산화물로 구성된다.
적층 세라믹 콘덴서의 소성 중, 비금속 재료로 형성된 내부 전극은 수백℃에서 소결하기 시작하고, 그에 수반하여 제2 방향으로 수축한다. 한편, 수백℃의 단계에서는, 세라믹스로 구성된 세라믹층과 사이드 마진부는 미소결의 상태이며, 수축은 일어나지 않는다. 이로 인해, 내부 전극을 갖는 적층부와 사이드 마진부의 사이에 서로 이격하는 방향의 응력이 발생한다.
한편, 접합부는, 내부 전극이 소결하기 시작하는 수백℃에서 비금속 재료를 포함한 산화물로서 생성되기 시작하고, 미소성의 세라믹스보다도 높은 강도를 갖는다. 그래서, 적층부와 사이드 마진부의 사이에 상기 접합부를 설치함으로써, 응력이 발생하는 이들의 접합 계면에 강도가 높은 구성을 배치할 수 있어, 응력에 대해서 내성을 발휘할 수 있다.
또한, 미소결의 세라믹스끼리인 세라믹층과 사이드 마진부의 접합보다도, 산화물화한 비금속 재료와 세라믹스의 접합 쪽이 접합 강도가 높다. 이로 인해, 접합부에 의해, 적층부와 사이드 마진부 사이의 접합 강도를 높일 수 있으며, 응력이 발생한 경우에도 접합 계면에서의 크랙이나 박리를 방지할 수 있다.
또한, 접합부는, 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상으로 되는 상기 제1 방향의 최대 치수를 갖는다. 이에 의해, 사이드 마진부의 접합 계면에 있어서, 산화물로 구성된 영역이 제1 방향으로 연장되도록 배치되고, 접합 계면에서의 산화물 영역의 면적을 충분히 확보할 수 있다. 따라서, 상술한 작용 효과를 충분히 발휘할 수 있어, 접합 계면에서의 크랙이나 박리를 효과적으로 방지할 수 있다.
상기 접합부는, 상기 산화물로 구성된 복수의 단편을 포함하고,
상기 복수의 단편 중 적어도 하나의 단편의 상기 제1 방향의 최대 치수가, 상기 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상이어도 된다.
상기 접합부가 복수의 단편을 포함함으로써, 사이드 마진부의 접합 계면에서의 접합부의 면적을 보다 크게 할 수 있다.
상기 접합부는, 상기 복수의 내부 전극 중 인접하는 내부 전극의 적어도 한쪽으로부터 이격하여 배치되어도 된다.
이에 의해, 접합부의 산화가 충분하지 않은 경우에도, 내부 전극과 접속함에 따른 쇼트의 발생을 방지할 수 있다.
상기 복수의 세라믹층의 상기 제1 방향의 평균 치수는 0.5㎛ 이하여도 된다.
일반적으로, 세라믹층의 제1 방향의 치수(두께)가 얇아짐에 따라 상대적으로 내부 전극의 두께가 두꺼워져서, 소성 시에 보다 큰 응력이 발생하게 된다. 이 경우에도, 상기 접합부를 설치함으로써, 접합 계면에서의 크랙이나 박리를 효과적으로 방지할 수 있다.
상기 비금속 재료는, 구체적으로는 니켈이어도 된다.
또한, 상기 산화물은, 마그네슘을 포함하고 있어도 된다.
이에 의해, 보다 안정적으로 산화물을 형성할 수 있고, 접합부의 절연성을 높여, 내부 전극과 접속함에 따른 쇼트의 발생을 방지할 수 있다.
또한, 상기 내부 전극은, 상기 제2 방향의 단부에 형성되고 상기 산화물로 구성된 전극 산화 영역을 포함하고 있어도 된다.
이에 의해, 사이드 마진부의 접합 계면에 있어서, 산화물로 구성된 영역이 제1 방향과 교차하는 제3 방향으로도 연장된다. 따라서, 산화물 영역의 면적을 보다 크게 할 수 있어, 크랙이나 박리의 발생을 더 효과적으로 방지할 수 있다.
본 발명의 다른 형태에 따른 적층 세라믹 콘덴서의 제조 방법에서는, 제1 방향으로 적층된 복수의 세라믹 시트와, 상기 복수의 세라믹 시트의 사이에 배치된 복수의 내부 전극을 갖는 적층 시트가 준비된다.
상기 적층 시트를 절단함으로써, 상기 복수의 내부 전극의 단부가 노출되는 측면이며, 상기 복수의 내부 전극 중 적어도 하나의 내부 전극의 단부가 상기 제1 방향으로 전연(展延)된 전연부를 포함하는 상기 측면을 갖는 적층 칩이 제작된다.
상기 적층 칩의 상기 측면에 사이드 마진부를 설치함으로써 세라믹 소체가 제작된다.
상기 세라믹 소체를 소성하고, 또한 상기 전연부를 산화시킴으로써, 상기 복수의 세라믹 시트가 소성된 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상으로 되는 상기 제1 방향의 최대 치수를 갖는 접합부가 형성된다.
상기 구성에서는, 절단 공정에 있어서 내부 전극을 전연시키며, 또한 소성 공정에 있어서 상기 전연부를 산화시킴으로써, 상기 접합부를 구비한 세라믹 콘덴서를 용이하게 제조할 수 있다.
이상과 같이, 본 발명에 따르면, 사이드 마진부의 접합 계면에서의 크랙이나 박리를 방지하는 것이 가능한 적층 세라믹 콘덴서 및 그 제조 방법을 제공할 수 있다.
도 1은, 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 사시도이다.
도 2는, 상기 적층 세라믹 콘덴서의 도 1의 A-A'선을 따른 단면도이다.
도 3은, 상기 적층 세라믹 콘덴서의 도 1의 B-B'선을 따른 단면도이다.
도 4는, 상기 적층 세라믹 콘덴서의 도 3의 영역 S를 확대하여 나타내는 부분 단면도이다.
도 5는, 상기 적층 세라믹 콘덴서의 적층부에서의 사이드 마진부와 접합되는 측면을 확대하여 나타내는 부분 단면도이다.
도 6은, 상기 적층 세라믹 콘덴서의 단면의 미세 조직을 나타내는 도면이다.
도 7은, 상기 적층 세라믹 콘덴서의 제조 방법을 나타내는 흐름도이다.
도 8은, 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도이다.
도 9는, 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 사시도이다.
도 10은, 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 평면도이다.
도 11은, 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 단면도이다.
도 12는, 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 사시도이다.
도 13은, 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 확대 측면도이다.
도 14는, 상기 적층 세라믹 콘덴서의 제조 과정을 나타내는 사시도이다.
도 15는, 박리율의 평가 결과를 나타내는 그래프이다.
도 16은, 본 발명의 다른 실시 형태에 따른 적층 세라믹 콘덴서의 부분 단면도이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.
도면에는, 적절히 서로 직교하는 X축, Y축, 및 Z축이 도시되어 있다. X축, Y축, 및 Z축은 전체 도면에 있어서 공통이다.
1. 적층 세라믹 콘덴서(10)의 기본 구성
도 1 내지 도 3은, 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서(10)를 나타내는 도면이다. 도 1은, 적층 세라믹 콘덴서(10)의 사시도이다. 도 2는, 적층 세라믹 콘덴서(10)의 도 1의 A-A'선을 따른 단면도이다. 도 3은, 적층 세라믹 콘덴서(10)의 도 1의 B-B'선을 따른 단면도이다.
적층 세라믹 콘덴서(10)는, 세라믹 소체(11)와, 제1 외부 전극(14)과, 제2 외부 전극(15)을 구비한다. 세라믹 소체(11)는, 전형적으로는, X축 방향을 향한 2개의 단부면과, Y축 방향을 향한 2개의 측면과, Z축 방향을 향한 2개의 주면을 갖는다. 세라믹 소체(11)의 각 면을 접속하는 모서리부는 모따기되어 있다.
또한, 세라믹 소체(11)의 형상은, 상기한 것으로 한정되지 않는다. 즉, 세라믹 소체(11)는, 도 1 내지 도 3에 도시한 바와 같은 직육면체 형상이 아니어도 된다. 예를 들어, 세라믹 소체(11)의 각 면은 곡면이어도 되며, 세라믹 소체(11)는 전체적으로 둥근 형상이어도 된다.
외부 전극(14, 15)은, 세라믹 소체(11)의 X축 방향 양 단부면을 덮고, X축 방향 양 단부면에 접속하는 4개의 면(2개의 주면 및 2개의 측면)으로 연장 돌출되어 있다. 이에 의해, 외부 전극(14, 15)의 어느 것에 있어서도, X-Z 평면에 평행한 단면 및 X-Y 평면에 평행한 단면의 형상이 U자 형상으로 되어 있다.
세라믹 소체(11)는, 적층부(16)와, 사이드 마진부(17)를 갖는다. 사이드 마진부(17)는, 적층부(16)의 Y축 방향을 향한 양 측면의 전체 영역을 각각 덮고 있다.
적층부(16)는, 용량 형성부(19)와, 커버부(20)를 갖는다. 커버부(20)는, 용량 형성부(19)의 Z축 방향 상하면을 각각 덮고 있다. 용량 형성부(19)는, 복수의 세라믹층(21)과, 복수의 제1 내부 전극(12)과, 복수의 제2 내부 전극(13)을 갖는다. 커버부(20)에는, 내부 전극(12, 13)이 설치되어 있지 않다.
내부 전극(12, 13)은, Z축 방향으로 적층된 복수의 세라믹층(21)의 사이에, Z축 방향을 따라서 교대로 배치되어 있다. 제1 내부 전극(12)은, 제1 외부 전극(14)에 접속되고, 제2 외부 전극(15)으로부터 이격되어 있다. 제2 내부 전극(13)은, 제2 외부 전극(15)에 접속되고, 제1 외부 전극(14)으로부터 이격되어 있다.
내부 전극(12, 13)은, 비금속을 주성분으로 하여 구성되고, 적층 세라믹 콘덴서(10)의 내부 전극으로서 기능한다. 내부 전극(12, 13)을 구성하는 비금속으로서는, 전형적으로는 니켈(Ni)을 들 수 있으며, 그 이외에, 구리(Cu) 등을 들 수 있다.
이와 같이, 세라믹 소체(11)에서는, 용량 형성부(19)에서의 외부 전극(14, 15)이 설치된 X축 방향 양 단부면 이외의 면이 사이드 마진부(17) 및 커버부(20)에 의해 덮여 있다. 사이드 마진부(17) 및 커버부(20)는, 주로 용량 형성부(19)의 주위를 보호하고, 내부 전극(12, 13)의 절연성을 확보하는 기능을 갖는다.
용량 형성부(19)에서의 내부 전극(12, 13) 사이의 세라믹층(21)은, 유전체 세라믹스에 의해 형성되어 있다. 적층 세라믹 콘덴서(10)에서는, 용량 형성부(19)에서의 용량을 크게 하기 위해서, 세라믹층(21)을 구성하는 유전체 세라믹스로서 고유전율의 것이 사용된다.
보다 구체적으로, 적층 세라믹 콘덴서(10)에서는, 세라믹층(21)을 구성하는 고유전율의 유전체 세라믹스로서, 티타늄산바륨(BaTiO3)계 재료의 다결정체, 즉 바륨(Ba) 및 티타늄(Ti)을 포함하는 페로브스카이트 구조의 다결정체를 사용한다. 이에 의해, 적층 세라믹 콘덴서(10)에서는 대용량이 얻어진다.
또한, 세라믹층(21)은, 티타늄산스트론튬(SrTiO3)계, 티타늄산칼슘(CaTiO3)계, 티타늄산마그네슘(MgTiO3)계, 지르콘산칼슘(CaZrO3)계, 티타늄산지르콘산칼슘(Ca(Zr, Ti)O3)계, 지르콘산 바륨(BaZrO3)계, 산화티타늄(TiO2)계 등으로 구성해도 된다.
사이드 마진부(17) 및 커버부(20)도, 유전체 세라믹스에 의해 형성되어 있다. 사이드 마진부(17) 및 커버부(20)를 형성하는 재료는, 절연성 세라믹스이면 되지만, 세라믹층(21)과 마찬가지의 유전체 세라믹스를 사용함으로써 세라믹 소체(11)에서의 내부 응력이 억제된다.
상기 구성에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15)의 사이에 전압이 인가되면, 제1 내부 전극(12)과 제2 내부 전극(13) 사이의 복수의 세라믹층(21)에 전압이 가해진다. 이에 의해, 적층 세라믹 콘덴서(10)에서는, 제1 외부 전극(14)과 제2 외부 전극(15) 사이의 전압에 따른 전하가 축적된다.
또한, 본 실시 형태에 따른 적층 세라믹 콘덴서(10)의 기본 구성은, 도 1 내지 도 3에 도시한 구성으로 한정되지 않고, 적절히 변경 가능하다. 예를 들어, 내부 전극(12, 13)의 매수나 세라믹층(21)의 두께는, 적층 세라믹 콘덴서(10)에 요구되는 사이즈나 성능에 따라서, 적절히 결정 가능하다.
2. 적층 세라믹 콘덴서(10)의 상세 구성
적층 세라믹 콘덴서(10)의 세라믹 소체(11)는, 예를 들어 미소성의 적층부(16)의 측면에 미소성의 사이드 마진부(17)가 접합되고, 소성됨으로써 제조된다. 소성 공정에 있어서, 내부 전극(12, 13)을 구성하는 금속 재료와 유전체 세라믹스의 소결 온도가 상이한 점에서, 적층부(16)와 사이드 마진부(17) 사이의 접합 계면에서 응력이 집중되고, 크랙이나 박리 등의 발생이 염려된다. 따라서, 이들 사이의 접합 강도의 확보가 매우 중요해진다.
그래서, 적층 세라믹 콘덴서(10)는, 적층부(16)와 사이드 마진부(17) 사이의 접합 강도를 확보하기 위해서, 접합부(22)를 구비하는 것을 특징으로 한다. 이하, 도 4 및 도 5를 이용하여 접합부(22)의 구성에 대하여 설명한다.
도 4는, 적층 세라믹 콘덴서(10)의 도 3의 일점쇄선으로 둘러싼 영역 S를 확대해서 나타내는 부분 단면도이다. 도 5는, 적층부(16)의 사이드 마진부(17)와 접합되는 측면(Y축 방향 측면)을 확대해서 모식적으로 나타내는 부분 단면도이다.
도 4 및 도 5에 도시한 바와 같이, 접합부(22)는, 적층부(16)와 사이드 마진부(17)의 사이에 배치된다. 접합부(22)는, 본 실시 형태에 있어서 복수의 단편(22a)을 포함한다. 본 실시 형태의 단편(22a)은, Z축 방향에 대략 평행한 직선 형상으로 나란히 배치되어 있다. 각 단편(22a)은, 대략 동일한 형상으로 구성되지만, 서로 다른 형상이어도 된다.
본 실시 형태에 있어서, 접합부(22)는, 인접하는 내부 전극(12, 13)의 한쪽으로부터 이격하여 배치되어 있으며, 각 단편(22a)이, 인접하는 내부 전극(12, 13)의 한쪽으로부터 연장 돌출되어 구성된다. 즉, 단편(22a)의 한쪽의 단부(221)가 내부 전극(12, 13)의 한쪽의 내부 전극과 접속되고, 당해 내부 전극의 Y축 방향 선단부로부터 Z축 방향 하방으로 연장되도록 구성된다. 접합부(22)의 다른 쪽 단부(222)는, 내부 전극과 이격되어 있다. 또한, 모든 단편(22a)이 인접하는 내부 전극(12, 13)의 한쪽으로부터 연장 돌출되어 있지 않아도 되며, 후술하는 바와 같이, 어느 한쪽의 단편(22a)이 인접하는 내부 전극(12, 13)의 양쪽으로부터 이격하고 있어도 된다. 이에 의해, 접합부(22)의 절연성이 불충분한 경우라도, 접합부(22)에 의한 내부 전극(12, 13) 사이의 쇼트의 발생을 방지할 수 있다.
접합부(22)의 복수의 단편(22a) 중 적어도 하나의 단편(22a)은, Z축 방향의 최대 치수(최대 길이 T2)가 복수의 세라믹층(21)의 Z축 방향의 평균 치수(평균 두께 T1)의 50％ 이상 100％ 미만으로 구성된다. 접합부(22)의 최대 길이 T2는, 각 단편(22a)에서의 단부(221, 222) 사이의 Z축 방향의 치수 중, 가장 큰 치수를 의미한다. 즉, 최대 길이 T2는, 복수의 단편(22a) 중 Z축 방향의 치수가 가장 긴 단편(22a)의 치수이다. 본 실시 형태에 있어서, 단편(22a)의 한쪽의 단부(221)는 내부 전극(12, 13)과 접속되어 있지만, 이 경우의 최대 길이 T2는, 내부 전극(12, 13)의 Y축 방향 단부에서의 Z축 방향 하단으로부터 단편(22a)의 다른 쪽의 단부(222)까지의 Z축 방향의 치수를 의미하는 것으로 한다.
또한, 세라믹층(21)의 평균 두께 T1은, 세라믹층(21)의 복수 개소에 있어서 측정된 두께의 평균값으로서 구할 수 있다. 세라믹층(21)의 두께를 측정하는 위치나 수는 임의로 결정 가능하다. 이하, 도 6을 참조하면서, 세라믹층(21)의 평균 두께 T의 측정 방법의 일례에 대하여 설명한다.
도 6은, 주사형 전자 현미경에 의해 12.6㎛×8.35㎛의 시야에서 관찰한 세라믹 소체(11)의 단면의 미세 조직을 나타내는 도면이다. 이 시야 내의 6층의 세라믹층(21)에 대하여, 2㎛의 등간격의 화살표로 나타낸 5군데의 두께를 측정한다. 그리고, 얻어진 30군데의 두께의 평균값을 평균 두께 T1로 할 수 있다.
적층 세라믹 콘덴서(10)에서는, 세라믹층(21)이 얇게 구성되고, 예를 들어 세라믹층(21)의 평균 두께 T1은 0.5㎛ 이하이다. 일반적으로, 세라믹층이 얇은 적층 세라믹 콘덴서에서는, 적층 세라믹 콘덴서의 대용량화나 소형화, 박형화에 유리한 한편, 사이드 마진부의 크랙이나 박리가 발생하기 쉽다. 그러나, 접합부(22)를 구비한 적층 세라믹 콘덴서(10)에서는, 세라믹층(21)의 평균 두께 T1이 0.5㎛ 이하여도, 후술하는 바와 같이 크랙이나 박리의 발생을 효과적으로 방지할 수 있다. 본 실시 형태에 따르면, 적층 세라믹 콘덴서(10)의 대용량화나 소형화, 박형화와, 수율 향상의 효과를 양립시킬 수 있다.
접합부(22)는, 내부 전극(12, 13)의 주성분인 니켈 등의 비금속 재료의 산화물에 의해 구성되고, 절연성을 갖는다. 이에 의해, 세라믹층(21)의 평균 두께 T1이 얇아진 경우라도, 접합부(22)에 의한 쇼트의 발생을 보다 확실하게 억제할 수 있다. 또한 접합부(22)는, 니켈 외에도 마그네슘(Mg)을 포함하고 있으며, 마그네슘을 포함하는 니켈 복합 산화물로 구성되어도 된다.
또한, 본 실시 형태의 내부 전극(12, 13)은, 적층부(16)의 측면 근방에 있는 Y축 방향의 단부에, 도전성을 갖지 않는 전극 산화 영역(12a, 13a)을 갖는다. 전극 산화 영역(12a, 13a)은, 접합부(22)와 동일한 재료로 구성된다. 즉 전극 산화 영역(12a, 13a)은, 내부 전극(12, 13)의 주성분인 니켈 등의 비금속 재료의 산화물에 의해 구성된다. 당해 산화물은, 마그네슘을 포함하는 니켈 복합 산화물이어도 된다.
이 구성에 의해, 적층부(16)와 사이드 마진부(17)의 접합 계면에는, 비금속 재료의 산화물로 구성된 접합부(22)의 각 단편(22a) 및 전극 산화 영역(12a, 13a)이 배치된다. 즉, 상기 접합 계면에는, 전극 산화 영역(12a, 13a)이 층 형상으로 배치되는 것 외에도, Z축 방향으로 연장되는 접합부(22)가 배치된다. 따라서, 산화물로 구성된 산화 영역이 층 형상으로 국한되지 않고, ZX 평면 내로 확대되어 배치된다.
즉, 접합부(22)를 설치함으로써, 상기 접합 계면에서의 산화 영역의 면적을 증가시킬 수 있고, 적층 세라믹 콘덴서(10)의 소결 과정에 있어서, 적층부(16)와 사이드 마진부(17)의 접합 강도를 높일 수 있다. 이하, 「적층 세라믹 콘덴서(10)의 제조 방법」에 있어서 상세히 설명한다.
3. 적층 세라믹 콘덴서(10)의 제조 방법
도 7은, 적층 세라믹 콘덴서(10)의 제조 방법을 나타내는 흐름도이다. 도 8 내지 도 14는, 적층 세라믹 콘덴서(10)의 제조 과정을 나타내는 도면이다. 이하, 적층 세라믹 콘덴서(10)의 제조 방법에 대하여, 도 7을 따라서, 도 8 내지 도 14를 적절히 참조하면서 설명한다.
3.1 스텝 S01: 세라믹 시트 준비
스텝 S01에서는, 용량 형성부(19)를 형성하기 위한 제1 세라믹 시트(101) 및 제2 세라믹 시트(102)와, 커버부(20)를 형성하기 위한 제3 세라믹 시트(103)를 준비한다. 세라믹 시트(101, 102, 103)는, 유전체 세라믹스를 주성분으로 하는 미소성의 유전체 그린 시트로서 구성된다.
세라믹 시트(101, 102, 103)는, 예를 들어 롤 코터나 닥터 블레이드 등을 사용하여 시트 형상으로 성형된다. 세라믹 시트(101, 102)의 두께는, 소성 후의 용량 형성부(19)에서의 세라믹층(21)의 평균 두께 T1이 0.5㎛ 이하로 되도록 조정된다. 세라믹 시트(103)의 두께는 적절히 조정 가능하다.
도 8은, 세라믹 시트(101, 102, 103)의 평면도이다. 이 단계에서는, 세라믹 시트(101, 102, 103)가, 개편화되지 않은 대형(판)의 시트로서 구성된다. 도 8에는, 각 적층 세라믹 콘덴서(10)마다 개편화할 때의 절단선 Lx, Ly가 도시되어 있다. 절단선 Lx는 X축에 평행하며, 절단선 Ly는 Y축에 평행하다.
도 8에 도시한 바와 같이, 제1 세라믹 시트(101)에는 제1 내부 전극(12)에 대응하는 미소성의 제1 내부 전극(112)이 형성되고, 제2 세라믹 시트(102)에는 제2 내부 전극(13)에 대응하는 미소성의 제2 내부 전극(113)이 형성되어 있다. 또한, 커버부(20)에 대응하는 제3 세라믹 시트(103)에는 내부 전극이 형성되어 있지 않다.
내부 전극(112, 113)은, 임의의 도전성 페이스트를 세라믹 시트(101, 102)에 도포함으로써 형성할 수 있다. 도전성 페이스트의 도포 방법은, 공지된 기술로부터 임의로 선택 가능하다. 예를 들어, 도전성 페이스트의 도포에는, 스크린 인쇄법이나 그라비아 인쇄법을 이용할 수 있다.
내부 전극(112, 113)에는, 절단선 Ly를 따른 X축 방향의 간극이, 절단선 Ly 1개 걸러 형성되어 있다. 제1 내부 전극(112)의 간극과 제2 내부 전극(113)의 간극은 X축 방향으로 번갈아 배치되어 있다. 즉, 제1 내부 전극(112)의 간극을 통하는 절단선 Ly와 제2 내부 전극(113)의 간극을 통하는 절단선 Ly가 교대로 배열되어 있다.
3.2 스텝 S02: 적층
스텝 S02에서는, 스텝 S01에서 준비한 세라믹 시트(101, 102, 103)를, 도 9 에 도시한 바와 같이 적층함으로써 적층 시트(104)를 제작한다. 적층 시트(104)에서는, 용량 형성부(19)에 대응하는 제1 세라믹 시트(101) 및 제2 세라믹 시트(102)가 Z축 방향으로 교대로 적층되어 있다.
또한, 적층 시트(104)에서는, 교대로 적층된 세라믹 시트(101, 102)의 Z축 방향 상하면에 커버부(20)에 대응하는 제3 세라믹 시트(103)가 적층된다. 또한, 도 9에 도시한 예에서는, 제3 세라믹 시트(103)가 각각 3매씩 적층되어 있지만, 제3 세라믹 시트(103)의 매수는 적절히 변경 가능하다.
적층 시트(104)는, 세라믹 시트(101, 102, 103)를 압착함으로써 일체화된다. 세라믹 시트(101, 102, 103)의 압착에는, 예를 들어 정수압 가압이나 1축 가압 등을 사용하는 것이 바람직하다. 이에 의해, 적층 시트(104)를 고밀도화하는 것이 가능하다.
3.3 스텝 S03: 절단
스텝 S03에서는, 스텝 S02에서 얻어진 적층 시트(104)를, 도 10에 도시한 바와 같이 절단선 Lx, Ly를 따라 절단함으로써, 미소성의 적층 칩(116)을 제작한다. 적층 칩(116)은, 소성 후의 적층부(16)에 대응한다. 적층 시트(104)의 절단에는, 예를 들어 압박 절단날이나 회전날 등을 사용할 수 있다.
보다 상세하게는, 적층 시트(104)는, 보유 지지 부재 C에 의해 보유 지지된 상태에서, 절단선 Lx, Ly를 따라서 절단된다. 이에 의해, 적층 시트(104)가 개편화되고, 적층 칩(116)이 얻어진다. 이때, 보유 지지 부재 C는 절단되어 있지 않고, 각 적층 칩(116)은 보유 지지 부재 C에 의해 접속되어 있다.
도 11은, 스텝 S03의 프로세스를 나타내는 적층 시트(104)의 단면도이다. 여기에서는, 압박 절단날 B를 구비하는 절단 장치를 사용하여 적층 시트(104)를 절단하는 예에 대하여 설명한다.
우선, 도 11의 (A)에 도시한 바와 같이, Z축 방향 하방을 향한 압박 절단날 B를 적층 시트(104)의 Z축 방향 상방에 배치시킨다.
다음으로, 도 11의 (B)에 도시한 바와 같이, 압박 절단날 B가 보유 지지 부재 C에 도달할 때까지, 압박 절단날 B를 Z축 방향 하방으로 이동시켜, 적층 시트(104)를 절단한다. 이때, 보유 지지 부재 C에는 압박 절단날 B를 관통시키지 않고, 보유 지지 부재 C가 절단되지 않도록 한다.
그리고, 도 11의 (C)에 도시한 바와 같이, 압박 절단날 B를 Z축 방향 상방으로 이동시켜, 적층 시트(104)로부터 압박 절단날 B를 인발한다.
이에 의해, 적층 시트(104)가 복수의 적층 칩(116)으로 개편화된다. 이때, 보유 지지 부재 C는, 절단되지 않고, 각 적층 칩(116)을 접속하고 있다. 이에 의해, 이후의 스텝에 있어서 복수의 적층 칩(116)을 일괄적으로 취급하는 것이 가능하게 되어, 제조 효율이 향상된다.
도 12는, 스텝 S03에서 얻어지는 적층 칩(116)의 사시도이다. 적층 칩(116)에는, 용량 형성부(119) 및 커버부(120)가 형성되어 있다. 적층 칩(116)에서는, 절단면인 양측면 P, Q에 내부 전극(112, 113)의 단부가 노출되어 있다. 내부 전극(112, 113)의 사이에는 세라믹층(121)이 형성되어 있다.
도 13은, 스텝 S03의 직후의 적층 칩(116)의 측면 P, Q를 예시하는 확대 측면도이다.
도 13에 도시한 측면 P, Q에는, 내부 전극(112, 113)의 단부가 스텝 S03에서의 압박 절단날 B의 압박 절단 방향인 Z축 방향으로 전연된 전연부 R이 형성되어 있다. 전연부 R은, 예를 들어 절단면인 측면 P, Q에 압박 절단날 B로부터 Z축 방향 하방으로의 힘이 가해지고, 내부 전극(112, 113)의 단부에 Z축 방향 하측으로의 변형이 발생함으로써 형성된다. 이때 압박 절단날 B의 날끝의 각도나 형상을 조정함으로써, 전연부 R의 형상을 제어할 수 있다. 보다 구체적으로는, 날끝의 각도를 크게 함으로써 전연부 R의 Z축 방향의 길이를 길게 하거나, 날끝을 요철의 형상에 함으로써, 전연부 R의 Z축 방향의 길이를 부분적으로 상이하게 할 수 있다.
또한, 전연부 R의 형성 방법은 이들로 한정되지 않고, 절단 후의 측면 P, Q에 표면 처리를 행하여 형성되어도 되며, 내부 전극(112, 113)을 구성하는 비금속 재료를 포함하는 부재를 부여하는 등의 방법으로 형성되어도 된다.
전연부 R은, 후술하는 스텝 S05(소성)에 있어서 산화되고, 접합부(22)로 된다. 이에 의해, 적층부(16)의 측면에서의 절연성이 확보되고, 소성 후의 내부 전극(12, 13)에서는 쇼트가 발생하지 않는다.
3.4 스텝 S04: 사이드 마진부 형성
스텝 S04에서는, 스텝 S03에서 얻어진 적층 칩(116)에서의 내부 전극(112, 113)이 노출된 측면에 미소성의 사이드 마진부(117)를 설치함으로써, 도 14에 도시한 미소성의 세라믹 소체(111)를 제작한다. 사이드 마진부(117)는, 세라믹 시트나 세라믹 슬러리로 형성된다.
스텝 S04에서는, 스텝 S03에서의 적층 칩(116)의 절단면인 양측면 P, Q에 사이드 마진부(117)가 설치된다. 이로 인해, 스텝 S04에서는, 미리 보유 지지 부재 C로부터 적층 칩(116)을 박리하고, 적층 칩(116)의 방향을 90도 회전시켜 두는 것이 바람직하다.
사이드 마진부(117)는, 예를 들어 세라믹 시트를 적층 칩(116)의 측면 P, Q에 점착함으로써 형성할 수 있다. 또한, 사이드 마진부(117)는, 적층 칩(116)의 측면 P, Q를, 예를 들어 도포나 딥 등에 의해 세라믹 슬러리로 코팅함으로써 형성할 수도 있다.
3.5 스텝 S05: 소성
스텝 S05에서는, 스텝 S04에서 얻어진 미소성의 세라믹 소체(111)를 소결시킴으로써, 도 1 내지 도 3에 도시한 적층 세라믹 콘덴서(10)의 세라믹 소체(11)를 제작한다. 즉, 스텝 S05에 의해, 적층 칩(116)이 적층부(16)로 되고, 사이드 마진부(117)가 사이드 마진부(17)로 된다.
스텝 S05에서의 소성 온도는, 세라믹 소체(111)의 소결 온도에 기초하여 결정 가능하다. 예를 들어, 유전체 세라믹스로서 티타늄산바륨계 재료를 사용하는 경우에는, 소성 온도를 1000 내지 1300℃ 정도로 할 수 있다. 또한, 소성은, 예를 들어 환원 분위기하에서, 또는 저산소 분압 분위기하에서 행할 수 있다.
소성 시에는, 적층 칩(116)과 사이드 마진부(117)에서 소결 거동이 상이하기 때문에, 사이드 마진부(117)로부터 적층 칩(116)의 측면 P, Q에 응력이 가해진다. 보다 상세하게는, 우선 비금속 재료로 구성된 내부 전극(112, 113)이 수백℃에서 소결하기 시작한다. 이 소결에 수반하여, 내부 전극(112, 113)은 Y축 방향의 중앙부를 향해서 수축한다. 한편, 소결 온도가 높은 세라믹으로 구성된 사이드 마진부(117)와 세라믹층(121)은, 수백℃에서는 미소결의 상태이며, 수축하지 않는다. 이에 의해, 적층 칩(116)의 측면 P, Q와 사이드 마진부(117) 사이의 접합 계면에서는, Y축 방향으로 서로 이격하는 방향의 응력이 발생한다.
본 실시 형태의 소성 공정에서는, 세라믹 소체(111)의 외부로부터 내부 전극(112, 113)의 Y축 방향의 단부에 산소가 공급된다. 이에 의해, 전연부 R을 포함하는 내부 전극(112, 113)의 단부에, 내부 전극(112, 113)을 구성하는 비금속 재료를 포함하는 산화물이 생성된다. 따라서, 접합부(22) 및 전극 산화 영역(12a, 13a)이 형성된다. 접합부(22) 및 전극 산화 영역(12a, 13a)은, 내부 전극이 소결하기 시작하는 수백℃에서 비금속 재료를 포함한 산화물로서 생성되기 시작한다.
산화물로 구성된 접합부(22) 및 전극 산화 영역(12a, 13a)은, 수백℃의 상태에 있어서, 미소결의 세라믹층(121) 및 사이드 마진부(117)보다도 높은 강도를 갖는다. 즉, 접합부(22) 및 전극 산화 영역(12a, 13a)이 응력에 대해서 높은 내성을 갖기 때문에, 당해 접합 계면에서의 크랙이나 박리의 발생을 억제할 수 있다.
또한, 상기 접합 계면에서는, 전극 산화 영역(12a, 13a)이 X축 방향으로 연장되고, 접합부(22)가 Z축 방향으로 연장되어 배치된다. 접합부(22)의 Z축 방향의 최대 길이 T2가 소성 후의 세라믹층(21)의 평균 두께 T1의 50％ 이상으로 구성됨으로써, 높은 강도를 갖는 산화 영역의 면적을 충분히 확보할 수 있어, 상기 접합 계면에서의 크랙이나 박리의 발생을 효과적으로 억제할 수 있다.
소성 시의 수백℃의 상태에 있어서, 미소결의 세라믹 재료끼리의 접합 강도보다도, 산화물화한 비금속 재료와 미소결의 세라믹 재료의 접합 강도 쪽이 높다. 접합부(22)의 Z축 방향의 최대 길이 T2가 세라믹층(21)의 평균 두께 T1의 50％ 이상으로 구성됨으로써, 크랙이나 박리를 충분히 방지할 수 있을 정도로 미소결의 세라믹 재료와의 접합 강도를 높일 수 있다.
또한, 세라믹층(21)의 평균 두께 T1이 0.5㎛ 이하로 되는 구성에서는, 적층 칩(116)의 세라믹 부분의 두께에 대해서 상대적으로 내부 전극(112, 113)의 두께가 커지게 되어, 소성 시에 가해지는 응력이 커진다. 이 경우에도, 접합부(22)를 설치함으로써, 응력에 대해서 충분한 내성을 확보할 수 있어, 크랙이나 박리의 발생을 효과적으로 방지할 수 있다.
또한, 소성 공정에 있어서 안정적으로 접합부(22) 및 전극 산화 영역(12a, 13a)을 산화시키기 위해서, 사이드 마진부(117), 세라믹층(121) 등이 마그네슘을 포함하고 있어도 된다. 이 구성에서는, 사이드 마진부(117) 등에 포함되는 마그네슘이, 소성 시에 내부 전극(112, 113)의 Y축 방향의 단부에 공급된다. 이에 의해, 내부 전극(112, 113)의 Y축 방향의 단부에서는, 니켈이 마그네슘 및 산소를 도입하면서 접합부(22) 및 전극 산화 영역(12a, 13a)이 형성된다. 따라서, 충분히 산화되어 절연성이 높은 접합부(22) 및 전극 산화 영역(12a, 13a)을 형성할 수 있다.
3.6 스텝 S06: 외부 전극 형성
스텝 S06에서는, 스텝 S05에서 얻어진 세라믹 소체(11)에 외부 전극(14, 15)을 형성함으로써, 도 1 내지 도 3에 도시한 적층 세라믹 콘덴서(10)를 제작한다. 스텝 S06에서는, 예를 들어 세라믹 소체(11)의 X축 방향 단부면에, 외부 전극(14, 15)을 구성하는 하지막, 중간막 및 표면막을 형성한다.
보다 상세하게, 스텝 S06에서는, 우선, 세라믹 소체(11)의 X축 방향 양 단부면을 덮도록 미소성의 전극 재료를 도포한다. 도포된 미소성의 전극 재료를, 예를 들어 환원 분위기하에서, 또는 저산소 분압 분위기하에서 베이킹을 행함으로써, 세라믹 소체(11)에 외부 전극(14, 15)의 하지막이 형성된다.
그리고, 세라믹 소체(11)에 베이킹된 외부 전극(14, 15)의 하지막 위에, 외부 전극(14, 15)의 중간막이 형성되고, 또한 외부 전극(14, 15)의 표면막이 형성된다. 외부 전극(14, 15)의 중간막 및 하지막의 형성에는, 예를 들어 전해 도금 등의 도금 처리를 사용할 수 있다.
또한, 상기의 스텝 S06에서의 처리의 일부를, 스텝 S05 전에 행해도 된다. 예를 들어, 스텝 S05 전에 미소성의 세라믹 소체(111)의 X축 방향 양 단부면에 미소성의 전극 재료를 도포해도 된다. 이에 의해, 스텝 S05에 있어서, 미소성의 세라믹 소체(111)의 소성과 전극 재료의 베이킹을 동시에 행할 수 있다.
4. 실시예 및 비교예
본 실시 형태의 실시예 및 비교예로서, 상기의 제조 방법에 기초하여 적층 세라믹 콘덴서(10)의 샘플을 제작하였다. 이 샘플에서는, X축 방향의 치수를 1㎜로 하고, Y축 방향 및 Z축 방향의 치수를 0.5㎜로 하였다.
각 샘플에서는, 절단 공정에 있어서 압박 절단날의 날끝의 선단 각도에 의해 절단면의 내부 전극의 전연 상태를 제어하였다. 이에 의해, 실시예 1 내지 5로서, 세라믹층의 평균 두께의 50％ 이상의 최대 길이를 갖는 접합부를 구비한 샘플을 1000개씩 제작하였다. 또한 비교예 1 내지 5로서, 상기 접합부를 구비하지 않는 샘플을 1000개씩 제작하였다. 각 실시예 및 각 비교예에서는 세라믹층의 평균 두께를 변화시키고, 실시예 1 및 비교예 1에서는 1.0㎛, 실시예 2 및 비교예 2에서는 0.8㎛, 실시예 3 및 비교예 3에서는 0.6㎛, 실시예 4 및 비교예 4에서는 0.5㎛, 실시예 5 및 비교예 5에서는 0.4㎛로 하였다.
비교예의 샘플에서는, 사이드 마진부의 접합 계면에 있어서, X축 방향으로 연장되는 전극 산화 영역이 형성되어 있으며, 산화물로 구성된 영역이 층 형상(선형상)으로 배치되어 있다. 한편, 실시예의 샘플에서는, 당해 접합 계면에 있어서, X축 방향으로 연장되는 전극 산화 영역과 Z축 방향으로 연장되는 접합부가 형성되어 있고, 산화물로 구성된 영역이 ZX 면 내로 확대되어 배치되어 있다.
각 샘플의 사이드 마진부의 박리율의 평가를 행하였다. 박리율의 평가에서는, 눈으로 보아, 각 샘플의 사이드 마진부에 박리가 있는지 여부를 판정하고, 샘플 1000개당 박리가 있는 샘플의 수를 각 실시예 및 비교예의 박리율로서 산출하였다. 이들 결과를, 표 1 및 도 15에 나타낸다. 또한, 도 15는, 박리율의 평가 결과를 나타내는 그래프이며, 횡축이 세라믹층의 평균 두께, 종축이 박리율을 나타낸다. 상기 그래프에 있어서, 검은색 동그라미는 실시예, 흰색 동그라미는 비교예의 결과를 나타낸다.
Figure pat00001
표 1 및 도 15에 나타낸 바와 같이, 실시예 1 내지 5에서는, 세라믹층의 평균 두께에 구애받지 않고, 모두 박리율은 0.3％로 수렴되어 있었다. 한편, 비교예 1 내지 5에서는, 모두 박리율이 1％ 이상이며, 실시예 1 내지 5보다도 대폭 높았다. 또한, 세라믹층의 평균 두께가 작아짐에 따라서 박리율이 높아지는 경향이 있으며, 세라믹층의 평균 두께가 0.5㎛ 이하로 되는 비교예 4, 5에서는 박리율이 5％ 이상이었다. 이 결과로부터, 본 실시예의 구성에서는, 세라믹층의 평균 두께가 0.5㎛ 이하인 구성에 있어서, 특히 박리의 방지 효과가 높은 것이 확인되었다.
5. 그 밖의 실시 형태
이상, 본 발명의 실시 형태에 대하여 설명하였지만, 본 발명은 상술한 실시 형태만으로 한정되는 것이 아니라 다양하게 변경을 가할 수 있음은 물론이다.
접합부(22)의 단편(22a)은, 1층의 내부 전극에 대해서 1개 배치되어 있어도 되고, 복수 배치되어 있어도 된다. 또한, 각 단편(22a)은, Z축 방향에 대해서 비스듬히 연장되는 직선 형상으로 배치되어 있어도 된다. 또는, 각 단편(22a)은, 랜덤하게 배치되어 있어도 된다.
접합부(22)는, 인접하는 내부 전극(12, 13)의 한쪽으로부터 이격되어 있는 구성으로 한정되지 않고, 충분한 절연성을 갖고 있는 경우에는, 인접하는 내부 전극(12, 13)의 양쪽에 접속되어 있어도 된다. 이 경우에는, 접합부(22)의 최대 길이 T2가 세라믹층(21)의 평균 두께 T1의 100％ 이상으로 될 수 있다.
접합부(22)는, 복수의 단편(22a)으로 구성되는 예로 한정되지 않고, 1개의 단편으로 구성되어 있어도 된다. 이 경우, 당해 단편의 최대 길이 T2가 세라믹층(21)의 평균 두께 T1의 50％ 이상으로 구성된다. 예를 들어 접합부(22)는, 복수의 내부 전극(12, 13)에 걸쳐 Z축 방향으로 연장되는 긴 1개의 단편으로 구성되어 있어도 된다.
도 16은, 다른 실시 형태에 따른 적층 세라믹 콘덴서(30)의 구성을 나타내는 도면이며, 도 4에 대응하는 부분 단면도이다. 적층 세라믹 콘덴서(30)는, 상술한 실시 형태와는 다른 접합부(32)를 갖는다. 또한, 적층 세라믹 콘덴서(30)의 접합부(32) 이외의 구성은 상술한 실시 형태와 마찬가지이며, 동일한 부호를 부여하여 설명을 생략한다.
접합부(32)는, 복수의 단편(32a)을 갖고, 각 단편(32a)이 서로 대향하는 한 쌍의 단부(321, 322)를 포함한다. 접합부(32)는, 인접하는 내부 전극(12, 13)의 양쪽으로부터 이격되어 있다. 바꿔 말하면, 각 단편(32a)에 포함되는 단부(321, 322)의 양쪽이, 내부 전극(12, 13)으로부터 이격되어 구성된다. 이와 같은 구성에서도, 복수의 단편(32a) 중 적어도 하나의 단편(32a)의 최대 길이 T2가 세라믹층(21)의 평균 두께 T1의 50％ 이상이면, 사이드 마진부(17)의 박리나 접합 계면에서의 크랙의 발생을 방지할 수 있다.
예를 들어, 적층 세라믹 콘덴서(10)에서는, 용량 형성부(19)가 Z축 방향으로 복수로 분할하여 설치되어 있어도 된다. 이 경우, 각 용량 형성부(19)에 있어서 내부 전극(12, 13)이 Z축 방향을 따라서 교대로 배치되어 있으면 되며, 용량 형성부(19)가 전환되는 부분에 있어서 제1 내부 전극(12) 또는 제2 내부 전극(13)이 연속해서 배치되어 있어도 된다.
10, 30: 적층 세라믹 콘덴서
11: 세라믹 소체
12, 13: 내부 전극
12a, 13a: 전극 산화 영역
14, 15: 외부 전극
16: 적층부
17: 사이드 마진부
19: 용량 형성부
20: 커버부
21: 세라믹층
22, 32: 접합부
22a, 32a: 단편

Claims (8)

  1. 제1 방향으로 적층된 복수의 세라믹층과, 비금속 재료를 주성분으로 하고 상기 복수의 세라믹층의 사이에 배치된 복수의 내부 전극을 갖는 적층부와,
    세라믹을 주성분으로 하고, 상기 제1 방향에 직교하는 제2 방향으로부터 상기 적층부를 덮는 사이드 마진부와,
    상기 적층부와 상기 사이드 마진부의 사이에 배치되고, 상기 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상으로 되는 상기 제1 방향의 최대 치수를 갖고, 상기 비금속 재료를 포함하는 산화물로 구성된 접합부
    를 구비하는, 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 접합부는, 상기 산화물로 구성된 복수의 단편을 포함하고,
    상기 복수의 단편 중 적어도 하나의 단편의 상기 제1 방향의 최대 치수가, 상기 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상인, 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 접합부는, 상기 복수의 내부 전극 중 인접하는 내부 전극의 적어도 한쪽으로부터 이격하여 배치되는, 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 복수의 세라믹층의 상기 제1 방향의 평균 치수는 0.5㎛ 이하인, 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서,
    상기 비금속 재료는 니켈인, 적층 세라믹 콘덴서.
  6. 제1항 또는 제2항에 있어서,
    상기 산화물은 마그네슘을 포함하는, 적층 세라믹 콘덴서.
  7. 제1항 또는 제2항에 있어서,
    상기 내부 전극은, 상기 제2 방향의 단부에 형성되고 상기 산화물로 구성된 전극 산화 영역을 포함하는, 적층 세라믹 콘덴서.
  8. 제1 방향으로 적층된 복수의 세라믹 시트와, 상기 복수의 세라믹 시트의 사이에 배치되고 비금속 재료를 주성분으로 하는 복수의 내부 전극을 갖는 적층 시트를 준비하고,
    상기 적층 시트를 절단함으로써, 상기 복수의 내부 전극의 단부가 노출되는 측면으로서, 상기 복수의 내부 전극 중 적어도 하나의 내부 전극의 단부가 상기 제1 방향으로 전연된 전연부를 포함하는 상기 측면을 갖는 적층 칩을 제작하고,
    상기 적층 칩의 상기 측면에 사이드 마진부를 설치함으로써 세라믹 소체를 제작하고,
    상기 세라믹 소체를 소성하며, 또한 상기 전연부를 산화시킴으로써, 상기 복수의 세라믹 시트가 소성된 복수의 세라믹층의 상기 제1 방향의 평균 치수의 50％ 이상으로 되는 상기 제1 방향의 최대 치수를 갖는 접합부를 형성하는, 적층 세라믹 콘덴서의 제조 방법.
KR1020180124931A 2017-10-26 2018-10-19 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 KR102614537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017206830A JP7019374B2 (ja) 2017-10-26 2017-10-26 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JPJP-P-2017-206830 2017-10-26

Publications (2)

Publication Number Publication Date
KR20190046650A true KR20190046650A (ko) 2019-05-07
KR102614537B1 KR102614537B1 (ko) 2023-12-18

Family

ID=66244153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180124931A KR102614537B1 (ko) 2017-10-26 2018-10-19 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법

Country Status (5)

Country Link
US (1) US10971307B2 (ko)
JP (1) JP7019374B2 (ko)
KR (1) KR102614537B1 (ko)
CN (1) CN109712812B (ko)
TW (1) TWI811250B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102284127B1 (ko) * 2019-12-18 2021-07-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
JP7234951B2 (ja) 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP7444008B2 (ja) * 2020-09-24 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094819A (ja) 2010-09-28 2012-05-17 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR20140058841A (ko) * 2012-11-07 2014-05-15 삼성전기주식회사 적층 세라믹 커패시터
JP2017028013A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ
KR20170071417A (ko) * 2015-12-15 2017-06-23 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723662B2 (ja) 2011-04-20 2015-05-27 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP6014581B2 (ja) * 2013-02-18 2016-10-25 太陽誘電株式会社 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
WO2014175034A1 (ja) * 2013-04-25 2014-10-30 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6487364B2 (ja) 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094819A (ja) 2010-09-28 2012-05-17 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
KR20140058841A (ko) * 2012-11-07 2014-05-15 삼성전기주식회사 적층 세라믹 커패시터
JP2017028013A (ja) * 2015-07-17 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ
KR20170071417A (ko) * 2015-12-15 2017-06-23 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법

Also Published As

Publication number Publication date
TWI811250B (zh) 2023-08-11
CN109712812A (zh) 2019-05-03
CN109712812B (zh) 2022-04-05
JP7019374B2 (ja) 2022-02-15
JP2019079977A (ja) 2019-05-23
US20190131074A1 (en) 2019-05-02
TW201923798A (zh) 2019-06-16
KR102614537B1 (ko) 2023-12-18
US10971307B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
JP7326407B2 (ja) 積層セラミックコンデンサ
CN108573811B (zh) 层叠陶瓷电容器及其制造方法
US11830679B2 (en) Multi-layer ceramic electronic component
JP7167227B2 (ja) 積層セラミックコンデンサ
JP6835561B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN110010346B (zh) 层叠陶瓷电子部件及其制造方法
KR20170071417A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN109712812B (zh) 层叠陶瓷电容器和层叠陶瓷电容器的制造方法
CN110189917B (zh) 层叠陶瓷电子部件
JP2023015365A (ja) 積層セラミックコンデンサ及びその製造方法
JP7283357B2 (ja) 積層セラミックコンデンサ
KR20180045803A (ko) 적층 세라믹 콘덴서
JP2019169588A (ja) 積層セラミック電子部品の製造方法
JP7307827B2 (ja) 積層セラミック電子部品
JP2021086893A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant