JP2019096824A - 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP2019096824A
JP2019096824A JP2017227092A JP2017227092A JP2019096824A JP 2019096824 A JP2019096824 A JP 2019096824A JP 2017227092 A JP2017227092 A JP 2017227092A JP 2017227092 A JP2017227092 A JP 2017227092A JP 2019096824 A JP2019096824 A JP 2019096824A
Authority
JP
Japan
Prior art keywords
region
magnesium
ceramic
ceramic capacitor
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017227092A
Other languages
English (en)
Other versions
JP7058987B2 (ja
Inventor
浩一郎 森田
Koichiro Morita
浩一郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017227092A priority Critical patent/JP7058987B2/ja
Publication of JP2019096824A publication Critical patent/JP2019096824A/ja
Priority to JP2022066014A priority patent/JP7379578B2/ja
Application granted granted Critical
Publication of JP7058987B2 publication Critical patent/JP7058987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】電気的な特性を維持しつつ、高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供する。【解決手段】積層セラミックコンデンサは、容量形成部と、周縁部と、外部電極と、酸化物層と、を具備する。上記容量形成部は、チタンを含むペロブスカイト構造の誘電体で形成され一軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。上記周縁部は、上記容量形成部の周囲を被覆し、外面を構成する高マグネシウム領域と、上記高マグネシウム領域と上記容量形成部との間に形成された低マグネシウム領域と、を有する。上記外部電極は、ニッケルを主成分とし、上記周縁部の上記外面に形成され、上記複数の内部電極に接続される。上記酸化物層は、ニッケルとマグネシウムとを含み、上記高マグネシウム領域と上記外部電極との間に形成される。【選択図】図2

Description

本発明は、積層セラミックコンデンサ及びその製造方法に関する。
積層セラミックコンデンサにおいて、外部電極と積層体を同時焼成する技術が知られている(特許文献1参照)。一方で、外部電極と積層体を同時焼成した場合、焼成中には外部電極が積層体よりも低い温度で体積収縮することから、積層体にかかる応力が大きくなり、クラック等の不具合が発生するという問題があった。
そこで、特許文献2には、チップ状積層体とNi外部電極との間の接着強度を高める観点から、当該積層体とNi外部電極の境界面に(Ni、Mg)化合物の酸化層を有する積層セラミックコンデンサが記載されている。当該酸化層は、誘電体セラミック粉末にMg化合物粉末を添加し、所定の酸素分圧雰囲気下で焼成することで形成される。
特開2005−44903号公報 特開2009−172011号公報
しかしながら、特許文献2に記載の積層セラミックコンデンサにおいて、誘電体セラミック粉末に添加したMgが焼成中に積層体に拡散すると、容量の低下等の電気的な特性の低下を招くという懸念があった。
以上のような事情に鑑み、本発明の目的は、電気的な特性を維持しつつ、高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、容量形成部と、周縁部と、外部電極と、酸化物層と、を具備する。
上記容量形成部は、チタンを含むペロブスカイト構造の誘電体で形成され一軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。
上記周縁部は、上記容量形成部の周囲を被覆し、外面を構成する高マグネシウム領域と、上記高マグネシウム領域と上記容量形成部との間に形成された低マグネシウム領域と、を有する。
上記外部電極は、ニッケルを主成分とし、上記周縁部の上記外面に形成され、上記複数の内部電極に接続される。
上記酸化物層は、ニッケルとマグネシウムとを含み、上記高マグネシウム領域と上記外部電極との間に形成される。
この構成により、周縁部の外面付近においてマグネシウム濃度が高く構成されるため、焼成中に外部電極側へ拡散したマグネシウムがニッケルと反応し、酸化物層が形成される。このため、容量形成部及び周縁部を含むセラミック素体と、外部電極とが酸化物層を介して接合されることとなり、これらの接合が酸化物同士の接合となる。したがって、金属材料とセラミック材料(酸化物)との接合よりも親和性の高い接合が形成され、外部電極の接合面における剥がれやクラック等の不具合を防止することができる。
さらに、上記周縁部は、容量形成部近傍においてマグネシウム濃度が低くなるように構成される。これにより、容量形成部の電気的な特性を低下させる可能性のあるマグネシウムが、容量形成部まで拡散することを防止することができる。したがって、電気的な特性も維持しつつ、外部電極の接合に関して高い信頼性も得ることができる。
上記低マグネシウム領域は、5μm以上の厚さで形成されてもよい。
これにより、高マグネシウム領域から容量形成部へのマグネシウムの拡散を、より確実に防止することができる。
上記高マグネシウム領域のマグネシウム濃度は、0.6mol%以上であってもよい。
これにより、十分な厚さの酸化物層を形成することができる。
上記低マグネシウム領域のマグネシウム濃度は、0.3mol%以下であってもよい。
これにより、容量形成部のマグネシウムによる電気的な特性の低下を、より確実に防止することができる。
本発明の他の実施形態に係る積層セラミックコンデンサの製造方法では、容量形成部と、周縁部と、を含む未焼成のセラミック素体が作製される。上記容量形成部は、チタンを含むペロブスカイト構造の誘電体で形成され一軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。上記周縁部は、上記容量形成部の周囲を被覆し、外面を構成する高マグネシウム領域と、上記高マグネシウム領域と上記容量形成部との間に形成された低マグネシウム領域と、を有する。
上記周縁部の上記外面にニッケルを主成分とする電極材料が塗布される。
上記セラミック素体と上記電極材料とが同時焼成される。
以上のように、本発明によれば、電気的な特性を維持しつつ、高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。
本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA−A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 本発明の第2実施形態に係る積層セラミックコンデンサの断面図である。 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 本発明の第2実施形態の変形例に係る積層セラミックコンデンサの断面図である。 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 本発明の第3実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図18のC−C'線に沿った断面図である。 上記積層セラミックコンデンサの図18のD−D'線に沿った断面図である。 上記積層セラミックコンデンサのセラミック素体の模式的な分解斜視図である。 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。 本発明の第3実施形態の変形例に係る積層セラミックコンデンサの断面図である。 上記積層セラミックコンデンサから外部電極を取り除いた態様を示す模式的な斜視図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
<第1実施形態>
[積層セラミックコンデンサ10の基本構成]
図1〜3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、酸化物層P1とを具備する。積層セラミックコンデンサ10は、セラミック素体11の表面に外部電極14,15が形成された構成を有する。なお、酸化物層P1の構成については、「積層セラミックコンデンサ10の詳細構成」において説明する。
セラミック素体11の外面は、典型的には、X軸方向を向いた2つの端面11a,11bと、Y軸方向を向いた2つの側面11c,11dと、Z軸方向を向いた2つの主面11e,11fと、を有する。端面11a,11bには、外部電極14,15が形成される。セラミック素体11の各面を接続する稜部は面取りされていてもよい。
なお、セラミック素体11は、図1〜3に示すような直方体形状でなくてもよい。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。
セラミック素体11は、容量形成部16と、エンドマージン部17a,17bと、カバー部18と、サイドマージン部19と、を有する。
容量形成部16は、複数のセラミック層20と、複数の第1内部電極12と、複数の第2内部電極13と、を有し、これらが積層された構成を有する。容量形成部16は、積層セラミックコンデンサ10における電荷を蓄える機能を有する。
エンドマージン部17a,17b、カバー部18、及びサイドマージン部19は、容量形成部16の周囲を被覆する周縁部を構成する。より詳細に、エンドマージン部17a,17bは、X軸方向から容量形成部16を被覆する。カバー部18は、Z軸方向から容量形成部16を被覆する。サイドマージン部19は、Y軸方向から容量形成部16を被覆する。
内部電極12,13は、Z軸方向に積層された複数のセラミック層20の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、エンドマージン部17aを介して端面11aに引き出され、エンドマージン部17bを挟んで端面11bから離間している。第2内部電極13は、エンドマージン部17bを介して端面11bに引き出され、エンドマージン部17aを挟んで端面11aから離間している。
内部電極12,13は、典型的にはニッケル(Ni)を主成分として構成され、積層セラミックコンデンサ10の内部電極として機能する。なお、内部電極12,13は、ニッケル以外に、銅(Cu)、銀(Ag)、パラジウム(Pd)の少なくとも1つを主成分としていてもよい。
セラミック層20は、誘電体セラミックスによって形成され、具体的にはチタンを含むペロブスカイト構造の誘電体で形成される。チタンを含むペロブスカイト構造の誘電体としては、チタン酸バリウム(BaTiO)系材料の多結晶体が挙げられる。これにより、容量形成部16における容量を大きくすることができる。この他、当該誘電体としては、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系などが挙げられる。
カバー部18は、X−Y平面に沿って延びる平板状である。カバー部18には、Z軸方向を向く外面として主面11e,11fが形成される。サイドマージン部19は、X−Z平面に沿って延びる平板状である。サイドマージン部19には、Y軸方向を向く外面として側面11c,11dが形成される。
カバー部18及びサイドマージン部19は、誘電体セラミックスによって形成される。カバー部18及びサイドマージン部19を形成する材料は、絶縁性セラミックスであればよいが、セラミック層20と同様の誘電体材料を用いることによりセラミック素体11における内部応力が抑制される。
外部電極14,15は、ニッケル(Ni)を主成分として構成される。外部電極14,15は、セラミック素体11の端面11a,11bをそれぞれ覆い、端面11a,11bに接続する4つの面(側面11c,11d及び主面11e,11f)に延出している。これにより、外部電極14,15のいずれにおいても、X−Z平面に平行な断面及びX−Y平面に平行な断面の形状がU字状となっている。外部電極14,15の表面には、外部電極14,15を下地膜として1又は複数のメッキ膜が形成されていてもよい(図示せず)。これにより、積層セラミックコンデンサ10を実装することが容易になる。
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層20に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ10の基本構成は、図1〜3に示す構成に限定されず、適宜変更可能である。例えば、内部電極12,13の枚数やセラミック層20の厚さは、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[積層セラミックコンデンサ10の詳細構成]
カバー部18は、主面11e,11f側に形成された高マグネシウム領域181と、高マグネシウム領域181と容量形成部16とに隣接して形成された低マグネシウム領域182と、を有する。すなわちカバー部18は、容量形成部16とサイドマージン部19とからなる積層体のZ軸方向両側に積層された、マグネシウム濃度の異なる2層構造を有する。
高マグネシウム領域181は、低マグネシウム領域182やセラミック層20よりも高いマグネシウム濃度を有する。高マグネシウム領域181に含まれるマグネシウムは、焼結時に外部電極14,15との接触部分においてニッケルと酸化物化し、酸化物層P1を形成する。
高マグネシウム領域181のマグネシウム濃度は、例えば0.6mol%以上である。当該マグネシウム濃度をこのように設定することで、外部電極14,15との接合強度を十分に高めることが可能な酸化物層P1を形成することができる。当該マグネシウム濃度は、1.4mol%以下でもよい。これにより、酸化物層P1の厚さを外部電極14,15の表面まで達しないように制御することができる。
高マグネシウム領域181は、主面11e,11fから所定の深さ(厚さ)で形成される。当該深さは、後述する低マグネシウム領域182の厚さを適切に確保できればよく、積層セラミックコンデンサ10のサイズや外部電極14,15との接合面積等を考慮して設定できる。高マグネシウム領域181の表面は、主面11e,11fからZ軸方向の下方に向かって端面11a,11b及び側面11c,11dの一部まで延びる。
高マグネシウム領域181と外部電極14,15との間には、酸化物層P1が形成される。
外部電極14,15は、上述のように、内部電極12,13と接続されるように容量形成部16の端面11a,11bに配置されるとともに、主面11e,11f及び側面11c,11dの一部まで延在する。これにより、外部電極14,15は、高マグネシウム領域181の一部を覆うように構成される。酸化物層P1は、外部電極14,15が高マグネシウム領域181まで延出した領域に形成される。
図4は、積層セラミックコンデンサ10から外部電極14,15を取り除いた態様を示す、酸化物層P1が形成されたセラミック素体11の模式的な斜視図である。図4の破線は、セラミック素体11の表面において外部電極14,15が形成される範囲を示している。また、図4では、酸化物層P1の厚さの図示を省略している。
酸化物層P1は、ニッケル及びマグネシウムを含み、典型的にはニッケル及びマグネシウムを含む三元酸化物で構成される。外部電極14,15が酸化物層P1を介してカバー部18上に設けられることで、酸化物層P1と酸化物からなるカバー部18とが接することになる。これにより、金属材料と酸化物である誘電体セラミックスとが直接接する場合よりも、外部電極14,15とカバー部18との接合強度を高めることができる。
さらに、酸化物層P1は、主面11e,11f、端面11a,11b及び側面11c,11dの各面の境界部を覆うように形成される。より具体的に、酸化物層P1は、主面11e,11fと端面11a,11bの境界付近ではセラミック素体11のY軸方向全長にわたって延びるとともに、主面11e,11f及び側面11c,11dの境界部、並びに端面11a,11b及び側面11c,11dの境界部を跨ぐように形成される。この構成により、剥離やクラックが特に発生しやすい各面の境界部において外部電極14,15の接合強度を高め、積層セラミックコンデンサ10の信頼性を高めることができる。
低マグネシウム領域182は、高マグネシウム領域181のマグネシウム濃度よりも低いマグネシウム濃度を有する。低マグネシウム領域182のマグネシウム濃度は、例えば0.3mol%以下である。これにより、低マグネシウム領域182を、容量形成部16のセラミック層20とほぼ同等のマグネシウム濃度で形成することができる。
低マグネシウム領域182は、図3に示すように、容量形成部16から所定の厚さD1で形成され、例えば当該厚さD1が5μm以上となるように形成される。なお、低マグネシウム領域182の厚さが一定でない場合には、低マグネシウム領域182のうち最も薄い部分の厚さを、厚さD1と規定する。
マグネシウムは、焼成時に、チタンを含むペロブスカイト構造の誘電体のチタンに置き換わり、当該誘電体の比誘電率εを低下させる作用を有する。積層セラミックコンデンサ10では、低マグネシウム領域182を十分な厚さで設けることにより、高マグネシウム領域181から容量形成部16へのマグネシウムの拡散を防止することができる。これにより、マグネシウムが上記誘電体に作用してセラミック層20の比誘電率εを低下させることを防止でき、積層セラミックコンデンサ10の容量の低下を防止できる。
さらに、マグネシウムが内部電極まで拡散した場合、内部電極の材料であるニッケル等とマグネシウムとが反応し、内部電極12,13の端部に酸化物が形成される可能性がある。低マグネシウム領域182を設けて容量形成部16へのマグネシウムの拡散を防止することで、内部電極の酸化を防止することができ、電極として機能し得る領域を確保することができる。したがって、積層セラミックコンデンサ10の容量の低下をさらに防止できる。
[積層セラミックコンデンサ10の製造方法]
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6及び図7は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6及び図7を適宜参照しながら説明する。
(ステップS11:未焼成のセラミック素体111作製)
ステップS11では、容量形成部16及びエンドマージン部17a,17bを形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部18を形成するための第3セラミックシート103及び第4セラミックシート104と、を準備する。そして、図6に示すように、これらのセラミックシート101,102,103,104を積層し、未焼成のセラミック素体111を作製する。
セラミックシート101,102,103,104は、チタンを含むペロブスカイト構造の誘電体である誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103,104は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102,103,104の厚さは適宜調整可能である。
図6に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
セラミックシート101,102をZ軸方向に交互に積層することで、未焼成の積層体105が作製される。
なお、サイドマージン部19は、セラミックシート101,102における内部電極112,113のY軸方向外側の領域(図7に示す未焼成のサイドマージン部119)の積層構造により形成される。
一方、カバー部18に対応するセラミックシート103,104には内部電極が形成されていない。
セラミックシート103,104では、マグネシウム濃度が異なる。第3セラミックシート103のマグネシウム濃度は、例えば0.3mol%以下であり、セラミックシート101,102と同等である。第4セラミックシート104には、第3セラミックシート103よりも多い量のマグネシウム(例えば0.6mol%以上)が添加されている。第3セラミックシート103は、低マグネシウム領域182の形成に用いられ、第4セラミックシート104は、高マグネシウム領域181の形成に用いられる。
図6に示すように、複数の第3セラミックシート103は、積層体105のZ軸方向上下面に積層される。さらに、複数の第4セラミックシート104は、積層されたセラミックシート103のZ軸方向上下面に積層される。セラミックシート103,104の積層構造は、カバー部18に対応する未焼成のカバー部118として構成される。カバー部118のうち、セラミックシート104の積層構造は未焼成の高マグネシウム領域118aとして構成され、セラミックシート103の積層構造は未焼成の低マグネシウム領域118bとして構成される。
未焼成のセラミック素体111は、セラミックシート101,102,103,104を圧着することにより一体化される。セラミックシート101,102,103,104の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、セラミック素体111を高密度化することが可能である。
図7は、ステップS11で得られる未焼成のセラミック素体111の斜視図である。未焼成のセラミック素体111は、セラミック層120の間に内部電極112,113が交互に積層された容量形成部(図示せず)を有し、内部電極112,113がエンドマージン部117を介してX軸方向両端面に露出している。未焼成のセラミック素体111は、上記容量形成部の周囲に未焼成のカバー部118及び未焼成のサイドマージン部119が形成されており、Y軸方向両側面及びZ軸方向両主面からは内部電極112,113が露出していない。
なお、以上では1つのセラミック素体11に相当する未焼成のセラミック素体111について説明したが、実際には、個片化されていない大判のシートとして構成された積層シートが形成され、セラミック素体111ごとに個片化される。
(ステップS12:電極材料塗布)
ステップS12では、ステップS11で得られた未焼成のセラミック素体111の表面に電極材料を塗布する。
例えば、未焼成のセラミック素体111の両端面に未焼成の電極材料を塗布する。電極材料としては、例えばニッケル(Ni)を主成分とする金属粉末を含む導電性ペーストが用いられる。電極材料は、これらの他、有機バインダ等の添加物を適宜含んでいてもよい。
塗布方法としては、ディップ工法が用いられる。これにより、両端面を覆い、かつ未焼成のカバー部118の第4セラミックシート104の積層部分まで達するように電極材料を塗布することができる。あるいは、スクリーン印刷法やロール転写法が用いられてもよい。
(ステップS13:焼成)
ステップS13では、ステップS12で得られた未焼成のセラミック素体111及び電極材料を同時に焼結させることにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS13により、セラミックシート101,102の積層体105が容量形成部16及びサイドマージン部19になり、セラミックシート103,104の積層構造である未焼成のカバー部118がカバー部18になる。
ステップS13では、所定の温度及び時間等の条件下で焼成する。焼成温度は、例えば1150〜1400℃程度とすることができる。また、焼成は、所定の酸素分圧下で行うことができる。当該酸素分圧は、例えば、1260℃において2.2*10−4Pa≦PO≦6.2*10−4Paとすることができる。なお、脱バインダ処理を行った後、上記酸素分圧下での焼成を行ってもよい。また、当該焼成を行った後、再酸化処理等を行っても良い。
焼成工程において、第4セラミックシート104(高マグネシウム領域118a)に含まれるマグネシウムの一部が電極材料と接する部分に拡散する。このとき、ニッケルがマグネシウム及び酸素を取り込みながら酸化物を形成することで、第4セラミックシート104と電極材料とが接する部分にニッケル及びマグネシウムを含む酸化物層P1が形成される。これにより、図1〜4に示す酸化物層P1が形成される。一方、第3セラミックシート103にはマグネシウムがほとんど含まれていないため、第3セラミックシート103と電極材料とが接する部分に酸化物層は形成されない。
第4セラミックシート104が高いマグネシウム濃度を有するため、所定の酸素分圧下で焼成することにより安定的にニッケルの酸化物を形成することができる。また、焼成後における誘電体セラミックスは酸化物である。このため、酸化物層P1により、外部電極14,15とカバー部18との接合部分の一部が、金属と酸化物の接合ではなく、酸化物同士の接合となる。したがって、外部電極14,15とカバー部18との接合強度を高めることができ、外部電極14,15の剥がれや接合部分のクラックの発生を防止することができる。
また、未焼成の電極材料と未焼成のセラミック素体111とを同時に焼成する場合、電極材料と誘電体セラミックスの焼結挙動の違いから、電極材料とセラミック素体111との接合部分には大きな応力が発生する。つまり、電極材料の方がセラミック素体111よりも低い温度(例えば数百℃)で焼結が開始され、体積の収縮が開始される。一方で、誘電体セラミックスは数百℃の時点では未焼結の状態であるため、体積収縮は起こらない。これにより、焼成時には誘電体セラミックスからなるカバー部18やセラミック層20に応力が加わり、焼成後の外部電極14,15の剥がれやセラミック素体11との接合部分におけるクラックが起こりやすくなる。
一方、ニッケル及びマグネシウムを含む酸化物は、電極材料と同様の温度で焼結が開始され、電極材料との間に体積収縮に起因する応力はほとんど発生しない。したがって、焼成時における当該応力を緩和し、外部電極14,15の剥がれやクラックをより効果的に防止することができる。
ここで、仮にカバー部18に対応するセラミックシート103,104の全てを第4セラミックシート104と同等の高いマグネシウム濃度とした場合は、焼成時にマグネシウムがセラミック素体11側へ拡散する可能性がある。上述のように、マグネシウムは、チタンを含むペロブスカイト構造の誘電体の比誘電率εを低下させる作用も有する。このため、セラミック素体11側へマグネシウムが拡散することで、容量形成部16の容量を低下させる可能性がある。
そのため、本実施形態では、容量形成部16に対応する未焼成の積層体105上にマグネシウム濃度の低い第3セラミックシート103を積層する。これにより、容量形成部16と高マグネシウム領域181との間に低マグネシウム領域182が設けられ、高マグネシウム領域181からの容量形成部16側へのマグネシウムの拡散を防止することができる。したがって、積層セラミックコンデンサ10の容量の低下を防止することができる。特に、焼成後の低マグネシウム領域182の厚さD1が5μm以上となるように第3セラミックシート103を積層することで、より効果的に容量の低下を防止することができる。
なお、焼成後の外部電極14,15を下地膜として、電解メッキなどのメッキ処理により1又は複数のメッキ膜を形成してもよい。第4セラミックシート104のマグネシウム濃度等を調整することで、酸化物層P1が外部電極14,15の表面まで達しないように制御することができ、良好なメッキ膜を形成することができる。
<第2実施形態>
第1実施形態では、カバー部18が異なるマグネシウム濃度の2層構造を有していたが、カバー部に加えてサイドマージン部も2層構造を有していてもよい。
なお、以下の説明において、第1実施形態と同様の構成については同一の符号を付して説明を省略する。
[積層セラミックコンデンサ30の構成]
図8及び9は、本発明の第2実施形態に係る積層セラミックコンデンサ30を示す図である。図8は、図3に対応する(第1外部電極14の形成領域をY−Z平面で切断した)断面図である。図9は、積層セラミックコンデンサ30から外部電極14,15を取り除いた態様を示す、セラミック素体31の斜視図である。
なお、積層セラミックコンデンサ30の外観、及び積層セラミックコンデンサ30のY軸方向中央部をZ−X平面で切断した断面の構成は、図1及び図2に示す積層セラミックコンデンサ10の構成と同様であるため、図示を省略する。
積層セラミックコンデンサ30は、セラミック素体31と、第1外部電極14と、第2外部電極15と、酸化物層P3とを具備する。
セラミック素体31は、容量形成部16と、エンドマージン部17a,17bと、カバー部38と、サイドマージン部39と、を有する。エンドマージン部17a,17b、カバー部38、及びサイドマージン部39は、容量形成部16の周囲を被覆する周縁部を構成する。
カバー部38は、容量形成部16及びエンドマージン部17a,17bをZ軸方向両側からそれぞれ覆っている。カバー部38には、Z軸方向を向く外面として主面31e,31fが形成されている。本実施形態において、カバー部38は、Y軸方向の幅寸法が容量形成部16と略同一になるように形成される。サイドマージン部39は、容量形成部16、エンドマージン部17a,17b、及びカバー部38をY軸方向両側からそれぞれ覆っている。サイドマージン部39には、Y軸方向を向く外面として側面31c,31dが形成されている。
カバー部38は、カバー部18と同様に、主面31e,31f側に形成された第1高マグネシウム領域381と、第1高マグネシウム領域381と容量形成部16とに隣接して形成された第1低マグネシウム領域382と、を有する。
第1高マグネシウム領域381は、第1低マグネシウム領域382よりも高いマグネシウム濃度を有し、例えば第1実施形態の高マグネシウム領域181と同等の濃度を有する。第1低マグネシウム領域382は、第1高マグネシウム領域381よりも低い、例えばセラミック層20と同等のマグネシウム濃度を有する。第1低マグネシウム領域382は、好ましくはZ軸方向の厚さD21が5μm以上で形成される。
サイドマージン部39は、カバー部38と同様に、側面31c,31d側に形成された第2高マグネシウム領域391と、第2高マグネシウム領域391と容量形成部16とに隣接して形成された第2低マグネシウム領域392と、を有する。
第2高マグネシウム領域391は、第2低マグネシウム領域392よりも高いマグネシウム濃度を有し、例えば第1実施形態の高マグネシウム領域181と同等の濃度を有する。第2高マグネシウム領域391は、側面31c,31dから所定の深さ(厚さ)で形成される。当該深さは、積層セラミックコンデンサ30のサイズや外部電極14,15との接合面積等によって適宜設定できる。
第2低マグネシウム領域392は、第2高マグネシウム領域391よりも低いマグネシウム濃度を有し、例えばセラミック層20と同等の濃度でもよい。第2低マグネシウム領域392は、好ましくはY軸方向の厚さD22が5μm以上で形成される。
酸化物層P3は、カバー部18の第1高マグネシウム領域381と外部電極14,15との間、並びにサイドマージン部39の第2高マグネシウム領域391と外部電極14,15との間に形成される。
酸化物層P3は、酸化物層P1と同様に、ニッケル及びマグネシウムを含み、典型的にはニッケル及びマグネシウムを含む三元酸化物で構成される。
酸化物層P3は、第1高マグネシウム領域381に対応して形成された第1酸化領域P31と、第2高マグネシウム領域391に対応して形成された第2酸化領域P32とを含む。
第1酸化領域P31は、主面31e,31f及び端面31a,31bの境界部に形成され、Z軸方向及びX軸方向にそれぞれ対向する4つの部分を含む。第2酸化領域P32は、側面31c,31d及び端面31a,31bの境界部に形成され、かつ、側面31c,31dの端面31a,31bにそれぞれ接する周縁において、セラミック素体31のZ軸方向全長にわたって形成される。
第2酸化領域P32は、Y軸方向及びX軸方向にそれぞれ対向する4つの部分を含む。
本実施形態の酸化物層P3により、セラミック素体31の各面の境界部が覆われることとなり、剥離やクラックが特に発生しやすい当該境界部における外部電極14,15の接合強度を高めることができる。特に酸化物層P3は、第2酸化領域P32により側面31c,31dの周縁においてセラミック素体31のZ軸方向全長にわたって形成されるので、接合面積を十分に確保することができる。したがって、外部電極14,15の接合強度をより高めることができる。
[積層セラミックコンデンサ30の製造方法]
図10は、積層セラミックコンデンサ30の製造方法を示すフローチャートである。図11〜13は、積層セラミックコンデンサ30の製造過程を示す図である。
積層セラミックコンデンサ30は、第1実施形態のステップS11〜ステップS13にそれぞれ対応するステップS21、ステップS12及びステップS13を経て製造されるが、ステップS21の未焼成のセラミック素体131の作製工程が第1実施形態のステップS11と異なる。したがって、本工程について詳細に説明する。
(S21−1:セラミックシート準備)
ステップS21−1では、まず容量形成部16及びエンドマージン部17a,17bを形成するための第1セラミックシート301及び第2セラミックシート302と、カバー部38を形成するための第3セラミックシート303及び第4セラミックシート304と、を準備する。セラミックシート301,302,303,304は、チタンを含むペロブスカイト構造の誘電体である誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートであるが、セラミックシート301,302の電極パターンが第1実施形態と異なる。なお、セラミックシート303,304は、セラミックシート103,104と同様に内部電極が形成されていない。
図11は、セラミックシート301,302の平面図である。この段階では、セラミックシート301,302が、個片化されていない大判のシートとして構成される。図11には、各積層セラミックコンデンサ10に個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図11に示すように、第1セラミックシート301には第1内部電極12に対応する未焼成の第1内部電極312が形成され、第2セラミックシート302には第2内部電極13に対応する未焼成の第2内部電極313が形成されている。これらの内部電極312,313は、内部電極112,113と同様に印刷法等により形成される。
セラミックシート303,304は、第1実施形態のセラミックシート103,104にそれぞれ対応する大判のシートである。第3セラミックシート303のマグネシウム濃度は、例えば0.3mol%以下であり、セラミックシート301,302と同等である。第4セラミックシート304には、第3セラミックシート303よりも多い量のマグネシウム(例えば0.6mol%以上)が添加されている。第3セラミックシート303は、第1低マグネシウム領域382の形成に用いられ、第4セラミックシート304は、第1高マグネシウム領域381の形成に用いられる。
(S21−2:積層)
ステップS21−2では、セラミックシート301,302,303,304を図12に示すように積層することにより積層シート306を作製する。積層シート306は、第1実施形態のセラミック素体111と同様に積層される。すなわち、セラミックシート301,302の積層体305のZ軸方向両側に第3セラミックシート303が積層され、積層された第3セラミックシート303のZ軸方向両側に第4セラミックシート304が積層される。セラミックシート303,304の積層構造は、未焼成のカバー部138を構成する。第3セラミックシート303の積層構造は、未焼成の第1低マグネシウム領域138bを構成し、第4セラミックシートの積層構造は、未焼成の第1高マグネシウム領域138aを構成する。
そして、第1実施形態のセラミック素体111と同様にセラミックシート301,302,303,304が圧着される。
(S21−3:切断)
ステップS21−3では、積層シート306を切断線Lx,Lyに沿って切断することにより、未焼成の積層チップC(図13参照)を作製する。積層チップCは、焼成後の容量形成部16、エンドマージン部17a,17b及びカバー部38に対応する。積層シート306の切断には、例えば、押し切り刃や回転刃などを用いることができる。積層シート306では、切断面である両側面に内部電極の端部が露出している。
(ステップS21−4:サイドマージン部形成)
ステップS21−4では、ステップS21−3で得られた積層チップCのY軸方向両側面に未焼成のサイドマージン部139を設けることにより、図13に示す未焼成のセラミック素体131を作製する。サイドマージン部139は、セラミックシートやセラミックスラリーなどのセラミック材料から形成される。
サイドマージン部139は、例えば、セラミックシートを積層体の側面に貼り付けることにより形成することができる。また、サイドマージン部139は、積層チップCの側面を、例えば塗布やディップなどによってセラミックスラリーでコーティングすることにより形成することもできる。
本工程では、サイドマージン部139の材料として、異なるマグネシウム濃度の2つのセラミック材料を準備する。すなわち、マグネシウム濃度が高い(例えば0.6mol%以上の)セラミック材料と、マグネシウム濃度が低い(例えば0.3mol%以下の)セラミック材料と、を準備する。そして、まず積層チップCの側面に、低マグネシウム濃度のセラミック材料を用いて第2低マグネシウム領域139bを設ける。続いて、第2低マグネシウム領域139b上に、高マグネシウム濃度のセラミック材料を用いて第2高マグネシウム領域139aを設ける。
以上により、図13に示すセラミック素体131が作製される。
その後、第1実施形態と同様に電極材料が塗布され(ステップS12)、焼成される(ステップS13)ことで酸化物層P3が形成され、積層セラミックコンデンサ30が作製される。
このように、未焼成のサイドマージン部139を未焼成のセラミック素体131に後付けする工法を用いても、所定のマグネシウム濃度分布を有する積層セラミックコンデンサ30を作製することができる。
[変形例]
図14は、本発明の第2実施形態の変形例に係る積層セラミックコンデンサ40を示す図であり、図3、図8に対応する(第1外部電極14の形成領域をY−Z平面で切断した)断面図である。
積層セラミックコンデンサ40は、セラミック素体41と、第1外部電極14と、第2外部電極15と、酸化物層P4とを具備し、積層セラミックコンデンサ30と同様にカバー部48とサイドマージン部49の双方がマグネシウム濃度の異なる2層構造を有する。本変形例では、カバー部48、サイドマージン部49、及び酸化物層P4の配置が上述のカバー部3、サイドマージン部49及び酸化物層P3と異なる。以下、上述の第2実施形態と異なる部分について説明する。
サイドマージン部49は、容量形成部16をY軸方向両側からそれぞれ覆っている。サイドマージン部49のZ軸方向の厚さは、容量形成部16と同一である。カバー部48は、容量形成部16、エンドマージン部17a,17b及びサイドマージン部49をZ軸方向両側からそれぞれ覆っている。
カバー部48は、カバー部18と同様の構成を有し、主面41e,41f側に形成された第1高マグネシウム領域481と、第1高マグネシウム領域481と容量形成部16とに隣接して形成された第1低マグネシウム領域482と、を有する。
サイドマージン部49も、側面41c,41d側に形成された第2高マグネシウム領域491と、第2高マグネシウム領域491と容量形成部16とに隣接して形成された第2低マグネシウム領域492と、を有する。
本変形例の第2高マグネシウム領域491は、Z軸方向に沿って連続しておらず、分断されている。第2高マグネシウム領域491は、内部電極12,13と同一平面上に形成され、各内部電極とY軸方向に離間して対向し、かつX軸方向に延びる帯状に構成される(後述する図16の符号M1参照)。Z軸方向に隣接する第2高マグネシウム領域491間には、セラミック層20と略同一の厚みの第2低マグネシウム領域492が配置される。
第2低マグネシウム領域492は、Z軸方向に沿って、内部電極12,13及び第2高マグネシウム領域491に挟まれた幅狭層と、セラミック層20から連続してY軸方向に延びる幅広層と、の積層構造で形成される。上記幅狭層におけるY軸方向に沿った幅(容量形成部16上の厚さ)は、第2実施形態と同様のD22で構成される。
これにより、図15に示すような形状の酸化物層P4が形成される。
具体的に、酸化物層P4の第1酸化領域P41は、第1実施形態の酸化物層P1と同様の形状を有し、酸化物層P4の第2酸化領域P42は、側面41c,41dと端面41a,41bとの境界部に形成される。つまり、積層セラミックコンデンサ40の酸化物層P4は、第1実施形態の酸化物層P1と同様の形状の第1酸化領域P41に加え、さらに第2酸化領域P42を有する。したがって、外部電極14,15との接合強度をより高めることができる。
なお、サイドマージン部49の第2高マグネシウム領域491はZ軸方向に分断されているが、第2高マグネシウム領域491に添加されたマグネシウムは拡散する。このため、第2酸化領域P42は、第2高マグネシウム領域491の形成範囲内でもZ軸方向に連続的に形成され得る。
このような積層セラミックコンデンサ40は、第1実施形態の積層セラミックコンデンサ10と同様のステップS11〜S13を経て製造されるが、セラミックシートの構成を変えることでサイドマージン部49が作製される。
図16は、ステップS11の図6に対応する図であり、セラミックシート401,402,103,104を積層して未焼成のセラミック素体141を作製する過程の分解斜視図である。カバー部48に対応するセラミックシート103,104は、第1実施形態と同様に積層され、未焼成のカバー部118を構成する。一方、セラミックシート401,402の内部電極112,113の周縁には、マグネシウム濃度の異なるセラミックペーストが塗布されている。
内部電極112,113に隣接した位置には、セラミックシート401,402のX軸方向全長にわたって低マグネシウムペーストM2が塗布されている。低マグネシウムペーストM2のマグネシウム濃度は、セラミックシート401,402を構成するセラミック材料と同等(例えば0.3mol%以下)である。低マグネシウムペーストM2のY軸方向外側には、マグネシウム濃度が高い(例えば0.6mol%以上)の高マグネシウムペーストM1が、セラミックシート401,402のX軸方向全長にわたって塗布されている。これらのペーストM1,M2の塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。なお、図16において、低マグネシウムペーストM2は、内部電極112,113のX軸方向端部側(すなわちエンドマージン部17a,17b側)にも塗布されている。
以上により、図17に示す未焼成のセラミック素体141が作製され、その後、第1実施形態と同様に電極材料が塗布され(ステップS12)、焼成される(ステップS13)。図17では、説明のため、マグネシウム濃度の高い領域をドットで示している。
これにより、高マグネシウムペーストM1により、第2高マグネシウム領域491が形成される。また、低マグネシウムペーストM2が塗布された領域と、電極形成領域(容量形成部116)よりY軸方向外側の未焼成のセラミック層120の端部領域と、により、第2低マグネシウム領域492が形成される。したがって、図14に示す積層セラミックコンデンサ40が作製される。
<第3実施形態>
本発明は、多端子型の積層セラミックコンデンサにも適用することができる。一例として、いわゆる3端子型の積層セラミックコンデンサ50について説明する。
図18〜図20は、本発明の第3実施形態に係る積層セラミックコンデンサ50を示す図である。図18は、積層セラミックコンデンサ50の斜視図である。図19は、積層セラミックコンデンサ50の図18のC−C'線に沿った断面図である。図20は、積層セラミックコンデンサ50の図18のD−D'線に沿った断面図である。
以下、上述の第1及び第2実施形態と同様の構成については同一の符号を付して、説明を省略する。
積層セラミックコンデンサ50は、セラミック素体51と、第1外部電極54と、第2外部電極55と、第3外部電極61と、第4外部電極62と、酸化物層P5とを具備する。外部電極54,55を端面外部電極54,55とも称し、外部電極61,62を側面外部電極61,62とも称する。
端面外部電極54,55は、第1実施形態の外部電極14,15と同様に、ニッケルを主成分とし端面51a,51bを覆うように形成される。但し、端面外部電極54,55は、いずれも後述する第1内部電極52に接続され、同一の極性を有する。
側面外部電極61,62は、ニッケルを主成分とし、セラミック素体51の側面51c,51dにそれぞれ設けられる。側面外部電極61,62は、それぞれ一方の主面51eから他方の主面51fまでZ軸方向に延びる帯状に形成される。側面外部電極61,62は、いずれも後述する第2内部電極53に接続され、同一の極性を有するともに、端面外部電極54,55とは異なる極性を有する。
セラミック素体51は、容量形成部56と、第1エンドマージン部57と、カバー部58と、第2エンドマージン部59と、を有する。第1エンドマージン部57、カバー部18、及び第2エンドマージン部59は、容量形成部56の周囲を被覆する周縁部を構成する。
容量形成部56は、複数のセラミック層20と、複数の第1内部電極52と、複数の第2内部電極53と、を有し、これらが積層された構成を有する。容量形成部56は、積層セラミックコンデンサ50における電荷を蓄える機能を有する。
図21は、セラミック素体51の模式的な分解斜視図である。なお、実際には焼成後のセラミック素体51を分解することはできないが、図21では説明の便宜上セラミック素体51を分解して示している。
第1内部電極52は、セラミック素体51のX軸方向全長にわたって延びる帯状に形成される。第1内部電極52は、第1エンドマージン部57を介して端面51a,51bに引き出され、端面外部電極54,55に接続される。第2内部電極53は、X−Y平面内の中央部に形成される。第2内部電極53は、第2エンドマージン部59を介して側面51c,51dにそれぞれ延びる引出し部53a,53bを含み、引出し部53a,53bにより側面外部電極61,62に接続される。なお、第1内部電極52のY軸方向の幅寸法と引出し部53a,53bを除く第2内部電極53のY軸方向の幅寸法はほぼ同一に形成される。
積層セラミックコンデンサ50では、端面外部電極54,55と側面外部電極61,62の間に電圧が印加されると、第1内部電極52と第2内部電極53との間の複数のセラミック層20に電圧が加わる。これにより、積層セラミックコンデンサ50では、端面外部電極54,55と側面外部電極61,62との間の電圧に応じた電荷が蓄えられる。
カバー部58は、カバー部18と同様に、主面51e,51f側に形成された高マグネシウム領域581と、高マグネシウム領域581と容量形成部56とに隣接して形成された低マグネシウム領域582と、を有する。
高マグネシウム領域581は、例えば第1実施形態の高マグネシウム領域181と同等のマグネシウム濃度を有し、低マグネシウム領域582は、高マグネシウム領域581よりも低い、例えばセラミック層20と同等のマグネシウム濃度を有する。低マグネシウム領域582は、好ましくはZ軸方向の厚さが5μm以上で形成される。
図22は、積層セラミックコンデンサ50から外部電極54,55,61,62を取り除いた態様を示す、酸化物層P5が形成されたセラミック素体51の斜視図である。
酸化物層P5は、カバー部58の高マグネシウム領域581と外部電極54,55,61,62との間に形成される。酸化物層P5は、酸化物層P1と同様に、ニッケル及びマグネシウムを含み、典型的にはニッケル及びマグネシウムを含む三元酸化物で構成される。
酸化物層P5は、端面51a,51b、側面51c,51d及び主面51e,51fの境界部に形成された第1酸化領域P51と、側面51c,51d及び主面51e,51fの境界部に形成された第2酸化領域P52とを含む。
第1酸化領域P51は、第1実施形態の酸化物層P1と同様に構成される。すなわち、第1酸化領域P51は、Z軸方向及びX軸方向にそれぞれ対向する4つの部分を含み、高マグネシウム領域581と端面外部電極54,55との間に形成される。第1酸化領域P51により、剥離やクラックが特に発生しやすい各面の境界部において外部電極14,15の接合強度を高めることができる。
第2酸化領域P52は、高マグネシウム領域581と側面外部電極61,62との間に形成され、Z軸方向及びY軸方向にそれぞれ対向する4つの部分を含む。第2酸化領域P52は、セラミック素体11のX軸方向中央部における、側面51c,51d及び主面51e,51fの境界部にそれぞれ形成される。
第2酸化領域P52により、側面外部電極61,62の接合強度も高めることができる。すなわち、側面外部電極61,62は、外部電極14,15と比較してセラミック素体51との接合面が少ない。このため、側面外部電極61,62は、側面51c,51d及び主面51e,51fの境界部でクラックや剥がれが起こりやすい。本実施形態では、第2酸化領域P52を設けることで、特に不具合の起きやすい側面外部電極61,62の接合強度を高めることができる。
なお、積層セラミックコンデンサ50は、第1実施形態の積層セラミックコンデンサ10と同様のステップS11〜S13を経て製造される。但し、セラミックシート101,102の内部電極パターンは、図21に示す内部電極52,53に対応する形状に変更される。
[変形例]
図23及び24は、本発明の第3実施形態の変形例に係る積層セラミックコンデンサ70を示す図である。図23は、図20と同様の、側面外部電極61,62の形成領域を含むY−Z平面で切断した断面図である。図24は、積層セラミックコンデンサ70から外部電極54,55,61,62を取り除いた態様を示す、酸化物層P7が形成されたセラミック素体71の斜視図である。
積層セラミックコンデンサ70は、セラミック素体71と、第1外部電極54と、第2外部電極55と、第3外部電極61と、第4外部電極62と、酸化物層P7とを具備する。積層セラミックコンデンサ70では、後述するように、セラミック素体71の第2エンドマージン部79も異なるマグネシウム濃度の2層構造を有するため、上記実施形態とは酸化物層P7の構成が異なる。
セラミック素体71は、容量形成部56と、第1エンドマージン部57と、カバー部58と、第2エンドマージン部79と、を有する。第1エンドマージン部57、カバー部58及び第2エンドマージン部79は、本変形例において周縁部を構成する。
第2エンドマージン部79は、側面71c,71d側に形成された第2高マグネシウム領域791と、第2高マグネシウム領域791と容量形成部56とに隣接して形成された第2低マグネシウム領域792と、を有する。第2実施形態の変形例と同様に、第2高マグネシウム領域791は、Z軸方向に沿って連続しておらず、分断されている。すなわち、第2高マグネシウム領域791は、第1内部電極52と同一平面上に形成され、各第1内部電極52とY軸方向に離間して対向し、かつX軸方向に延びる帯状に構成される。第2低マグネシウム領域792は、Z軸方向に沿って、第1内部電極52及び第2高マグネシウム領域791に挟まれた幅狭層と、セラミック層20から連続してY軸方向に延びる幅広層と、の積層構造で形成される。
これにより、図24に示すような形状の、第1酸化領域P71、第2酸化領域P72及び第3酸化領域P73を含む酸化物層P7が形成される。
具体的に、第1酸化領域P71は、第3実施形態の第1酸化領域P51と同様に、端面71a,71b、側面71c,71d及び主面71e,71fの境界部に形成される。第2酸化領域P72は、第2酸化領域P52と同様の側面71c,71d及び主面71e,71fの境界部に形成される。
第3酸化領域P73は、第2エンドマージン部79の第2高マグネシウム領域791と外部電極61,62との間に形成され、側面71c,71dの中央部に形成される。第3酸化領域P73は、Z軸方向に分断された複数の断片を含むように形成されており、側面71c,71dから露出する第2内部電極53の引出し部53a,53bとZ軸方向に交互に配置される。これにより、第2内部電極53と側面外部電極61,62との導通を確保できる。このように、非連続的な第3酸化領域P73を形成する方法としては、第3酸化領域P73におけるマグネシウム濃度の調整すること、第3酸化領域P73の側面71c,71dからの深さを調整すること等が挙げられる。
この構成により、酸化物層P7として、第2酸化領域P72に加えて第3酸化領域P73を設けることができ、側面外部電極61,62の接合信頼性をさらに高めることができる。
なお、酸化領域は、第2エンドマージン部79のみならず、第1エンドマージン部57にも形成されていてもよい。また、酸化領域は、第1エンドマージン部57のみに形成されていてもよい。さらに、第1及び第2実施形態の構成においても、第3実施形態と同様に、エンドマージン部に酸化領域が形成されていてもよい。
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば本発明の実施形態は各実施形態を組み合わせた実施形態とすることができる。
例えば以上の各実施形態では、周縁部がマグネシウム濃度の異なる2層の領域を有する構成例について説明したが、これに限定されない。例えば、周縁部が、外面を構成する高マグネシウム領域と、容量形成部に隣接する低マグネシウム領域を少なくとも含む3層以上の領域を有してもよい。これによっても、容量形成部へのマグネシウムの拡散を防止し、容量低下を抑制することができる。
また、第3実施形態では、いわゆる3端子型の積層セラミックコンデンサについて説明したが、他の構成の多端子型の積層セラミックコンデンサでもよい。
さらに、積層セラミックコンデンサでは、容量形成部がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部において内部電極がZ軸方向に沿って交互に配置されていればよく、容量形成部が切り替わる部分において第1内部電極又は第2内部電極が連続して配置されていてもよい。
10…積層セラミックコンデンサ
11,31,41,51,71…セラミック素体
12,13,52,53…内部電極
14,15,54,55,61,62…外部電極
16,56・・・容量形成部
18,38,48,58・・・カバー部
19,39,49・・・サイドマージン部
17a,17b,57,79・・・エンドマージン部
P1,P3,P4,P5,P7・・・酸化物層

Claims (5)

  1. チタンを含むペロブスカイト構造の誘電体で形成され一軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、
    前記容量形成部の周囲を被覆し、外面を構成する高マグネシウム領域と、前記高マグネシウム領域と前記容量形成部との間に形成された低マグネシウム領域と、を有する周縁部と、
    ニッケルを主成分とし、前記周縁部の前記外面に形成され、前記複数の内部電極に接続された外部電極と、
    ニッケルとマグネシウムとを含み、前記高マグネシウム領域と前記外部電極との間に形成された酸化物層と、
    を具備する積層セラミックコンデンサ。
  2. 請求項1に記載の積層セラミックコンデンサであって、
    前記低マグネシウム領域は、5μm以上の厚さで形成される
    積層セラミックコンデンサ。
  3. 請求項1又は2に記載の積層セラミックコンデンサであって、
    前記高マグネシウム領域のマグネシウム濃度は、0.6mol%以上である
    積層セラミックコンデンサ。
  4. 請求項1から3のいずれか1項に記載の積層セラミックコンデンサであって、
    前記低マグネシウム領域のマグネシウム濃度は、0.3mol%以下である
    積層セラミックコンデンサ。
  5. チタンを含むペロブスカイト構造の誘電体で形成され一軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、を有する容量形成部と、
    前記容量形成部の周囲を被覆し、外面を構成する高マグネシウム領域と、前記高マグネシウム領域と前記容量形成部との間に配置された低マグネシウム領域と、を有する周縁部と、
    を含む未焼成のセラミック素体を作製し、
    前記周縁部の前記外面にニッケルを主成分とする電極材料を塗布し、
    前記セラミック素体と前記電極材料とを同時焼成する
    積層セラミックコンデンサの製造方法。
JP2017227092A 2017-11-27 2017-11-27 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 Active JP7058987B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017227092A JP7058987B2 (ja) 2017-11-27 2017-11-27 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2022066014A JP7379578B2 (ja) 2017-11-27 2022-04-13 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017227092A JP7058987B2 (ja) 2017-11-27 2017-11-27 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022066014A Division JP7379578B2 (ja) 2017-11-27 2022-04-13 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2019096824A true JP2019096824A (ja) 2019-06-20
JP7058987B2 JP7058987B2 (ja) 2022-04-25

Family

ID=66972000

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017227092A Active JP7058987B2 (ja) 2017-11-27 2017-11-27 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2022066014A Active JP7379578B2 (ja) 2017-11-27 2022-04-13 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022066014A Active JP7379578B2 (ja) 2017-11-27 2022-04-13 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (2) JP7058987B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901128B2 (en) 2021-11-11 2024-02-13 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182011A (ja) * 2008-01-29 2009-08-13 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2010103566A (ja) * 2007-06-08 2010-05-06 Murata Mfg Co Ltd 積層セラミック電子部品
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103566A (ja) * 2007-06-08 2010-05-06 Murata Mfg Co Ltd 積層セラミック電子部品
JP2009182011A (ja) * 2008-01-29 2009-08-13 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901128B2 (en) 2021-11-11 2024-02-13 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Also Published As

Publication number Publication date
JP7058987B2 (ja) 2022-04-25
JP2022092035A (ja) 2022-06-21
JP7379578B2 (ja) 2023-11-14

Similar Documents

Publication Publication Date Title
JP6439551B2 (ja) 積層セラミックコンデンサ
JP6786549B2 (ja) 積層セラミックコンデンサ
JP7231340B2 (ja) セラミック電子部品およびその製造方法
TWI270092B (en) Stack capacitor and the manufacturing method thereof
JP7167227B2 (ja) 積層セラミックコンデンサ
US11302476B2 (en) Capacitor component having connection portions which include metal and ceramic layers
JP7092320B2 (ja) 積層セラミック電子部品及びその製造方法
JP7363654B2 (ja) 積層セラミック電子部品
JP2020053577A (ja) 電子部品
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
JP2023156502A (ja) 積層セラミックコンデンサ
JP7019374B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
CN114464451A (zh) 多层陶瓷电容器
JP7196732B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP7379578B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
JP2020043272A (ja) 積層セラミックコンデンサ及び回路基板
JP2017183468A (ja) 積層セラミック電子部品及びその製造方法
JP7379790B2 (ja) 積層セラミックキャパシタ
JP7283357B2 (ja) 積層セラミックコンデンサ
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6935707B2 (ja) 積層セラミックコンデンサ
JP2019176127A (ja) 積層セラミック電子部品及びその製造方法
KR20140077347A (ko) 적층 세라믹 전자부품 및 이의 제조방법
WO2024075470A1 (ja) 積層セラミックコンデンサとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220413

R150 Certificate of patent or registration of utility model

Ref document number: 7058987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150