KR20180125875A - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR20180125875A
KR20180125875A KR1020180029149A KR20180029149A KR20180125875A KR 20180125875 A KR20180125875 A KR 20180125875A KR 1020180029149 A KR1020180029149 A KR 1020180029149A KR 20180029149 A KR20180029149 A KR 20180029149A KR 20180125875 A KR20180125875 A KR 20180125875A
Authority
KR
South Korea
Prior art keywords
internal electrode
ceramic capacitor
multilayer ceramic
electrode layers
capacitor according
Prior art date
Application number
KR1020180029149A
Other languages
English (en)
Other versions
KR102412983B1 (ko
Inventor
쇼헤이 기따무라
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20180125875A publication Critical patent/KR20180125875A/ko
Application granted granted Critical
Publication of KR102412983B1 publication Critical patent/KR102412983B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

[과제] 내부 전극층의 연속률 저하를 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
[해결 수단] 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 금속을 주성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고, 적어도 어느 상기 내부 전극층은, 세라믹을 주성분으로 하고 당해 내부 전극층의 평균 두께의 40％ 이상의 직경을 갖는 입자를 포함하는 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING METHOD OF MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
근년, 스마트폰이나 휴대 전화 등의 전자 기기의 소형화에 수반하여, 탑재되는 전자 부품의 소형화가 급속하게 진행되고 있다. 예를 들어, 적층 세라믹 콘덴서에 있어서는, 소정의 특성을 확보하면서, 칩 사이즈를 작게 하기 위하여, 유전체층 및 내부 전극층의 박층화가 요구되고 있다.
그러나, 내부 전극층의 금속과 유전체층의 세라믹의 소결 온도가 상이함으로써, 소결 후의 내부 전극층의 연속률이 저하되는 과제가 있다. 내부 전극층을 박층화하면 한층 더 연속률의 저하가 염려된다. 그래서, 수축 지연 효과를 초래하기 위하여, 내부 전극층에 세라믹의 공재를 첨가함이 알려져 있다(예를 들어, 특허문헌 1 참조).
일본 특허 공개 제2013-229555호 공보
그러나, 공재는, 소결 과정에서 유전체층에 확산하는 경향이 있기 때문에, 내부 전극층의 연속률 저하를 충분히 억제하는 것은 곤란하다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 내부 전극층의 연속률 저하를 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 적층 세라믹 콘덴서는, 세라믹을 주성분으로 하는 유전체층과, 금속을 주성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고, 적어도 어느 상기 내부 전극층은, 세라믹을 주성분으로 하고 당해 내부 전극층의 평균 두께의 40％ 이상의 직경을 갖는 입자를 포함하는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 내부 전극층에 포함되는 입자의 최대 직경은 200㎚ 이상이어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 입자가 존재하는 개소는, 상기 내부 전극층에 있어서 상기 내부 전극층의 평균 두께 미만이 되는 개소여도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 내부 전극층의 평균 두께는 0.5㎛ 이하여도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 내부 전극층의 주성분 금속을 니켈로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 입자의 주성분 세라믹을 티타늄산바륨으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 유전체층의 주성분 세라믹을 티타늄산바륨으로 해도 된다.
본 발명에 관한 적층 세라믹 콘덴서의 제조 방법은, 세라믹 분말을 포함하는 그린 시트 위에 평균 입경이 100㎚ 이하이고 입도 분포의 표준 편차가 1.5 이하인 금속 분말을 주성분으로 하고, 평균 입경이 10㎚ 이하이고 입도 분포의 표준 편차가 5 이하인 세라믹 분말을 공재로서 포함하는 금속 도전 페이스트의 패턴을 배치하는 제1 공정과, 상기 제1 공정에 의해 얻어진 적층 단위를 복수 적층하여 얻어진 세라믹 적층체를 소성함으로써, 상기 금속 분말의 소결에 의해 내부 전극층을 형성하고, 상기 그린 시트의 세라믹 분말의 소결에 의해 유전체층을 형성하는 제2 공정을 포함하고, 적어도 어느 상기 내부 전극층에, 세라믹을 주성분으로 하고 당해 내부 전극층의 두께의 40％ 이상의 직경을 갖는 입자를 존재시키는 것을 특징으로 한다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 제2 공정에 있어서, 실온부터 최고 온도까지의 평균 승온 속도를 30℃/분 이상 80℃/분 이하로 해도 된이다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 금속 분말은 니켈을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 공재는 티타늄산바륨을 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서의 제조 방법에 있어서, 상기 그린 시트의 세라믹 분말은 티타늄산바륨을 주성분으로 해도 된다.
본 발명에 따르면, 내부 전극층의 연속률 저하를 억제할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공할 수 있다.
도 1은 적층 세라믹 콘덴서의 부분 단면 사시도.
도 2는 연속률을 도시하는 도면.
도 3의 (a)는 결정 입경이 큰 경우의 내부 전극층을 예시하는 도면이며, (b) 및 (c)는 결정 입경이 작은 경우의 내부 전극층을 예시하는 도면.
도 4는 내부 전극층의 평균 두께를 예시하는 도면.
도 5는 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면.
도 6의 (a)는 실시예 및 비교예에 있어서의 내부 전극 형성용 도전 페이스트의 주성분 금속의 입도 분포를 도시하는 도면이며, (b)는 실시예 및 비교예에 있어서의 내부 전극 형성용 도전 페이스트의 공재의 입도 분포를 도시하는 도면.
도 7의 (a) 및 (b)는 유전체층과 내부 전극층의 적층 방향에 있어서의 단면의 SEM 사진을 나타낸 도면이다.
도 8은 체적 기준에서의 적산의 입도 분포를 도시하는 도면.
도 9는 내부 전극층의 평균 두께에 대한 최대의 입자의 직경의 비율을 도시하는 도면.
도 10은 실시예 및 비교예의 결과를 도시하는 도면.
도 11은 유전율의 평가 결과를 나타내는 그래프.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
도 1은 실시 형태에 관한 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 1에서 예시하는 바와 같이, 적층 세라믹 콘덴서(100)는, 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 대향하는 2단부면에 설치된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2단부면 이외의 4면 중 적층 방향의 상면 및 하면 이외의 2면을 측면이라고 칭한다. 외부 전극(20a, 20b)은, 적층 칩(10)의 적층 방향의 상면, 하면 및 2측면에 연장되어 있다. 단, 외부 전극(20a, 20b)은 서로 이격되어 있다.
적층 칩(10)은, 유전체로서 기능하는 세라믹 재료를 주성분으로 하는 유전체층(11)과, 비금속 재료 등의 금속 재료를 주성분으로 하는 내부 전극층(12)이, 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 테두리는, 적층 칩(10)의 외부 전극(20a)이 설치된 단부면과, 외부 전극(20b)이 설치된 단부면에, 교대로 노출되어 있다. 그것에 의하여, 각 내부 전극층(12)은, 외부 전극(20a)과 외부 전극(20b)에, 교대로 도통하고 있다. 그 결과, 적층 세라믹 콘덴서(100)는, 복수의 유전체층(11)이 내부 전극층(12)을 개재시켜 적층된 구성을 갖는다. 또한, 유전체층(11)과 내부 전극층(12)의 적층체에 있어서, 적층 방향의 최외층에는 내부 전극층(12)이 배치되고, 당해 적층체의 상면 및 하면은, 커버층(13)에 의해 덮여 있다. 커버층(13)은, 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 재료는, 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.2㎜, 폭 0.125㎜, 높이 0.125㎜이며 또는 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜ 또는 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜이며 또는 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이며 또는 길이 3.2㎜, 폭 1.6㎜, 높이 1.6㎜이며 또는 길이 4.5㎜, 폭 3.2㎜, 높이 2.5㎜이지만, 이들 사이즈에 한정되는 것은 아니다.
내부 전극층(12)은, Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 주성분으로서 사용해도 된다. 각 내부 전극층(12)의 평균 두께는 예를 들어 0.5㎛ 이하이고, 0.3㎛ 이하로 하는 것이 바람직하다. 유전체층(11)은, 예를 들어 일반식 ABO3으로 표현되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학양론 조성의 ABO3 -α를 포함한다. 예를 들어, 당해 세라믹 재료로서, BaTiO3(티타늄산바륨), CaZrO3(지르콘산칼슘), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1 -x- yCaxSryTi1 - zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
적층 세라믹 콘덴서(100)의 소형 대용량화를 위하여, 유전체층(11) 및 내부 전극층(12)의 박층화가 요구되고 있다. 그러나, 내부 전극층(12)을 박층화하고자 하면, 고연속률을 유지함이 곤란해진다. 이것은, 이하의 이유에 의한다. 내부 전극층(12)을 금속 분말의 소성에 의해 얻는 경우, 소결이 진행되면 표면 에너지를 최소로 하기 위하여 구상화된다. 유전체층(11)의 주성분 세라믹보다도 내부 전극층(12)의 금속 성분의 소결이 진행되기 쉽기 때문에, 유전체층(11)의 주성분 세라믹이 소결될 때까지 온도를 올리면, 내부 전극층(12)의 금속 성분은 과소결이 되어, 구상화하려고 한다. 이 경우, 절단되는 계기(결함)가 있으면, 당해 결함을 기점으로 내부 전극층(12)이 절단되어, 연속률이 저하된다. 유전체층(11) 및 내부 전극층(12)의 박층화가 진행되면, 연속률은 더 저하될 우려가 있다.
그래서, 세라믹을 주성분으로 하는 공재를 내부 전극층(12)에 첨가함으로써, 내부 전극층(12)의 수축을 지연시키는 것을 생각할 수 있다. 그러나, 소결 과정에 있어서의 확산에 의해 공재가 유전체층(11)측에 토출되면, 연속률 저하를 억제함이 곤란하다. 또한, 공재가 유전체층(11)에 흡수됨으로써 유전체층(11) 중의 재료의 A/B비(페로브스카이트의 A사이트와 B사이트의 비율)나 조성의 차이, 유전율 ε이 설계값과 상이한 값이 되어, 목표로 한 용량값을 얻지 못할 우려가 있다.
도 2는 연속률을 도시하는 도면이다. 도 2에서 예시하는 바와 같이, 어느 내부 전극층(12)에 있어서의 길이 L0의 관찰 영역에서, 그 금속 부분의 길이 L1, L2, …, Ln을 측정하여 합계하고, 금속 부분의 비율인 ΣLn/L0을 그 층의 연속률이라고 정의할 수 있다.
그래서, 본 실시 형태에 있어서는, 내부 전극층(12)의 결정 입경을 작게 한다. 도 3의 (a)는 결정 입경이 큰 경우의 내부 전극층(12)을 예시하는 도면이다. 도 3의 (b)는 결정 입경이 작은 경우의 내부 전극층(12)을 예시하는 도면이다. 도 3의 (a) 및 도 3의 (b)에서 예시하는 바와 같이, 결정립(14)이 작아지면, 내부 전극층(12)에 공재가 잔존하기 쉬워진다. 예를 들어, 결정립(14)이 작아짐에 따라 결정립계(16)의 수가 많아지고, 당해 결정립계(16)에 공재가 잔존함으로써, 내부 전극층(12) 전체에 있어서의 세라믹을 주성분으로 하는 입자(15)가 많이 존재한다고 생각된다. 공재의 잔존량이 많아지면 각 입자(15)의 직경이 커진다. 구체적으로는, 적어도 어느 내부 전극층(12)은, 당해 내부 전극층(12)의 평균 두께의 40％ 이상의 직경을 갖는 입자(15)를 포함한다. 이 구성에서는, 내부 전극층(12)의 전체에 있어서 공재의 잔존량이 많아진다. 그것에 의하여, 소결 시에 있어서의 내부 전극층(12)의 금속 성분의 과소결이 억제되어, 내부 전극층(12)의 절단이 억제된다. 그 결과, 내부 전극층(12)의 연속률 저하를 억제할 수 있다. 또한, 유전체층(11)으로의 공재의 확산이 억제되고, 유전체층(11) 중의 재료의 A/B비나 조성의 차이, 유전율 ε의 저하가 억제되어, 원하는 유전 특성을 확보할 수 있다. 그 결과, 바이어스 특성의 악화가 억제되어, 고용량이 얻어진다. 또한, 적어도 어느 내부 전극층(12)은, 당해 내부 전극층(12)의 평균 두께의 50％ 이상의 직경을 갖는 입자(15)를 포함하는 것이 바람직하다. 한편, 내부 전극층(12)의 금속 부분이 국소적으로 너무 얇아지면, 내부 전극층(12)이 절단되는 계기(결함)가 될 수 있기 때문에, 입자(15)의 직경은, 당해 입자(15)가 존재하는 개소의 내부 전극층의 두께의 90％ 미만인 것이 바람직하다. 또한, 내부 전극층(12)의 평균 두께는 복수 개소의 내부 전극층(12)의 두께의 측정 결과의 평균값으로 할 수 있다. 예를 들어, 7층의 내부 전극층(12)의 두께의 평균값을 측정해도 된다. 예를 들어, 도 4에서 예시하는 바와 같이, 내부 전극층(12)의 연장 방향에 있어서 등간격으로 복수 개소의 두께를 측정하고, 그의 평균값을 두께 a로 한다. 특정한 내부 전극층(12)의 두께를 측정해도 되지만, 복수의 내부 전극층(12)의 두께를 측정하고, 그의 평균값을 두께 a로 해도 된다. 예를 들어, 도 4에서 예시하는 바와 같이, 각 내부 전극층(12)에 있어서, 연장 방향에 있어서 등간격으로 동일한 개소에서 두께를 측정하고, 그의 평균값을 두께 a로 해도 된다. 예를 들어, 당해 등간격은 2㎛ 내지 3㎛이다.
내부 전극층(12)에 포함되는 복수의 입자(15) 중 최대의 입자 직경은 200㎚ 이상인 것이 바람직하다. 이 경우, 입자(15)의 직경이 충분히 커, 내부 전극층(12)의 전체에 있어서 공재의 잔존량이 많아진다.
도 3의 (c)에서 예시하는 바와 같이, 입자(15)는, 내부 전극층(12)에 있어서, 당해 내부 전극층(12)의 평균 두께 미만이 되는 개소에 존재하는 것이 바람직하다. 이 경우, 내부 전극층(12)에 있어서 절단이 발생하기 쉬운 개소에 입자(15)가 배치됨으로써, 당해 절단이 발생하기 쉬운 개소의 과소결이 억제된다. 그것에 의하여, 연속률의 저하가 억제된다.
또한, 공재가 유전체층(11)에 확산되지 않고 내부 전극층(12)에 충분히 존재하는 경우, 내부 전극층(12) 내에서 공재가 모이게 된다. 보다 구체적으로는, 내부 전극층(12)의 중앙부 부근의 공재가 주위의 공재를 모아 입성장해 간다고 생각된다. 그 결과, 내부 전극층(12)의 두께 방향의 중앙 부분에 잔존하게 된다. 이 경우, 내부 전극층(12)의 두께 방향에 있어서, 상하 5％씩 입자(15)가 존재하지 않게 된다. 따라서, 내부 전극층(12)의 두께 방향에 있어서, 상하 5％씩의 영역에 입자(15)가 존재하지 않는 것이 바람직하다.
계속하여, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 5는 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 도 5에서 예시하는 바와 같이, 유전체층(11)을 형성하기 위한 유전체 재료를 준비한다. 유전체층(11)에 포함되는 A사이트 원소 및 B사이트 원소는, 통상은 ABO3의 입자 소결체의 형태로 유전체층(11)에 포함된다. 예를 들어, BaTiO3은, 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO3은, 일반적으로, 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜 티타늄산바륨을 합성함으로써 얻을 수 있다. 유전체층(11)을 구성하는 세라믹의 합성 방법으로서는, 종래 다양한 방법이 알려져 있고, 예를 들어 고상법, 졸-겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는, 이들 모두 채용할 수 있다.
얻어진 세라믹 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Dy(디스프로슘), Tm(툴륨), Ho(홀뮴), Tb(테르븀), Yb(이테르븀), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), 및 Er(에르븀))의 산화물, 및, Co(코발트), Ni(니켈), Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(실리콘)의 산화물 혹은 유리를 들 수 있다.
본 실시 형태에 있어서는, 바람직하게는 먼저 유전체층(11)을 구성하는 세라믹의 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820 내지 1150℃에서 하소를 행한다. 계속하여, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 제조한다. 예를 들어, 세라믹 분말의 평균 입경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 50 내지 300㎚이다. 예를 들어, 상기한 바와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조정해도 된다.
(적층 공정)
이어서, 얻어진 유전체 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 위에 예를 들어 두께 0.8㎛ 이하의 띠 형상의 유전체 그린 시트를 도포 시공하여 건조시킨다.
이어서, 유전체 그린 시트의 표면에, 유기 바인더를 포함하는 내부 전극 형성용의 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 극성이 상이한 1쌍의 외부 전극에 교대로 인출되는 내부 전극층 패턴을 배치한다. 금속 도전 페이스트의 금속 재료에는, 예를 들어 평균 입경이 100㎚ 이하인 것을 사용한다. 또한, 입경의 표준 편차는 15 이하로 한다. 이에 의해, 샤프한 입도 분포가 얻어진다. 평균 입경은 100㎚ 이하인 것이 바람직하고, 70㎚ 이하인 것이 보다 바람직하다. 입경의 표준 편차는 15 이하인 것이 바람직하고, 12 이하인 것이 보다 바람직하다. 또한, 누적 입도 분포의 기울기는 8 이상인 것이 바람직하다. 또한, 누적 입도 분포의 기울기는, 누적 입도 분포를 대수 플롯하여 D20과 D80 사이의 기울기(=1/(logD80-logD20)라고 정의할 수 있다.
또한, 금속 도전 페이스트에는, 공재로서 세라믹 입자를 첨가한다. 세라믹 입자의 주성분 세라믹은, 특별히 한정하는 것은 아니지만, 유전체층(11)의 주성분 세라믹과 동일한 것이 바람직하다. 예를 들어, 티타늄산바륨을 균일하게 분산시켜도 된다. 공재에는, 예를 들어 평균 입경이 10㎚ 이하인 것을 사용한다. 또한, 입경의 표준 편차는 5 이하로 한다. 이에 의해, 샤프한 입도 분포가 얻어진다. 평균 입경은 15㎚ 이하인 것이 바람직하고, 10㎚ 이하인 것이 보다 바람직하다. 입경의 표준 편차는 5 이하인 것이 바람직하고, 3 이하인 것이 보다 바람직하다. 또한, 누적 입도 분포의 기울기는 7 이상인 것이 바람직하다. 또한, 누적 입도 분포의 기울기는, 누적 입도 분포를 대수 플롯하여 D20과 D80 사이의 기울기(=1/(logD80-logD20)라고 정의할 수 있다.
그 후, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(12)과 유전체층(11)이 엇갈려지도록 하며, 또한 내부 전극층(12)이 유전체층(11)의 긴 변 방향 양 단부면에 단부 테두리가 교대로 노출되어 극성이 상이한 1쌍의 외부 전극(20a, 20b)에 교대로 인출되도록, 소정층수(예를 들어 100 내지 500층)만큼 적층한다. 적층된 유전체 그린 시트의 상하에 커버층(13)이 되는 커버 시트를 압착시키고, 소정 칩 치수(예를 들어 1.0㎜×0.5㎜)로 커트하고, 그 후에 외부 전극(20a, 20b)의 하지층이 되는 금속 도전 페이스트를, 커트한 적층체의 양 단부면에 침지법 등으로 도포하여 건조시킨다. 이에 의해, 적층 세라믹 콘덴서(100)의 성형체가 얻어진다.
(소성 공정)
이와 같이 하여 얻어진 성형체를, 250 내지 500℃의 N2 분위기 중에서 탈바인더 처리한 후에, 산소 분압 10-5 내지 10-8atm의 환원 분위기 중에서 1100 내지 1300℃에서 10분 내지 2시간 소성함으로써, 각 화합물이 소결되어 입성장한다. 이와 같이 하여, 적층 세라믹 콘덴서(100)가 얻어진다. 또한, 소성 조건을 조정함으로써, 내부 전극층(12)에 잔존하는 공재(15)의 잔존량을 조정할 수 있다. 즉, 내부 전극층(12)에 잔존하는 공재(15)의 직경이 커진다. 구체적으로는, 소성 공정에 있어서 승온 속도를 크게 함으로써, 공재(15)가 금속 도전 페이스트로부터 토출되기 전에 주성분 금속이 소결되기 때문에, 공재(15)가 내부 전극층(12)에 잔존하기 쉬워져, 직경이 커진다. 예를 들어, 내부 전극층(12)에 있어서의 공재(15)의 잔존량을 많게 하는 관점에서, 소성 공정에 있어서 실온부터 최고 온도까지의 평균 승온 속도는 30℃/분 이상으로 하는 것이 바람직하고, 45℃/분 이상으로 하는 것이 보다 바람직하다. 또한, 평균 승온 속도가 너무 크면, 성형체에 잔류하는 유기 성분의 배출이 충분히 행하여지지 않아, 소성 공정 중에 크랙이 발생하는 등의 문제가 발생할 우려가 있다. 혹은, 성형체의 소결에 내외차가 발생함으로써 치밀화가 불충분해져, 정전 용량이 저하되는 등의 문제가 발생할 우려가 있다. 그래서, 평균 승온 속도를 80℃/분 이하로 하는 것이 바람직하고, 65℃/분 이하로 하는 것이 보다 바람직하다.
(재산화 처리 공정)
그 후, N2 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행해도 된다.
(도금 처리 공정)
그 후, 도금 처리에 의해, 외부 전극(20a, 20b)의 하지층에 Cu,Ni, Sn 등의 금속 코팅을 행한다.
본 실시 형태에 관한 적층 세라믹 콘덴서의 제조 방법에 의하면, 내부 전극층(12)을 구성하는 주성분 금속 및 공재로서 입도 분포가 샤프한 소직경 재료를 사용함으로써 고분산의 금속 도전 페이스트가 제작된다. 또한, 부분적으로 큰 재료가 혼입됨이 억제된다. 이러한 금속 도전 페이스트를 사용함으로써 소결 과정에 있어서 유전체층(11)으로의 공재의 확산이 억제되어, 공재가 내부 전극층(12) 내에 잔존하게 된다. 그것에 의하여, 적어도 어느 내부 전극층(12)에 있어서, 당해 내부 전극층(12)의 평균 두께의 40％ 이상의 직경을 갖는 입자(15)가 포함되게 된다.
내부 전극층(12) 내에 입자(15)가 잔존하면, 소결 시에 있어서의 내부 전극층(12)의 금속 성분의 과소결이 억제되어, 내부 전극층(12)의 절단이 억제된다. 그 결과, 내부 전극층(12)의 연속률 저하를 억제할 수 있다. 또한, 유전체층(11)으로의 공재의 확산이 억제되어, 유전체층(11)의 유전율 ε의 저하가 억제되어, 원하는 유전 특성을 확보할 수 있다.
또한, 유전체층(11)으로의 공재의 확산이 억제되면, 공재는 내부 전극층(12)중에서 유동하여 서로 결합하고, 입성장한다. 이 입성장의 과정에서, 금속 도전 페이스트의 주성분 금속의 이동에 의해 발생한 스페이스에 공재가 모이게 된다. 그것에 의하여, 공재는, 내부 전극층(12)에 있어서, 당해 내부 전극층(12)의 평균 두께 미만이 되는 개소에 존재하기 쉬워진다.
[실시예]
이하, 실시 형태에 관한 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사했다.
(실시예 1 내지 5)
평균 입경이 100㎚(비표면적 10㎡/g)인 티타늄산바륨 분말에 필요한 첨가물을 첨가하고, 볼 밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 유전체 재료에 유기 바인더 및 용제를 첨가하여 닥터 블레이드법으로 유전체 그린 시트를 제작했다. 유전체 그린 시트의 도포 시공 두께를 0.8㎛로 하고 유기 바인더로서 폴리비닐부티랄(PVB) 등을 사용하고, 용제로서 에탄올, 톨루엔산 등을 첨가했다. 기타, 가소제 등을 첨가했다.
이어서, 내부 전극층(12)의 주성분 금속(Ni)의 분말(Ni 고형분으로 50wt％)과, 공재(티타늄산바륨)를 10부와, 바인더(에틸셀룰로오스)를 5부와, 용제와, 필요에 따라 기타 보조제를 포함하고 있는 내부 전극 형성용 도전 페이스트를 유성 볼 밀로 제작했다. 표 1에 나타내는 바와 같이, 주성분 금속의 분말에는, 평균 입경이 70㎚(비표면적 10㎡/g), 입경의 표준 편차가 12, 누적 입도 분포의 기울기가 8인 것을 사용했다. 공재에는, 평균 입경이 8.6㎚(비표면적 110㎡/g), 입경의 표준 편차가 2.7, 누적 입도 분포의 기울기가 7인 것을 사용했다.
Figure pat00001
유전체 시트에 내부 전극 형성용 도전 페이스트를 스크린 인쇄했다. 내부 전극 형성용 도전 페이스트를 인쇄한 시트를 250매 포개고, 그 상하로 커버 시트를 각각 적층했다. 그 후, 열 압착에 의해 세라믹 적층체를 얻어, 소정의 형상으로 절단했다.
얻어진 세라믹 적층체를 N2 분위기 중에서 탈바인더한 후에, 세라믹 적층체의 양 단부면으로부터 각 측면에 걸쳐, Ni를 주성분으로 하는 금속 필러, 공재, 바인더, 용제 등을 포함하는 금속 페이스트를 도포하고, 건조시켰다. 그 후, 환원 분위기 중에서 1100℃ 내지 1300℃에서 10분 내지 2시간, 금속 페이스트를 세라믹 적층체와 동시에 소성하여 소결체를 얻었다. 실온부터 최고 온도까지의 평균 승온 속도는, 실시예 1에서는 30℃/분으로 하고, 실시예 2에서는 45℃/분으로 하고, 실시예 3에서는 55℃/분으로 하고, 실시예 4에서는 65℃/분으로 하고, 실시예 5에서는 80℃/분으로 했다.
얻어진 소결체의 형상 치수는, 길이 0.6㎜, 폭 0.3㎜, 높이 0.3㎜였다. 소결체를 N2 분위기 하에서 800℃의 조건에서 재산화 처리를 행한 후, 도금 처리하여 하지층의 표면에 Cu 도금층, Ni 도금층 및 Sn 도금층을 형성하여, 적층 세라믹 콘덴서(100)를 얻었다.
(비교예 1 내지 3)
비교예 1 내지 3에 있어서는, 표 1에 나타내는 바와 같이, 내부 전극 형성용 도전 페이스트의 주성분 금속(Ni)의 분말에, 평균 입경이 120㎚, 입경의 표준 편차가 33, 누적 입도 분포의 기울기가 6인 것을 사용했다. 공재에는, 평균 입경이 29㎚, 입경의 표준 편차가 8.7, 누적 입도 분포의 기울기가 5인 것을 사용했다. 실온부터 최고 온도까지의 평균 승온 속도는, 비교예 1에서는 45℃/분으로 하고, 비교예 2에서는 55℃/분으로 하고, 비교예 3에서는 65℃/분으로 했다. 그 밖의 조건은, 실시예와 마찬가지로 했다.
도 6의 (a)는 실시예 1 내지 5 및 비교예 1 내지 3에 있어서의 내부 전극 형성용 도전 페이스트의 주성분 금속의 입도 분포를 도시하는 도면이다. 도 6의 (a)에 도시하는 바와 같이, 실시예 1 내지 5에 있어서는, 평균 입경이 작고, 입도 분포가 샤프한 금속 분말을 사용하고 있음을 알 수 있다. 또한, 비교예 1 내지 3에 있어서는, 평균 입경이 커, 입도 분포가 광범위한 금속 분말을 사용하고 있음을 알 수 있다. 도 6의 (b)는 실시예 1 내지 5 및 비교예 1 내지 3에 있어서의 내부 전극 형성용 도전 페이스트의 공재의 입도 분포를 도시하는 도면이다. 도 6의 (b)에 도시하는 바와 같이, 실시예 1 내지 5에 있어서는, 평균 입경이 작아, 입도 분포가 샤프한 공재를 사용하고 있음을 알 수 있다. 또한, 비교예 1 내지 3에 있어서는, 평균 입경이 커, 입도 분포가 광범위한 공재를 사용하고 있음을 알 수 있다.
(분석)
도 7의 (a) 및 도 7의 (b)는 폭 방향 중앙부에서의, 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서의 단면의 SEM(주사형 전자 현미경) 사진을 나타낸도면이다. 도 7의 (a)는 실시예 3의 SEM 사진이며, 도 7의 (b)는 비교예 2의 SEM 사진이다. SEM 사진의 시야는 12.6㎛×8.35㎛로 했다. 도 7의 (a) 및 도 7의 (b)의 결과로부터 각 입자(15)의 직경을 계측했다. 도 8은 체적 기준에서의 적산의 입도 분포를 도시하는 도면이다. 도 8에 도시하는 바와 같이, 비교예 2에서는 입자(15)의 직경이 비교적 작은 것에 비하여, 실시예 3에서는 입자(15)의 직경이 커졌다. 또한, 실시예 3에서는, 직경이 200㎚ 이상이 되는 입자도 내부 전극층(12)에 존재했다.
실시예 1 내지 5 및 비교예 1 내지 3 각각에 대하여, 최대의 직경을 갖는 입자(15)의 직경을 계측했다. 또한, 당해 최대의 입자(15)가 포함되는 내부 전극층(12)의 평균 두께를 계측했다. 도 9 및 도 10에 도시하는 바와 같이, 실시예 1에서는, 평균 두께 0.410㎛의 내부 전극층(12)에 대하여, 당해 두께의 51.2％인 210㎚의 직경의 입자(15)가 얻어졌다. 실시예 2에서는, 평균 두께 0.410㎛의 내부 전극층(12)에 대하여, 당해 두께의 56.1％인 230㎚의 직경의 입자(15)가 얻어졌다. 실시예 3에서는, 평균 두께 0.413㎛의 내부 전극층(12)에 대하여, 당해 두께의 53.3％인 220㎚의 직경의 입자(15)가 얻어졌다. 실시예 4에서는, 평균 두께 0.420㎛의 내부 전극층(12)에 대하여, 당해 두께의 47.6％인 200㎚의 직경의 입자(15)가 얻어졌다. 실시예 5에서는, 평균 두께 0.420㎛의 내부 전극층(12)에 대하여, 당해 두께의 45.2％인 190㎚의 직경의 입자(15)가 얻어졌다. 비교예 1에서는, 평균 두께 0.455㎛의 내부 전극층(12)에 대하여, 당해 두께의 31.6％인 144㎚의 직경의 입자(15)가 얻어졌다. 비교예 2에서는, 평균 두께 0.459㎛의 내부 전극층(12)에 대하여, 당해 두께의 39.2％인 180㎚의 직경의 입자(15)가 얻어졌다. 비교예 3에서는, 평균 두께 0.450㎛의 내부 전극층(12)에 대하여, 당해 두께의 37.8％인 170㎚의 직경의 입자(15)가 얻어졌다.
또한, 도 7의 (a)에 있어서 점선으로 나타낸 바와 같이, 입자(15)가 내부 전극층(12)의 평균 두께보다도 얇게 되어 있는 개소에 잔존하고 있음을 알 수 있다. 또한, 얻어진 SEM 사진을 사용하여, 도 2에서 설명한 연속률을 측정했다. 실시예 1 내지 5에 있어서는 연속률이 100％가 되었다. 비교예 1 내지 3에서는 연속률이 94％ 내지 96％가 되었다. 연속률에 대해서는, 수매의 SEM 사진에 찍혀 있는 전체 내부 전극층의 연속률을 측정함으로써 평균값을 구했다.
이어서, 실시예 1 내지 5 및 비교예 1 내지 3에 관한 적층 세라믹 콘덴서의 샘플에 대하여 유전율의 평가를 행했다. 구체적으로는, 정전 용량을 휴렛 팩커드사의 LCR 미터 4284A를 사용하여 측정했다. 이 측정값과, 샘플이 되는 적층 콘덴서의 내부 전극의 교차 면적, 유전체 세라믹층 두께 및 적층 매수로부터, 외관 유전율을 계산했다. 샘플수는 100개로 했다.
실시예 1 내지 5 및 비교예 1 내지 3에 대하여 각각 100개의 샘플에 대하여, 유전율의 평가를 행했다. 도 11은 유전율의 평가 결과를 나타내는 그래프이다. 도 11의 종축은, 각 샘플의 유전율을 나타내고 있다. 또한, 도 11에서는, 실시예 3에 관한 샘플의 유전율의 평균을 100％로 하여 규격화된 정전 용량을 나타내고 있다.
도 11의 결과로부터, 실시예 1 내지 5에 있어서는, 비교예 1 내지 3에 대하여 동일한 승온 속도에서의 유전율이 20％ 이상 향상됨을 알 수 있다. 이것은, 내부 전극 형성용의 금속 도전 페이스트의 금속 재료로서 입도 분포가 샤프한 소직경 재료를 사용함으로써 소결 과정에 있어서 공재가 내부 전극층(12) 내에 잔존하여 유전체층(11)으로의 확산이 억제되어, 유전체층(11) 중의 재료의 A/B비나 조성의 차이 등이 억제되었기 때문이라고 생각된다.
이상, 본 발명의 실시예에 대하여 상세하게 설명했지만, 본 발명은 관한 특정한 실시예에 한정되는 것은 아니며, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형·변경이 가능하다.
10: 적층 칩
11: 유전체층
12: 내부 전극층
13: 커버층
20a, 20b: 외부 전극
100: 적층 세라믹 콘덴서

Claims (16)

  1. 세라믹을 주성분으로 하는 유전체층과, 금속을 주성분으로 하는 내부 전극층이 교대로 적층된 적층 구조를 구비하고,
    적어도 어느 상기 내부 전극층은, 세라믹을 주성분으로 하고 당해 내부 전극층의 평균 두께의 40％ 이상의 직경을 갖는 입자를 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 상기 내부 전극층에 포함되는 입자의 최대 직경은 200㎚ 이상인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항에 있어서, 상기 입자가 존재하는 개소는, 상기 내부 전극층에 있어서 상기 내부 전극층의 평균 두께 미만이 되는 개소인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항에 있어서, 상기 내부 전극층의 평균 두께는 0.5㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항에 있어서, 상기 내부 전극층의 주성분 금속은 니켈인 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제1항에 있어서, 상기 입자의 주성분 세라믹은 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 제1항에 있어서, 상기 유전체층의 주성분 세라믹은 티타늄산바륨인 것을 특징으로 하는 적층 세라믹 콘덴서.
  8. 제1항에 있어서, 상기 내부 전극층의 평균 두께는 복수의 내부 전극층에 대하여 연장 방향에 있어서 등간격으로 동일한 개소에서 두께를 측정하여 산출한 것을 특징으로 하는 적층 세라믹 콘덴서.
  9. 제8항에 있어서, 상기 복수의 내부 전극층은 임의의 7층이며, 상기 등간격은 2㎛ 내지 3㎛인 것을 특징으로 하는 적층 세라믹 콘덴서.
  10. 세라믹 분말을 포함하는 그린 시트 위에 평균 입경이 100㎚ 이하이고 입도 분포의 표준 편차가 1.5 이하인 금속 분말을 주성분으로 하고, 평균 입경이 10㎚ 이하이고 입도 분포의 표준 편차가 5 이하인 세라믹 분말을 공재로서 포함하는 금속 도전 페이스트의 패턴을 배치하는 제1 공정과,
    상기 제1 공정에 의해 얻어진 적층 단위를 복수 적층하여 얻어진 세라믹 적층체를 소성함으로써, 상기 금속 분말의 소결에 의해 내부 전극층을 형성하고, 상기 그린 시트의 세라믹 분말의 소결에 의해 유전체층을 형성하는 제2 공정을 포함하고,
    적어도 어느 상기 내부 전극층에, 세라믹을 주성분으로 하고 당해 내부 전극층의 두께의 40％ 이상의 직경을 갖는 입자를 존재시키는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  11. 제10항에 있어서, 상기 제2 공정에 있어서, 실온부터 최고 온도까지의 평균 승온 속도를 30℃/분 이상 80℃/분 이하로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  12. 제10항에 있어서, 상기 금속 분말은 니켈을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  13. 제10항에 있어서, 상기 공재는 티타늄산바륨을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  14. 제10항에 있어서, 상기 그린 시트의 세라믹 분말은 티타늄산바륨을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  15. 제10항에 있어서, 상기 내부 전극층의 평균 두께는 복수의 내부 전극층에 대하여 연장 방향에 있어서 등간격으로 동일한 개소에서 두께를 측정하여 산출한 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  16. 제15항에 있어서, 상기 복수의 내부 전극층은 임의의 7층이며, 상기 등간격은 2㎛ 내지 3㎛인 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
KR1020180029149A 2017-05-16 2018-03-13 적층 세라믹 콘덴서 및 그 제조 방법 KR102412983B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-097511 2017-05-16
JP2017097511A JP6996867B2 (ja) 2017-05-16 2017-05-16 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20180125875A true KR20180125875A (ko) 2018-11-26
KR102412983B1 KR102412983B1 (ko) 2022-06-24

Family

ID=64272738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029149A KR102412983B1 (ko) 2017-05-16 2018-03-13 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10593474B2 (ko)
JP (1) JP6996867B2 (ko)
KR (1) KR102412983B1 (ko)
CN (1) CN108878143A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6986361B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6986360B2 (ja) 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) * 2017-05-16 2022-11-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10483038B2 (en) 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
KR20190116144A (ko) * 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20190116150A (ko) * 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2021141131A (ja) * 2020-03-03 2021-09-16 太陽誘電株式会社 セラミック電子部品の製造方法、および金属導電ペースト
KR20220068568A (ko) * 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2004323866A (ja) * 2003-04-21 2004-11-18 Murata Mfg Co Ltd ニッケル粉末の製造方法及びニッケル粉末
KR20130024530A (ko) * 2011-08-31 2013-03-08 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
JP2013229555A (ja) 2012-04-26 2013-11-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2872446B2 (ja) * 1991-06-10 1999-03-17 ローム株式会社 積層セラミックコンデンサ
JP3350949B2 (ja) * 1992-02-20 2002-11-25 株式会社村田製作所 導電性ペースト
EP1151814A4 (en) * 1999-11-12 2006-11-02 Mitsui Mining & Smelting Co NICKEL POWDER AND CONDUCTIVE PASTE
JP3697401B2 (ja) 2001-02-22 2005-09-21 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
JP4200792B2 (ja) * 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP4267614B2 (ja) 2005-09-30 2009-05-27 Ｔｄｋ株式会社 積層型セラミック電子部品の製造方法
JP2007273684A (ja) * 2006-03-31 2007-10-18 Tdk Corp 積層型電子部品の製造方法
JP4861946B2 (ja) 2007-09-26 2012-01-25 株式会社ノリタケカンパニーリミテド 高速焼成による膜状導体の製造方法
JP2010067418A (ja) 2008-09-09 2010-03-25 Noritake Co Ltd 導体ペーストおよびその製造方法
KR20130051994A (ko) * 2010-11-24 2013-05-21 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
KR101922867B1 (ko) 2012-10-12 2018-11-28 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102041629B1 (ko) * 2013-02-28 2019-11-06 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2016146469A (ja) 2015-01-31 2016-08-12 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造およびテーピング電子部品連
KR102183425B1 (ko) 2015-07-22 2020-11-27 삼성전기주식회사 적층 세라믹 전자부품
US10483038B2 (en) 2017-05-16 2019-11-19 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311985A (ja) * 2003-03-27 2004-11-04 Tdk Corp 積層型チップコンデンサおよびその製造方法
JP2004323866A (ja) * 2003-04-21 2004-11-18 Murata Mfg Co Ltd ニッケル粉末の製造方法及びニッケル粉末
KR20130024530A (ko) * 2011-08-31 2013-03-08 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
JP2013229555A (ja) 2012-04-26 2013-11-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
US20180336998A1 (en) 2018-11-22
JP6996867B2 (ja) 2022-01-17
KR102412983B1 (ko) 2022-06-24
JP2018195672A (ja) 2018-12-06
CN108878143A (zh) 2018-11-23
US10593474B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
CN108735508B (zh) 多层陶瓷电容器及其制造方法
KR102587765B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN109326442B (zh) 多层陶瓷电容器及其制造方法
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102417726B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102442888B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
TWI793148B (zh) 積層陶瓷電容器及其製造方法
JP2023060234A (ja) 積層セラミックコンデンサ
JP7037945B2 (ja) セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022088409A (ja) セラミックコンデンサ
WO2022270270A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant