JP7493322B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP7493322B2
JP7493322B2 JP2019205456A JP2019205456A JP7493322B2 JP 7493322 B2 JP7493322 B2 JP 7493322B2 JP 2019205456 A JP2019205456 A JP 2019205456A JP 2019205456 A JP2019205456 A JP 2019205456A JP 7493322 B2 JP7493322 B2 JP 7493322B2
Authority
JP
Japan
Prior art keywords
internal electrode
laminate
multilayer ceramic
glass
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019205456A
Other languages
English (en)
Other versions
JP2021077828A (ja
Inventor
栄治 寺岡
康一 梶原
玄樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019205456A priority Critical patent/JP7493322B2/ja
Publication of JP2021077828A publication Critical patent/JP2021077828A/ja
Application granted granted Critical
Publication of JP7493322B2 publication Critical patent/JP7493322B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサに関する。
電子機器の高周波化に伴い、電子機器に用いられる積層セラミックコンデンサには例えば数GHz以上の高周波領域への対応が要求されている。
特許文献1には、高周波領域におけるESL(等価直列インダクタンス)を低減できる積層セラミックコンデンサが開示されている。
特開2016-187036号公報
積層セラミックコンデンサは、内部電極層とセラミック層が積層されてなる積層体の端面に外部電極が形成された構成を有する。
外部電極は、金属成分とガラスを含む導電ペーストを積層体の端面に焼き付けて焼付電極を形成し、焼付電極上にめっきを行うことによって得られる。
導電ペースト中のガラスの体積割合は通常は32%程度である。ガラスをこの程度含む導電ペーストを用いて焼付電極を形成した場合に、焼付電極の表面にガラスが浮き出てくる現象である、いわゆる「ガラス浮き」が生じることがあった。
「ガラス浮き」が生じると、焼付電極の上にめっき層を形成するためのめっき付き性が悪化するという問題が生じる。また、焼付電極に含まれるガラスは外部電極の抵抗値を増加させる要因となる。
上記のように、外部電極を形成するために使用される導電ペーストに含まれるガラスの割合は外部電極の特性に影響を与える可能性があるが、高周波領域で積層セラミックコンデンサを使用する場合に特に適した導電ペーストの組成は知られていなかった。特に、導電ペーストに含まれるガラスの割合の好ましい範囲は、未だ知られていなかった。
本発明は、上記の問題を解決するためになされたものであり、外部電極の抵抗値の観点から好ましい特性を有する外部電極を備えた積層セラミックコンデンサを提供することを目的とする。
本発明の積層セラミックコンデンサは、積層方向に配置された複数のセラミック層と複数の内部電極層とが積層されてなる積層体と、上記積層体の端面に形成された外部電極とを備える積層セラミックコンデンサであって、上記外部電極は金属及びガラスを含み、上記外部電極におけるガラスの体積割合が29%以下であることを特徴とする。
本発明によれば、外部電極の抵抗値の観点から好ましい特性を有する外部電極を備えた積層セラミックコンデンサを提供することができる。
図1は、積層セラミックコンデンサを構成する積層体を模式的に示す斜視図である。 図2は、積層セラミックコンデンサの一例を模式的に示す斜視図である。 図3は、積層体と外部電極の境界を含む、積層セラミックコンデンサのLW断面図である。 図4は、内部電極層の幅方向の端部の形状の一例を模式的に示す拡大断面図である。 図5は、実施例1の積層セラミックコンデンサにつき、外部電極を含む部分を撮影した断面写真である。 図6は、比較例1の積層セラミックコンデンサにつき、外部電極を含む部分を撮影した断面写真である。
以下、図面を参照して、本発明の積層セラミックコンデンサについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の好ましい構成を2つ以上組み合わせたものもまた本発明である。
まず、図1及び図2を用いて、積層セラミックコンデンサを構成する積層体及び外部電極について説明する。
図1は、積層セラミックコンデンサを構成する積層体を模式的に示す斜視図である。図2は、積層セラミックコンデンサの一例を模式的に示す斜視図である。
積層セラミックコンデンサ及び積層体では、長さ方向、幅方向、積層方向を、図1に示す積層体10及び図2に示す積層セラミックコンデンサ1においてそれぞれ両矢印L、W、Tで定める方向とする。ここで、長さ方向と幅方向と積層方向は互いに直交する。積層方向は、積層体10を構成する複数のセラミック層20と複数の内部電極層30が積み上げられていく方向である。
長さ方向は、積層セラミックコンデンサ1を構成する外部電極である第1外部電極110と第2外部電極120が対向する方向である(図2参照)。
図1に示す積層体10及び図2に示す積層セラミックコンデンサ1では、長さ方向の寸法が幅方向の寸法よりも長くなっている。しかしながら、本発明の積層セラミックコンデンサ及び積層体において、長さ方向の寸法と幅方向の寸法の大小関係は特に限定されず、長さ方向の寸法は、幅方向の寸法よりも大きくてもよく小さくてもよい。
積層体10は、6面を有する略直方体形状であり、積層された複数のセラミック層20と複数の内部電極層30を有する。そして、積層体10は、図1中に両矢印Tで示す積層方向Tに対向する第1の主面11及び第2の主面12と、積層方向Tに直交する、両矢印Wで示す幅方向Wに対向する第1の側面13及び第2の側面14と、積層方向T及び幅方向Wに直交する、両矢印Lで示す長さ方向Lに対向する第1の端面15及び第2の端面16と、を含む。
本明細書において、第1の端面15及び第2の端面16に直交し、かつ、積層体10の積層方向と平行な積層体10の断面をLT断面という。また、第1の側面13及び第2の側面14に直交し、かつ、積層体10の積層方向と平行な積層体10の断面をWT断面という。
また、第1の側面13、第2の側面14、第1の端面15及び第2の端面16に直交し、かつ、積層体10の積層方向に直交する積層体10の断面をLW断面という。
複数の内部電極層は、積層された第1内部電極層及び第2内部電極層を含む。第1内部電極層は第1の端面に露出し、第2内部電極層は第2の端面に露出する。第1内部電極層と第2内部電極層がセラミック層を挟んで対向する対向電極部で静電容量が発生する。
すなわち、積層体は、キャパシタを構成する少なくとも一対の第1内部電極層及び第2内部電極層と、第1内部電極層と第2内部電極層の間に設けられたセラミック層とを有するものである。
外部電極は、積層体の端面に形成されており、金属及びガラスを含む。
外部電極に含まれる金属としては、銅、ニッケル、銀、パラジウム、銀-パラジウム合金及び金などから選ばれる少なくとも1種の金属であることが好ましく、銅を含むことがより好ましい。また、銅に加えてジルコニウム、アルミニウム、チタン及びケイ素などから選ばれる少なくとも1種の金属の酸化物を含んでいてもよい。
外部電極に含まれるガラスとしては、B-Si系ガラス、Ba-B-Si系ガラス、B-Si-Zn系ガラス、B-Si-Zn-Ba系ガラス、B-Si-Zn-Ba-Ca-Al系ガラス等を使用することができる。
外部電極におけるガラスの体積割合が29%以下である。
ガラスの体積割合が29%以下であるとガラスの割合が少ないため外部電極の抵抗値を低くすることができる。
また、ガラスの体積割合が29%以下であるとガラス浮きが生じにくくなり、外部電極の上にめっき層を形成する際のめっき付き性が向上する。
また、外部電極におけるガラスの体積割合は20%以上であることが好ましい。
ガラスの体積割合が20%以上であると、外部電極の緻密性を高くすることができる。
外部電極の緻密性が高いと、めっき液及び湿気が外部電極の内部へ侵入すること、及び、めっき液及び湿気が外部電極を通じて積層体の内部に浸入することを防止することができる。
以上の事項を踏まえて、外部電極におけるガラスの体積割合を20%以上、29%以下とすることによって、外部電極の抵抗値及び外部電極の緻密性の観点から好ましい特性を有する外部電極を備えた積層セラミックコンデンサを得ることができる。
また、本発明の積層セラミックコンデンサにおいては、外部電極の表面におけるガラスの体積割合Zと、外部電極の中央におけるガラスの体積割合Zと、外部電極の積層体側におけるガラスの体積割合Zと、の比率が、それぞれZ:Z:Z=0.7以上、0.9以下:1:0.7以上、0.9以下であることが好ましい。
図3は、積層体と外部電極の境界を含む、積層セラミックコンデンサのLW断面図である。
外部電極の表面、外部電極の中央、外部電極の積層体側とは、図3においてそれぞれZ、Z、Zで示す領域である。
これは、LW断面において第2外部電極120を外部電極の厚さ方向(積層体の長さ方向)に3分割した領域である。
また、この3分割は積層体の幅方向中央付近で行うことが好ましい。
外部電極の表面におけるガラスの体積割合Zは相対的に少ないことが好ましい。外部電極の表面におけるガラスの体積割合が少ないということはガラス浮きが生じていないことを意味しており、この場合、外部電極の上にめっき層を形成する際のめっき付き性が向上する。
外部電極の積層体側におけるガラスの体積割合Zは相対的に多いことが好ましい。外部電極と積層体が接する部分におけるガラスの体積割合が多いと、外部電極と積層体の結合が強固になる。
外部電極に占めるガラスの体積割合は、外部電極部分を含むLW面で切断した電子顕微鏡写真を撮影し、当該領域についてのEDXを用いた元素分析により測定することができる。元素分析においては外部電極を構成する成分中でガラスにのみ含まれる元素に着目して測定すればよい。
また、体積割合Z、Z、Zをそれぞれ求める場合は、当該領域のみを測定領域としてEDXによる元素分析を行ってガラスの体積割合を求めればよい。
また、外部電極は、その上にさらにめっき層を有することが好ましい。
めっき層は、銅、ニッケル、スズ、パラジウム、金、銀、白金、ビスマス及び亜鉛から選ばれる少なくとも1種の金属を含むことが好ましい。めっき層は、1層であってもよく、2層以上あってもよい。めっき層としては、外部電極の上に設けられたニッケルめっき層とスズめっき層とを有する層であることがより好ましい。
ニッケルめっき層によって積層体中への水の浸入を防ぎ、スズめっき層によって、積層セラミックコンデンサの実装性を向上させることができる。
本発明の積層セラミックコンデンサにおいては、積層体を積層方向に直交する面で切断した断面での内部電極層の幅方向での端部において、内部電極層の形状を多角形とみなした場合に内部電極層とセラミック層の境界線となる直線の長さXに対する、内部電極層とセラミック層の実際の境界線に沿って測定した長さYの比が、1.2以上、3.0以下であることが好ましい。
図3に示す内部電極層30の形状は多角形の1種である長方形とみなすことができ、内部電極層30の形状を長方形とみなした辺を点線で示している。
図4は、内部電極層の幅方向の端部の形状の一例を模式的に示す拡大断面図である。
図4は、図3において四角で囲んだ領域Aを拡大した図である。
図4において、図3に示したような、内部電極層30の形状を長方形とみなした直線を重ねる。この線を、積層体のLW断面において内部電極層30の形状を多角形とみなした場合に内部電極層30とセラミック層20の境界線となる直線Xとする。この直線Xの長さを、長さXとする。
さらに、図4において、内部電極層30とセラミック層20の実際の境界線Yを引く。この境界線Yは図4に示すような断面画像に基づき引く線であり通常は直線にはならない。この境界線Yの長さを、長さYとする。
同じ断面画像に基づき長さXと長さYを決定するので、内部電極層とセラミック層の実際の境界線Yが直線でない限り、長さYは長さXより大きくなる。すなわち、通常は長さXに対する長さYの比は1.0より大きくなる。
このように定めた長さXと長さYの比が1.2以上、3.0以下であることが好ましい。
積層セラミックコンデンサが高周波領域で使用されると、表皮効果によって電流は内部電極の表面のみを流れるようになる。すなわち、図4に示したような内部電極層とセラミック層の実際の境界線の部分に電流が集中して流れることになる。この部分の長さが長い、すなわち長さYが大きいと電流が流れる部分の長さが長いことから抵抗値が大きくなり、単位電極層当たりの等価直列抵抗(以下、単位電極層当たりのESRと記載する)が増大することになる。その観点から長さYが小さいことが好ましい。
そして、長さXに対する長さYの比が3.0以下であると高周波領域における積層セラミックコンデンサの単位電極層当たりのESRを低減することができる。
また、長さXに対する長さYの比が1.0に近づくと内部電極層とセラミック層との間での剥離が生じやすくなる。そのため、内部電極層とセラミック層の間での剥離を防止する観点から、長さXに対する長さYの比を1.2以上とすることが好ましい。
なお、内部電極層の幅方向の端部において拡大して長さXと長さYを測定する位置は、積層体の長さ方向の中央付近で、電子顕微鏡の倍率2000倍で拡大した視野範囲とする。
また、積層体の厚さ方向中央付近の内部電極層を用いて上記測定を行う。
また、積層体を積層方向に直交する面で切断した断面での内部電極層の幅方向での端部において、内部電極層の形状を多角形とみなした場合に内部電極層とセラミック層の境界線となる直線に対して、内部電極層とセラミック層の実際の境界線が上に出る部分である凸部の幅と、下に出る部分である凹部の幅の合計が、5μm以上、11μm以下であることが好ましい。
図4において、実際の境界線Yが直線Xの上に出ている部分を凸部とし、境界線Yが直線Xの下に出ている部分を凹部とする。そして、直線Xに対して凸部のうち最も上に出ている部分までの幅を凸部の幅とし、直線Xに対して凹部のうち最も下に出ている部分までの幅を凹部の幅とする。そして、凸部の幅と凹部の幅の合計値を求める。この合計値が5μm以上、11μm以下であることが好ましい。
図4には、凸部の幅を両矢印Pで示し、凹部の幅を両矢印Pで示している。
この合計値が5μm以上、11μm以下である。これは、5μm未満では積層体において層間剥離が発生しやすく、11μmより大きければ内部電極が積層体の表面に露出しやすくなるためである。
なお、この合計値が5μm以上、11μm以下であることが好ましいのは、長さXに対する長さYの比が1.2以上、3.0以下である場合に限られる。
また、内部電極層の形状を多角形とみなした場合の多角形の中央領域における、内部電極層の面カバレッジは、87%以上、95%以下であることが好ましい。
面カバレッジを測定する中央領域は、図3において四角で囲んだ領域Bとして模式的に示している。
面カバレッジの測定は、積層体の誘電体層間を剥離して内部電極層を露出させ、次に露出した内部電極層のうち所定の視野範囲に領域Bを含む倍率2000倍で撮影した電子顕微鏡画像において、その視野全体の面積に対して実際に内部電極層が存在する面積の比率を面カバレッジとして算出する。
面カバレッジが95%を超えると内部電極層とセラミック層の間での剥離が生じやすくなる。
また、面カバレッジが87%未満となると得られる静電容量の値が小さくなる。そのため、面カバレッジが87%以上、95%以下であることが好ましい。
以下、積層体、セラミック層及び内部電極層、並びに、外部電極の好ましい構成について記載する。
積層体は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の3面が交わる部分であり、稜線部は、積層体の2面が交わる部分である。
積層体のサイズは、0402サイズであることが好ましい。
この場合、積層体の長さ方向の寸法は、0.38mm以上、0.42mm以下であることが好ましく、積層体の幅方向の寸法は、0.18mm以上、0.22mm以下であることが好ましく、積層体の積層方向の寸法は、0.18mm以上、0.22mm以下であることが好ましい。
また、積層セラミックコンデンサの長さ方向、幅方向、積層方向の寸法も上記範囲であることが好ましい。
積層体のサイズは、0201サイズであることが好ましい。
この場合、積層体の長さ方向の寸法は、0.15mm以上、0.30mm以下であることが好ましく、積層体の幅方向の寸法は、0.08mm以上、0.15mm以下であることが好ましく、積層体の積層方向の寸法は、0.08mm以上、0.15mm以下であることが好ましい。
また、積層セラミックコンデンサの長さ方向、幅方向、積層方向の寸法も上記範囲であることが好ましい。
セラミック層の枚数は、10枚以上600枚以下であることが好ましく、20枚以上600枚以下であることがより好ましい。なお、セラミック層の枚数には、内部電極層との間に存在しないセラミック層の枚数を含めない。
セラミック層のうち内部電極層の間に存在する各セラミック層の厚さは、0.4μm以上50μm以下であることが好ましい。
上記したような積層体の各寸法の測定はマイクロメータにより行うことができ、セラミック層の枚数のカウントは光学顕微鏡を用いて行うことができる。
各セラミック層としては、チタン酸バリウム(BaTiO)に代表される、一般式AmBO(AサイトはBaであって、Ba以外にSr及びCaからなる群より選ばれる少なくとも1種を含んでいてもよい。BサイトはTiであって、Ti以外にZr及びHfからなる群より選ばれる少なくとも1種を含んでいてもよい。Oは酸素。mはAサイトとBサイトのモル比。)で表されるペロブスカイト型化合物、チタン酸カルシウム(CaTiO)、チタン酸ストロンチウム(SrTiO)、ジルコン酸カルシウム(CaZrO)、酸化チタン(TiO)等を主成分とするセラミック材料を用いることができる。
これらの中ではジルコン酸カルシウムを含むことが好ましい。
ジルコン酸カルシウムを含む積層セラミックコンデンサは温度補償用のコンデンサとして好適に使用することができる。
また、各セラミック層は、主成分よりも含有量の少ない副成分として、Mn、Mg、Si、Co、Ni、V、Alまたは希土類元素等を含んでいてもよい。
内部電極層は、ニッケル、銅、銀、パラジウム、銀-パラジウム合金又は金等の金属材料を含んでいることが好ましい。また、セラミック層に含まれるセラミック材料と同一組成系のセラミック材料を含んでいることも好ましい。
これらのなかでは銅又は銀を含むことがより好ましく、銅を含むことがさらに好ましい。
内部電極層の枚数は、2枚以上600枚以下であることが好ましく、10枚以上600枚以下であることがより好ましい。また、内部電極層の平均厚さは、0.3μm以上3.0μm以下であることが好ましい。
本発明の積層セラミックコンデンサは、高周波領域で使用されるコンデンサであることが好ましい。例えば800MHz以上の周波数領域で使用されることが好ましく、1GHz以上の周波数領域で使用されることがより好ましい。
本発明の積層セラミックコンデンサは、例えば以下のように製造することができる。
セラミック粉末に、バインダ及び溶剤等を加えてスラリーを調製する。このスラリーをドクターブレード法によりシート成形し、これをカットして所定寸法のセラミックグリーンシートを得る。
内部電極層用の導電ペーストを準備する。
導電ペーストは、銅等の金属材料、共材、溶剤、分散剤及びバインダからなる。
共材の比率を調整することによって、内部電極層の幅方向の端部の形状を調整することができ、長さXに対する長さYの比を1.2以上、3.0以下に調整することができる。
例えば、共材としてジルコン酸カルシウムなどの誘電体セラミックを使用して、導電ペーストに含まれる共材の含有量を4重量%以上とすることが好ましい。
そして、セラミックグリーンシート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極層用の導電ペーストを印刷し、内部電極パターンを形成する。
内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層し、その上に内部電極パターンが印刷されたセラミックグリーンシートを順次積層し、その上に内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層し、積層シートを作製する。
積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部及び稜線部に丸みをつけてもよい。
積層チップを焼成し積層体を作製する。
内部電極層用の導電ペーストとして銅を主成分とするペーストを使用する場合は、焼成温度は、850℃以上、1050℃以下であることが好ましい。
内部電極層用の導電ペーストとしてニッケルを主成分とするペーストを使用する場合は、焼成温度は、1100℃以上、1300℃以下であることが好ましい。
続いて、積層体から内部電極層が引き出された積層体の端面に外部電極を形成する。
積層体からの内部電極層の引き出しをより確実にするために、積層体の端面にバレル研磨を施してもよい。
外部電極を形成するための、焼付電極となる導電ペーストを調製する。例えば、銅粒子等の金属粒子、ガラスフリット、樹脂(アクリル樹脂、セルロース樹脂、ブチラール樹脂等)、溶剤(ターピネオール等)等を加えて導電ペーストを調製する。
導電ペーストに含まれる金属粒子とガラスフリットの合計に対するガラスフリットの体積割合が29%以下となるようにする。
また、導電ペーストに含まれる金属粒子とガラスフリットの合計に対するガラスフリットの体積割合が20%以上となるようにすることが好ましい。
積層体の両端面にこの導電ペーストを塗布し、焼き付けて焼付電極からなる外部電極を形成する。焼き付け温度は、700℃以上、900℃以下とすることが好ましい。また、非酸化性雰囲気中で焼き付けを行うことが好ましい。
さらに、焼付電極からなる外部電極の表面に金属めっきを施してめっき層を形成することが好ましい。
上記工程を経て、積層セラミックコンデンサを製造することができる。
以下、本発明の積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
(実施例1)
(積層体の作製)
セラミック材料としてのCaZrOに、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートを得た。
次に、上記セラミックグリーンシート上に、銅を含有する導電ペーストをスクリーン印刷し、銅を主成分とする内部電極パターンを形成した。
導電ペーストとして、銅粉末50重量%、共材としてのジルコン酸カルシウムを4重量%含み、さらに溶剤、分散剤及びバインダを含むペーストを使用した。
次に、内部電極パターンが形成されたセラミックグリーンシートを、内部電極層の引き出されている側が互い違いになるように複数枚積層し、コンデンサ本体となるべき生の積層シートを得た。次に、この生の積層シートを、加圧成形し、ダイシングにより分割してチップを得た。得られたチップをN雰囲気中にて900℃で加熱して、バインダを燃焼させた後、H、N及びHOガスを含む還元性雰囲気中において焼成し、焼結した積層体を得た。積層体の構造は、複数のセラミック層と複数の内部電極層を有する構造である。積層体の寸法は、長さ方向0.22mm×幅方向0.11mm×積層方向0.11mmであった。
(外部電極の形成)
焼付電極を形成するための導電ペーストを調製した。
導電ペーストの詳細な仕様は、以下の通りとした。
固形分量:25vol%(残りの75vol%はアクリル樹脂とターピネオール)
固形分中の銅粉末の比率:74vol%
固形分中のガラスフリットの比率:26vol%
積層体の端面に上記導電ペーストを塗布し、乾燥させた後、トップ温度800℃、非酸化性雰囲気中で焼成して焼付電極からなる外部電極を形成した。続いてバレルめっき法にて外部電極上にニッケルめっき層を、続いて同様にスズめっき層を形成して、積層セラミックコンデンサを得た。
[外部電極の観察]
実施例1で製造した積層セラミックコンデンサについて、図3に示すようなLW断面が露出するように断面研磨を行い、図4に示すような、内部電極層の幅方向の端部の位置での断面写真を倍率2000倍で撮影した。
この写真から外部電極におけるガラスの体積割合を測定したところ、26%であった。
また、外部電極の表面におけるガラスの体積割合Zと、外部電極の中央におけるガラスの体積割合Zと、外部電極の積層体側におけるガラスの体積割合Zと、の比率が、それぞれZ:Z:Z=0.8:1:0.8となっていた。
また、撮影した断面写真の視野範囲において内部電極層の形状を多角形とみなした場合に内部電極層とセラミック層の境界線となる直線Xを引いて長さXを測定した。また、内部電極層とセラミック層の実際の境界線Yに沿って測定した長さYを測定したところ、長さXに対する長さYの比(Y/X)は2.3であった。
また、内部電極層の面カバレッジは87%以上、95%以下の範囲に入っていた。
また、内部電極層とセラミック層の実際の境界線が上に出る部分である凸部の幅と、下に出る部分である凹部の幅の合計は5μm以上、11μm以下の範囲に入っていた。
(比較例1)
焼付電極を形成するための導電ペーストに含まれる、固形分中の銅粉末の比率を68vol%、ガラスフリットの比率を32vol%に変更した他は実施例1と同様にして積層セラミックコンデンサを作製した。
比較例1において実施例1と同様に外部電極の観察を行い、外部電極におけるガラスの体積割合を測定したところ、32%であった。
[緻密性の評価]
実施例1及び比較例1において撮影した断面写真から外部電極の緻密性を評価した。
図5は、実施例1の積層セラミックコンデンサにつき、外部電極を含む部分を撮影した断面写真である。図6は、比較例1の積層セラミックコンデンサにつき、外部電極を含む部分を撮影した断面写真である。
図5と図6を比較すると、図5に示す外部電極の方が、より少ない空隙を有することが分かる。すなわち、実施例1に係る積層セラミックコンデンサの方が外部電極の緻密性が高くなっているといえる。
[めっき付き性の評価]
実施例1及び比較例1において、外部電極の上に形成しためっき層のめっき付き性を評価した。
実施例1ではめっき付き性は良好であったが、比較例1ではめっき付きが良好でない部分が存在していた。
[ESRの測定]
実施例1及び比較例1で製造した積層セラミックコンデンサをそれぞれ10個ずつ準備し、LCRメータ(アジレント社製 E4991B)を用いて測定したESR値を内部電極の枚数で割った単位電極層当たりのESR値を算出し、10個の平均値を求めた。測定条件は1GHz、1Vrmsとした。
実施例1で製造した積層セラミックコンデンサの単位電極層当たりのESRは、比較例1で製造した積層セラミックコンデンサの単位電極層当たりのESRより10%程度低減されている。このことから、実施例1では外部電極に含まれるガラスの体積割合が少ないために外部電極の抵抗値を低くすることができ、積層セラミックコンデンサの単位電極層当たりのESRが低くなることが理解できる。
一方、比較例1では外部電極に含まれるガラスの体積割合が多いために積層セラミックコンデンサの単位電極層当たりのESRが高くなることが理解できる。
1 積層セラミックコンデンサ
10 積層体
11 第1の主面
12 第2の主面
13 第1の側面
14 第2の側面
15 第1の端面
16 第2の端面
20 セラミック層
30 内部電極層
110 第1外部電極
120 第2外部電極

Claims (6)

  1. 積層方向に配置された複数のセラミック層と複数の内部電極層とが積層されてなる積層体と、
    前記積層体の端面に形成された外部電極とを備える積層セラミックコンデンサであって、
    前記外部電極は金属及びガラスを含み、前記外部電極におけるガラスの体積割合が29%以下であり、
    前記外部電極は前記セラミック層と接し、
    前記外部電極の前記セラミック層側におけるガラスの体積割合は、前記外部電極の表面側におけるガラスの体積割合と略同一であり、
    前記積層体を前記積層方向に直交する面で切断した断面での前記内部電極層の幅方向での端部において、
    前記内部電極層の形状を多角形とみなした場合に前記内部電極層と前記セラミック層の境界線となる直線の長さXに対する、前記内部電極層と前記セラミック層の実際の境界線に沿って測定した長さYの比が、1.2以上、3.0以下であることを特徴とする積層セラミックコンデンサ。
  2. 前記外部電極に含まれる前記金属が銅である請求項1に記載の積層セラミックコンデンサ。
  3. 前記外部電極におけるガラスの体積割合が20%以上である請求項1又は2に記載の積層セラミックコンデンサ。
  4. 前記内部電極層が銅を含む請求項1~3のいずれかに記載の積層セラミックコンデンサ。
  5. 前記セラミック層がジルコン酸カルシウムを含む請求項1~4のいずれかに記載の積層セラミックコンデンサ。
  6. 前記積層体を前記積層方向に直交する面で切断した断面での前記内部電極層の幅方向での端部において、前記内部電極層の形状を多角形とみなした場合に前記内部電極層と前記セラミック層の境界線となる直線に対して、前記内部電極層と前記セラミック層の実際の境界線が上に出る部分である凸部の幅と、下に出る部分である凹部の幅の合計が、5μm以上、11μm以下である請求項1~5のいずれかに記載の積層セラミックコンデンサ。
JP2019205456A 2019-11-13 2019-11-13 積層セラミックコンデンサ Active JP7493322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019205456A JP7493322B2 (ja) 2019-11-13 2019-11-13 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019205456A JP7493322B2 (ja) 2019-11-13 2019-11-13 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2021077828A JP2021077828A (ja) 2021-05-20
JP7493322B2 true JP7493322B2 (ja) 2024-05-31

Family

ID=75898369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019205456A Active JP7493322B2 (ja) 2019-11-13 2019-11-13 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP7493322B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7283357B2 (ja) * 2019-11-13 2023-05-30 株式会社村田製作所 積層セラミックコンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150659A (ja) 2003-11-20 2005-06-09 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2011192608A (ja) 2010-03-16 2011-09-29 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品の製造方法
JP2017228731A (ja) 2016-06-24 2017-12-28 京セラ株式会社 積層型電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110233A (ja) * 1999-10-14 2001-04-20 Tdk Corp 内部電極形成用の導電体ペースト並びに積層セラミック電子部品
JP4834913B2 (ja) * 2001-03-07 2011-12-14 株式会社村田製作所 セラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品
JP2003323817A (ja) * 2002-05-01 2003-11-14 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2005019185A (ja) * 2003-06-26 2005-01-20 Murata Mfg Co Ltd 銅導電性ペーストおよび積層セラミック電子部品
JP4513981B2 (ja) * 2005-03-31 2010-07-28 Tdk株式会社 積層セラミック電子部品及びその製造方法
JP4267614B2 (ja) * 2005-09-30 2009-05-27 Tdk株式会社 積層型セラミック電子部品の製造方法
KR101548787B1 (ko) * 2012-06-05 2015-08-31 삼성전기주식회사 적층 세라믹 부품
JP2016072487A (ja) * 2014-09-30 2016-05-09 株式会社村田製作所 積層セラミックコンデンサ
JP2015053502A (ja) * 2014-10-23 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品
KR102442835B1 (ko) * 2018-03-28 2022-09-14 삼성전기주식회사 적층형 커패시터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150659A (ja) 2003-11-20 2005-06-09 Murata Mfg Co Ltd 導電性ペーストおよび積層セラミック電子部品
JP2011192608A (ja) 2010-03-16 2011-09-29 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品の製造方法
JP2017228731A (ja) 2016-06-24 2017-12-28 京セラ株式会社 積層型電子部品

Also Published As

Publication number Publication date
JP2021077828A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US11967463B2 (en) Ceramic electronic device
JP7148239B2 (ja) セラミック電子部品およびその製造方法
KR101845701B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP6439551B2 (ja) 積層セラミックコンデンサ
JP6686676B2 (ja) 積層セラミックコンデンサおよびその製造方法
WO2012111592A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6900157B2 (ja) 積層セラミックコンデンサ
US10304626B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11501924B2 (en) Multilayer ceramic capacitor
KR101932423B1 (ko) 전자부품
KR102048322B1 (ko) 적층 세라믹 콘덴서
JP2019140199A (ja) 積層セラミックコンデンサおよびその製造方法
KR20170077542A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
KR102002388B1 (ko) 전자부품
KR101932421B1 (ko) 실장 기판
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
KR102193834B1 (ko) 적층 세라믹 콘덴서
JP7493322B2 (ja) 積層セラミックコンデンサ
KR102078013B1 (ko) 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP7209072B2 (ja) 積層セラミックコンデンサ
US20210366658A1 (en) Ceramic electronic component and method of manufacturing the same
JP7427460B2 (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
JP6935707B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230420

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230425

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240521

R150 Certificate of patent or registration of utility model

Ref document number: 7493322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150