JP4834913B2 - セラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品 - Google Patents
セラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品 Download PDFInfo
- Publication number
- JP4834913B2 JP4834913B2 JP2001063592A JP2001063592A JP4834913B2 JP 4834913 B2 JP4834913 B2 JP 4834913B2 JP 2001063592 A JP2001063592 A JP 2001063592A JP 2001063592 A JP2001063592 A JP 2001063592A JP 4834913 B2 JP4834913 B2 JP 4834913B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- ceramic body
- plane
- forming portion
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子回路に使用されるセラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品に関するものである。
【０００２】
【従来の技術】
従来、例えば積層セラミックコンデンサ、積層インダクタ及び抵抗器等で代表される電子部品からなるセラミック電子部品を製造する場合、その端子電極を形成する手法としては、例えば以下に説明するような方法により形成されている。
【０００３】
まず、図１３（ａ）に示すように、平滑面を有するフィルム２上に導電性ペーストを与え、これを例えばドクターブレード等によって一定の厚みの平滑な表面を有する平面形成部１３を形成する。その後、セラミック素体１を平面形成部１３上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは平面形成部１３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、セラミック素体１の端部に電極膜を形成し、その後これを硬化もしくは焼付ける、あるいはセラミック素体と同時焼成して、端子電極を備えるセラミック電子部品を得る。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のような方法では、図１３（ｂ）に示すように、セラミック素体１の端面が平面形成部１３に接触する際に、端面外辺部１ｂ，１ｃが端面中央部１ａに先んじて平面形成部１３に接して導電性ペーストが濡れ始めることにより、端面中央部１ａと平面形成部１３のとの間に外気を含む濡れ残り部を形成してしまうことがあった。この濡れ残り部に取り込まれた外気は、図１３（ｃ）に示すように、セラミック素体１の端面をさらにＤ１方向に押し（引き）下げ、あるいは平面形成部１３をさらにＵ１方向に押し（引き）上げ、あるいはこれらを同時に行うことにより、セラミック素体１がフィルム２に接する程度まで浸漬されると、横に押し出されて気泡５となるが、セラミック素体１と平面形成部１３とを引き離す際に、流動して図１４（ａ）に示すようにセラミック素体１の端面近傍に引き戻され、図１４（ｂ）のように電極膜２３中に気泡５として内包されてしまう。このような気泡を含む電極膜２３を焼付ける（セラミック素体と同時焼成を含む）と、焼付け（焼成）によって得られる端子電極に陥没部分が生じ、あるいは内部電極との接合を阻害することで、セラミック電子部品の電気特性の低下、耐湿性の低下といった問題が生じる恐れがあった。
【０００５】
このような問題を解決する手段としては、特開平７−２０１６８７号公報において開示されているように、ホルダーに固定されたセラミック素体を傾いた状態で平面形成部に接触させた後、セラミック素体の端面を平面形成部の表面に平行になるように押し当てる端子電極形成法がある。しかしながら、この方法では、装置が複雑になり、また一回の操作で塗布できるチップ型電子部品の数が限られるという問題があった。
【０００６】
また、特許第２８４７９８０号公報において開示されているように、端子電極中に形成される気泡は平面形成部とセラミック素体とを引き離す際に生じるキャビテーションによるとして、定盤（フィルム）に凹凸加工を施す方法がある。しかしながら、この方法では、上述したような端面外辺部から塗れ上がり端子電極に気泡が内包されるという問題を解決することができない。
【０００７】
また、特開平８−６９９５０号公報において開示されているように、端子電極中に内包された気泡を、電極膜が固化する前にこれを押し上げ、超音波振動を与えることにより気泡を除去する方法があるが、この方法では装置が複雑になるばかりでなく、工程数が増えるという問題を抱えており、量産には適さないという問題があった。
【０００８】
本発明は上記のような問題に鑑み、導電性ペーストを用いて端子電極となるべき電極膜を形成する工程において、装置ならびに工程を簡素化し、なおかつ端子電極内における気泡の内包が減少された端子電極を備える、セラミック電子部品の製造方法ならびにこのようなセラミック電子部品を提供することを目的とするものである。
【０００９】
本発明の目的は、上述の問題点を解消すべくなされたもので、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品の製造方法、端子電極の製造過程で気泡が内包されないような波状形成部の形成方法、ならびにこのようなセラミック電子部品を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明のセラミック電子部品の第１の製造方法は、セラミック素体の少なくとも１つの端面全体を覆うように端子電極を形成したセラミック電子部品の製造方法であって、重力方向に垂直な平面に対して傾斜した平面上に形成された導電性ペーストからなる平面形成部を得る第１工程と、平面形成部と、セラミック素体の端面と、を重力方向あるいは重力とは逆方向に接近させて接触させ、しかる後に端面全体を導電性ペースト中に浸漬して、端子電極となるべき第１電極膜をセラミック素体の端面全体を覆うように形成する第２工程と、を備えることを特徴とする。
【００１２】
また、本発明のセラミック電子部品の第２の製造方法は、上述した第１の製造方法における第２工程の後に、重力方向に垂直な平面に対して傾斜した平面形成部の液面が、重力方向に垂直な平面となるように、平面形成部が形成された平面を作動させる工程をさらに備えることを特徴とする。
【００１５】
また、本発明のセラミック電子部品の第３の製造方法は、セラミック素体の少なくとも１つの端面全体を覆うように端子電極を形成したセラミック電子部品の製造方法であって、導電性ペーストの液面に凸部または／および凹部を備える波状形成部を形成する第１工程と、凸部の頂点部あるいは凸部または／および凹部により構成される傾斜部と、セラミック素体の端面とを接触させ、しかる後に端面全体を導電性ペースト中に浸漬して、端子電極となるべき第１電極膜をセラミック素体の端面全体を覆うように形成する第２工程とを備え、上述した第１工程が、導電性ペーストを与えた後に、導電性ペーストの液面に対して垂直方向に一定間隔で振動するスキージを用いて、導電性ペーストの表面に凸部または／および凹部を備える波状形成部を形成するものであることを特徴とする。
【００２３】
また、本発明のセラミック電子部品の第４の製造方法は、上述した第１〜３の製造方法における第２工程の後に、平面上に導電性ペーストからなる平面形成部を形成する第３工程と、平面形成部の液面と、第１電極膜を備えるセラミック素体と、を互いに接触させ、第１電極膜上に第２電極膜を形成する第４工程と、をさらに備えることを特徴とする。
【００２５】
【発明の実施の形態】
〔実施形態１〕
本発明に係る第１の実施形態について、図１に基づいて詳細に説明する。第１の実施形態は、セラミック素体に電極膜を形成する方法を具体的に示したものである。
【００２６】
まず、図１（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる、表面に凸部３ａを備える波状形成部３を準備する。
【００２７】
次いで、セラミック素体１を波状形成部３の凸部３ａ上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは波状形成部３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、図１（ｂ）に示すように、セラミック素体１と波状形成部３を接触させる。
この段階において、波状形成部３の凸部３ａはセラミック素体１の端面中央部１ａ付近から接触しはじめることから、気泡が波状形成部３内に浸入することはない。
【００２８】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状形成部３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、波状形成部３を構成する導電性ペーストが、セラミック素体１の端面中央部１ａに続いて端面周辺部１ｂ，１ｃへと濡れ進む。この段階においても、気泡が波状形成部３内に浸入することはない。
【００２９】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状形成部３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、図１（ｃ）に示すように、波状形成部３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｄ，１ｄまで達する。
【００３０】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは波状形成部３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼付けることにより、端子電極が形成される。なお、セラミック素体と共に同時焼成して端子電極を形成しても構わない。以下の全ての実施例においても同様である。
【００３１】
〔実施形態２〕
本発明に係る第２の実施形態について、図２に基づいて詳細に説明する。第２の実施形態も、同じくセラミック素体に電極膜を形成する方法を具体的に示したものである。
【００３２】
まず、図２（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる、表面に凸部あるいは凹部を備える波状形成部３を準備する。なお、このような波状形成部３は、凸部と凹部の間に傾斜部３ｂを備える。
【００３３】
次いで、セラミック素体１を波状形成部３の傾斜部３ｂ上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは波状形成部３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、図２（ｂ）に示すように、セラミック素体１と波状形成部３の傾斜部３ｂを接触させる。この段階において、波状形成部３の傾斜部３ｂはセラミック素体１の端面周辺部１ｂ付近から接触しはじめることから、気泡が波状形成部３内に浸入することはない。
【００３４】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状塗布膜３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、波状形成部３を構成する導電性ペーストが、セラミック素体１の端面周辺部１ｂ，端面中央部１ａに続いて端面周辺部１ｃへと濡れ進む。この段階においても、気泡が波状形成部３内に浸入することはない。
【００３５】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状塗布膜３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、図２（ｃ）に示すように、波状形成部３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｅ，１ｆまで達する。
【００３６】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは波状形成部３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００３７】
〔実施形態３〕
本発明に係る第３の実施形態について、図３に基づいて詳細に説明する。第３の実施形態も、同じくセラミック素体に電極膜を形成する方法を具体的に示したものである。
【００３８】
まず、図３（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる平面形成部１３を準備する。なお、平面形成部１３は、重力方向に垂直な平面に対して傾斜した平面上に形成されている。また、傾斜した平面上に形成された平面形成部１３を得る方法は、特に限定はしないが、例えば、あらかじめ傾斜した平面を準備し、その上にフィルム２を準備し、フィルム２上に平面形成部１３を形成してもよく、重力方向に垂直な平面状に準備したフィルム２上に平面形成部１３を形成し、その後フィルム２の一方端部をＵ２方向に押し（引き）上げ、あるいはフィルム２の一方端部をＤ２方向に押し（引き）下げても構わない。
【００３９】
次いで、セラミック素体１を平面形成部１３上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは平面形成部１３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるはこれらを同時に行い、図３（ｂ）に示すように、セラミック素体１と平面形成部１３を接触させる。この段階において、平面形成部１３はセラミック素体１の端面周辺部１ｂ付近から接触しはじめることから、気泡が平面形成部１３内に浸入することはない。
【００４０】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、平面形成部１３を構成する導電性ペーストが、セラミック素体１の端面周辺部１ｂ，端面中央部１ａに続いて端面周辺部１ｃへと濡れ進む。この段階においても、気泡が平面形成部１３内に浸入することはない。
【００４１】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、図３（ｃ）に示すように、平面形成部１３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｇ，１ｈまで達する。
【００４２】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは平面形成部１３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００４３】
〔実施形態４〕
本発明に係る第４の実施形態について、図４に基づいて詳細に説明する。第４の実施形態は、上述した第３の実施形態を発展させた、セラミック素体に電極膜を形成する方法を具体的に示したものである。
【００４４】
まず、図４（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる平面形成部１３を準備する。なお、平面形成部１３は、重力方向に垂直な平面に対して傾斜した平面上に形成されている。平面形成部１３を傾斜させる方法は、上述の第３の実施形態と同様である。
【００４５】
次いで、セラミック素体１を平面形成部１３上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは平面形成部１３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるはこれらを同時に行い、図４（ｂ）に示すように、セラミック素体１と平面形成部１３を接触させる。この段階において、平面形成部１３はセラミック素体１の端面周辺部１ｂ付近から接触しはじめることから、気泡が平面形成部１３内に浸入することはない。
【００４６】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、平面形成部１３を構成する導電性ペーストが、セラミック素体１の端面周辺部１ｂ，端面中央部１ａに続いて端面周辺部１ｃへと濡れ進む。この段階においても、気泡が平面形成部１３内に浸入することはない。
【００４７】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うとともに、平面形成部１３の傾斜を元の平面、すなわち重力方向に垂直な平面となるように作動させる。こうして、図４（ｃ）に示すように、平面形成部１３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｉ，１ｉまで達する。
【００４８】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは平面形成部１３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００４９】
〔実施形態５〕
本発明に係る第５の実施形態について、図５ならびに図６に基づいて詳細に説明する。第５の実施形態は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００５０】
図５に示すように、フィルム２上に導電性ペーストを投与した後、スキージ１４を用いてこれをＭ１方向に移動させることにより、所定の厚みの波状形成部３を形成する。この時、スキージ１４が櫛歯状であることから、波状形成部３の表面は、凸部ならびに凹部が形成される。なお、スキージ１４の櫛歯形状は、特に限定はしないが、例えば図６（ａ）に示すような角型１５ａ、図６（ｂ）に示すような扇型１５ｂ、図６（ｃ）に示すような波型１５ｃ、図６（ｄ）に示すようなＶ字型１５ｄであってもよく、すなわちスキージ１４ａ，１４ｂ，１４ｃ，１４ｄを用いることができる。
【００５１】
なお、角型１５ａ，Ｖ字型１５ｄを備えるスキージ１４ａ，１４ｄを用いて波状形成部３を形成すると、波状形成部３が一定の粘度を備えることから、その形状が経時変化して、一定時間後に例えば扇型１５ｂ，波型１５ｃを備えるスキージ１４ｂ、１４ｃを用いて形成した波状形成部３と略同じ形状となる。
【００５２】
また、上述の第５の実施形態において、ペースト供給管１６を通じて導電性ペーストを一定速度でノズル１５ｅに供給し、ノズル１５ｅから一定速度で導電性ペーストを注出する構造を備えるスキージ１４ｅを用いることにより、扇型１５ｂ，波型１５ｃを備えるスキージ１４ｂ、１４ｃを用いて形成した波状形成部３と略同じ形状の波状形成部３を形成することができる。この時、スキージ１４を引く手前で導電性ペーストを与えていなくても、表面に凸部ならびに凹部を備える波状形成部３を形成することができる。
【００５３】
また、図示していないが、導電性ペーストを与えた後に、スキージを用いて波状形成部を形成する際に、波状形成部に対して垂直方向に一定間隔で振動するスキージを用いることで、表面に凸部または／および凹部を備える波状形成部を形成することができる。
【００５４】
〔参考例１〕本発明の参考例１について、図７に基づいて詳細に説明する。参考例１は、表面に凸部ならびに凹部を備える波状形成部を形成する方法と、セラミック素体に電極膜を形成する方法を具体的に示したものである。
【００５５】
まず、図７（ａ）に示すように、支点２１ａを中心に可動する複数の保持部２１の上面が略平面となるように設置する。次いで、上述の複数の保持部２１上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成する。
【００５６】
次いで、図７（ｂ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、フィルム２と保持部２１の接点を、重力とは逆方向であるＵ１方向に押し（引き）上げることで、表面に凸部３ａならびに凹部を備える波状形成部３を形成する。なお、このような波状形成部３は、凸部３ａと凹部の間に傾斜部３ｂを備える。なお、図７（ｂ）では、フィルム２と保持部２１の接点をＵ１方向に押し（引き）上げているが、Ｕ１とは逆方向に押し（引き）下げても構わない。
【００５７】
次いで、図７（ｃ）に示すように、支持部２５に取り付けられた複数のセラミック素体１を波状形成部３の凸部３ａ上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは波状形成部３をＵ１方向に押し（引き）上げ、あるはこれらを同時に行い、図７（ｄ）に示すように、セラミック素体１と波状形成部３を接触させる。
【００５８】
次いで、図７（ｅ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、図７（ｂ）でＵ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と保持部２１の接点を元の位置に戻して、再び平面形成部１３とした後、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは、平面形成部１３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００５９】
なお、上述の参考例１において、支持部２５に取り付けられた複数のセラミック素体１を波状形成部３の凸部３ａ上に配置し、セラミック素体１をＤ１方向に押し（引き）下げ、あるいは波状形成部３をＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、セラミック素体の端面近傍に電極膜を形成したが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａと凹部の間の傾斜部３ｂとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００６０】
また、上述の参考例１において図７（ａ）に示すように、複数の保持部２１上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後に、図７（ｂ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、フィルム２２ｂと保持部２１の接点をＵ１方向に押し（引き）上げる（あるいはＵ１とは逆方向に押し（引き）下げる）ことで、表面に凸部３ａならびに凹部を備える波状形成部３を形成したが、例えば、上述の複数の保持部２１上にフィルム２を敷き、予め支点２１ａを中心に複数の保持部２１を作動させ、フィルム２と保持部２１の接点をＵ１方向に押し（引き）上げた状態（あるいはＵ１とは逆方向に押し（引き）下げた状態）で、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後に、支点２１ａを中心に複数の保持部２１を作動させ、Ｕ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と保持部２１の接点を元の位置に戻して、表面に凸部３ａならびに凹部を備える波状形成部３を形成しても構わない。
【００６１】
また、上述の参考例１において、図７（ｄ）に示すように、セラミック素体１と波状形成部３を接触させた後、図７（ｅ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、図７（ｂ）でＵ１方向に押し（引き）上げ（あるいはＵ１とは逆方向に押し（引き）下げ）たフィルム２と保持部２１の接点を元の位置に戻して、再び平面形成部１３としたが、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは波状形成部３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行う前に、必ずしもフィルム２と保持部２１の接点を元の位置に戻す必要はない。
【００６２】
〔参考例２〕本発明の参考例２について、図８に基づいて詳細に説明する。参考例２は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００６３】
まず、図８（ａ）に示すように、固定部３１ａと複数の固定部３１ａ間に設置された複数の可動部３１ｂの上面が略平面となるように設置する。次いで、上述の複数の固定部３１ａと可動部３１ｂ上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成する。
【００６４】
次いで、図８（ｂ）に示すように、複数の可動部３１ｂを摺動させ、フィルム２と可動部３１ｂの接点を、重力とは逆方向であるＵ１方向に押し（引き）上げることで、表面に凸部３ａならびに凹部を備える波状形成部３を形成する。また、このような波状形成部３は、凸部３ａと凹部の中間に傾斜部３ｂを備える。なお、図８（ｂ）では、フィルム２と可動部３１ｂの接点をＵ１方向に押し（引き）上げているが、Ｕ１とは逆方向に押し（引き）下げても構わない。
【００６５】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第２の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａと凹部の間の傾斜部３ｂとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００６６】
なお、上述の参考例２において、図８（ａ）に示すように、固定部３１ａと複数の固定部３１ａ間に設置された複数の可動部３１ｂを、その上面が略平面となるように設置し、複数の固定部３１ａと可動部３１ｂ上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後、図８（ｂ）に示すように、複数の可動部３１ｂを摺動させ、フィルム２と可動部３１ｂの接点をＵ１方向に押し（引き）上げ（あるいはＵ１とは逆方向に押し（引き）下げ）ることで、表面に凸部３ａならびに凹部を備える波状形成部３を形成したが、例えば、複数の固定部３１ａと可動部３１ｂ上にフィルム２を敷き、予め複数の可動部３１ｂを摺動させ、フィルム２と可動部３１ｂの接点をＵ１方向に押し（引き）上げた状態（あるいはＵ１とは逆方向に押し（引き）下げた状態）で、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後、Ｕ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と可動部３１ｂの接点を元の位置に戻して、表面に凸部３ａならびに凹部を備える波状形成部３を形成しても構わない。
【００６７】
また、図示していないが、波状形成部３とセラミック素体を接触させ、波状形成部３を構成する導電性ペーストが、セラミック素体の側面の所定の濡れ上がり位置まで達する間に、複数の可動部３１ｂを再び摺動させ、図８（ｂ）でＵ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と可動部３１ｂの接点を元の位置に戻して、再び平面形成部１３としても構わない。
【００６８】
〔参考例３〕本発明の参考例３について、図９に基づいて詳細に説明する。参考例３は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００６９】
まず、図９（ａ）に示すように、シート２上に一対の櫛歯型プレート４２ａ，４２ｂを準備する。この櫛歯型プレート４２ａ，４２ｂは、互いの櫛歯を間挿させることにより、間隙が略なくなる構造を備える。この状態を閉じた状態とする。他方、閉じた状態の一対の櫛歯型プレートを、互いに離間する方向に摺動させることにより、互いの櫛歯間に間隙が生じる。この状態を開いた状態とする。
【００７０】
次いで、一対の閉じた櫛歯プレート４２ａ，４２ｂ上に導電性ペーストを与えた後、従来の平面スキージ２４を用いて平面形成部１３を形成する。
【００７１】
次いで、 図９（ｂ）に示すように、櫛歯型プレート４２ａ，４２ｂを互いに離間するＭ２，Ｍ３方向に摺動させて櫛歯を開き、櫛歯の間隙４２ｃに平面形成部１３を構成する導電性ペーストを流入させ、表面に凸部ならびに凹部を備える波状形成部４３を形成する。なお、本参考例による場合、互いの櫛歯間の間隙に導電性ペーストが流入するため、平面形成部１３に凹部が形成される点に特徴があるが、凹部が形成されていない部位を、便宜上凸部と呼ぶことにする。また、このような波状形成部４３は、凸部と凹部の間に傾斜部を備える。
【００７２】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第２の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部と凹部の間の傾斜部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００７３】
なお、図示していないが、一対の開いた櫛歯プレート上に導電性ペーストを与えた後、従来の平面スキージを用いて平面形成部を形成し、次いで、櫛歯型プレートを互いに間挿する方向に摺動させ櫛歯を閉じ、櫛歯の間隙に流入していた平面形成部を構成する導電性ペーストを押し上げて、表面に凸部ならびに凹部を備える波状形成部を形成し、次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成を形成しても構わない。
【００７４】
〔参考例４〕本発明の参考例４について、図１０に基づいて詳細に説明する。参考例４は、表面に凸部ならびに凹部を備える波状形成部を形成する方法ならびにセラミック素体に電極膜を形成する方法を具体的に示したものである。
【００７５】
まず、図１０に示すように、複数の貫通孔５２ｂを備えるプレート５２ａを準備する。貫通孔５２ｂの形状，個数ならびに配置位置は、特に限定はしないが、例えば、等間隔に配置された複数の円柱形状の貫通孔５２ｂを備えるプレート５２ａが好ましい。
【００７６】
次いで、プレート５２ａを上面とするケース５２の内部に導電性ペースト５３を充填し、押圧支具５４を重力とは反対方向であるＵ１方向に作動させて、複数の貫通孔５２ｂから導電性ペースト５３を押し出して、プレート５２ａ上にペースト溜めを形成する。プレート５２ａ上に押し出されたペースト溜めは、凸型形状をなす。
【００７７】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、ペースト溜めとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００７８】
なお、図示していないが、プレート５２ａ上に導電性ペーストを与えた後、従来の平面スキージを用いて平面形成部を形成し，次いで、プレート５２ａを上面とするケース５２の内部に導電性ペースト５３を充填し、押圧支具５４をＵ１方向に作動させて、複数の貫通孔５２ｂから導電性ペースト５３を押し出して、表面に凸部ならびに凹部を備える波状形成部形成し、次いで、セラミック素体の端面近傍に電極膜を形成しても構わない。
【００７９】
また、上述の参考例４において、複数の貫通孔５２ｂから導電性ペースト５３を押し出す手段として押圧支具５４を用いたが、例えば、ポンプを準備し、ケース５２の内部に導電性ペースト５３を充填する手段を用いても構わない。
【００８０】
〔参考例５〕本発明の参考例５について、図１１に基づいて詳細に説明する。参考例５は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００８１】
まず、図１１に示すように、回転する小ロール６１ａ、大ロール６１ｂ、複数の突起６２ｂを表面に備える可塑性のあるプレート６２ａ、従来のスキージ２４、導電性ペースト６３を準備し、プレート６２ａの裏面側を大ロール６１ｂを用いてキャタピラ状に支持し、支持されたプレート６２ａの表面の一部箇所を小ロール５１ａに接近させる。次いで、小ロール６１ａの下部を導電性ペースト６３に浸しこれを回転させ、この小ロール６１ａの回転とは逆方向に大ロール６１ｂを回転させることで、小ロール６１ａに付着した導電性ペースト６３が曲面を帯びたプレート６２ａの表面に与えられる。次いで、スキージ２４によってプレート６２ａ上に平面形成部１３が形成される。
【００８２】
次いで、平面形成部１３が形成されたプレート６２ａの裏面側が直線平面となるように支持する。具体的には、例えば、プレート６２ａを大ロール６２ａの支持から離し、プレート６２ａの裏面側が直線平面となるように下部を支持する方法がある。この時、プレート６２ａ上の複数の突起６２ｂ同士の間隙が狭められることにより、平面形成部１３を構成し複数の突起６２ｂ同士の間隙に充填されていた導電性ペースト６３が平面形成部１３の表面に押し出され、表面に凸部３ａまたは／および凹部を備える波状形成部３が形成される。なお、このような波状形成部３は、凸部３ａと凹部の間に傾斜部３ｂを備える。
【００８３】
なお、小ロール６１ａならびに大ロール６１ｂのサイズならびに材質、プレート６２ａならびに突起６２ｂの材質、複数の突起６２ｂ同士の間隔は、特に限定されず、波状形成部３の凸部３ａならびに傾斜部３ｂが所望するサイズならびに形状となるよう適宜調整される。
【００８４】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第２の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部と凹部の間の傾斜部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００８５】
〔実施形態６〕第６の実施形態は、上述した第１〜４の実施形態ならびに参考例４を発展させた、セラミック素体に電極膜を形成する方法を具体的に示したものである。まず、上述した第１〜４の実施形態ならびに参考例４の方法によって、セラミック素体の端面に端子電極となるべき第１電極膜を形成する。この第１電極膜は、本発明の製造方法によるため、端子電極中に気泡が内包されていないが、従来技術のように導電性ペーストの平面形成部に浸漬して形成した従来の端子電極と比較して、セラミック素体の端面の濡れ上がり位置の精度が低下する恐れがある。そこで、新たに導電性ペーストを与えて平面形成部を形成し、この平面形成部と、第１電極膜を備えるセラミック素体と、を互いに接触させ、第１電極膜を覆うように第２電極膜を形成することが好ましい。セラミック素体のように、直線平面で囲まれた物体の平面と平面形成部とを、従来例である図１３（ａ）に示すように面と面が接触するように浸漬すると、端子電極中に気泡が内包する問題が生じるが、セラミック素体の端面に本発明の製造方法によって第１電極膜を形成すると、第１電極膜は塗布により形成された電極膜であるため僅かながらＲを備えた曲面となり、この第１電極膜を新たに形成した平面形成部中に浸漬しても、第２電極膜中に気泡が内包する問題は生じない。また、このような方法で第２電極膜を形成することにより、第２電極膜の濡れ上がり位置の精度は従来技術と同等となり、なおかつ端子電極中に気泡が内包されていないという本発明の効果も得られる。
【００８６】
なお、第１電極膜と第２電極膜を構成する導電性ペーストは、同一材料からなるものであっても、また異なる材料からなるものであっても構わない。
【００８７】
〔参考例６〕まず、これらを図１２（ａ）に示すように、長さＬが３．２ｍｍ、幅Ｗが２．５ｍｍ、厚さＴが１．５ｍｍである複数のセラミック素体１を準備し、シリコンゴムからなる素子ホルダ２５にピッチＰ１が４．０ｍｍとなるようにそれぞれ２０個ずつ固定した。なお、幅Ｗと厚さＴの対角線長さＡは、２．９２ｍｍとなる。
【００８８】
次いで、銅粉末２０体積％と、ガラスフリット５体積％と、アクリル樹脂とターピネオールを混合してなる有機ビヒクル７５体積％とを混合し、粘度が約２０Ｐａ・ｓの導電性ペーストを作製した。
【００８９】
次いで、上述した第５の実施形態における図６（ｃ）に示したスキージ１４ｃを用いて、図１２（ａ）ならびに図１２（ｂ）に示すような試料１〜６の波状形成部３をフィルム２上に形成した。なお、波状形成部３のピッチＰ２（凸部の頂点部間距離）が、ピッチＰ１と同じ４．０ｍｍである試料１〜３については、波状形成部の凸部厚みＨ１、凹部厚みＨ２、波状形成部の畝の高さΔｈ（Ｈ１とＨ２の差）を測定し、波状形成部３のピッチＰ３がピッチＰ１の２倍にあたる８．０ｍｍである試料４〜６については、セラミック素体１が接触する傾斜部の傾斜角θと、セラミック素体１が接触する傾斜部における波状形成部の厚みＨ３を測定し、これらを表１にまとめた。
【００９０】
【表１】
【００９１】
次いで、上述した導電性ペーストを用いて、厚みが０．６ｍｍの従来例である試料７の平面形成部を形成した。
【００９２】
次いで、図１２（ａ）に示すように、試料１〜３の波状形成部３の凸部３ａ上部に上述したセラミック素体１を配置し、素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１の端面がフィルム２に接するまで下降させ、接した状態で３秒間静止させた後、再び素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１を上昇させて、セラミック素体１の端面に試料１〜３の第１電極膜を形成した。
【００９３】
同様に、試料４〜６の波状形成部３の傾斜部３ｂ上部に上述したセラミック素体１を配置し、素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１の端面がフィルム２に接するまで下降させ、接した状態で３秒間静止させた後、再び素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１を上昇させて、セラミック素体１の端面に試料４〜６の第１電極膜を形成した。
【００９４】
また、重力方向に垂直な平面上に形成された試料７の平面形成部の平面上部に上述したセラミック素体を配置し、素子ホルダーごと５．０ｍｍ／ｓの速度でセラミック素体の端面がフィルム２に接するまで重力方向に下降させ、接した状態で３秒間静止させた後、再び素子ホルダーごと５．０ｍｍ／ｓの速度でセラミック素体を上昇させて、セラミック素体の端面に試料７の第１電極膜を形成した。
【００９５】
次いで、試料１〜７の電極膜を、１００℃で２０分間乾燥させた後、大気中で７５０℃１０分ピークの条件で焼付けして、本焼成することで端子電極となるべき第１乾燥電極膜を備える試料１〜７の試験サンプルをそれぞれ１００個ずつ得た。
【００９６】
次いで、試料１と試料４については、乾燥前の第１電極膜を備えるセラミック素体を、さらに重力方向に垂直な平面上に形成された厚みが０．６ｍｍの平面形成部上に配置し、上述した試料７と同様の方法によって第１電極膜上に第２電極膜を形成し、これを乾燥させて、第２乾燥電極膜を備える試験サンプルを１００個ずつ得た。
【００９７】
そこで、試料１〜７の試験サンプルについて、第１乾燥電極膜における気泡混入率ならびに形状不良率を測定し、試料１および試料４については、第２乾燥電極膜を備える試験サンプルの形状不良率を測定し、これに評価を与えて、表２にまとめた。
【００９８】
なお、気泡混入率は、第１乾燥電極膜中に気泡を内包する試験サンプル数を計数し、全数１００個における発生割合とした。
【００９９】
また、形状不良率は、濡れ上がり位置（ｅ寸法）不良ならびに第１乾燥電極膜間のギャップ（ｇ寸法）不良が生じている試験サンプル数を計数し、全数１００個における発生割合とした。
【０１００】
また、評価は、本発明の特に優れる範囲内である試料については◎、次に優れる試料については○、上述の◎○と比較して僅かに劣るが本発明の範囲内である試料については△、本発明の範囲外である従来例については×を付した。なお、試料１および試料４の評価は、第２乾燥電極膜を備える試験サンプルの評価とした。
【０１０１】
【表２】
【０１０２】
表１および表２から明らかであるように、波状形成部３の凸部３ａにセラミック素体１の端面を接触させて乾燥電極膜を形成した試料１〜３の試験サンプルのうち、畝の高さΔｈが対角線長さＡの０．０２倍である０．０６ｍｍよりも大きい試料１および試料２の試験サンプルは、気泡混入率が０％で低く優れた。なお、第１乾燥電極膜の形状不良率は、畝の高さΔｈが０．２ｍｍである試料２については０％であったが、畝の高さΔｈが０．４ｍｍである試料１については２５％で高く劣った。しかしながら、第２乾燥電極膜を形成した試料１の試験サンプルの形状不良率は０％であった。これは、第２乾燥電極膜を形成することで、乾燥電極膜の濡れ上がり位置を調整することができたことによるものである。したがって、試料１および試料２の試験サンプルは、いずれも気泡混入率が０％であり、端子電極となるべき乾燥電極膜の形状不良率も０％であることから、本発明の範囲内であるといえる。特に、試料２の試験サンプルは、第一乾燥電極膜を形成した時点で形状不良率がないことから、本発明の特に優れる範囲内となった。
【０１０３】
また、畝の高さΔｈが対角線長さＡの０．０２倍である０．０６ｍｍよりも小さい試料３の試験サンプルは、第１乾燥電極膜の形状不良率は０％であったが、気泡混入率が１％であり、上述した試料１および試料２の試験サンプルと比較して、僅かに劣る結果となった。しかしながら、従来例である試料７の試験サンプルの気泡混入率と比較して明らかに低く優れることから、試料３も本発明の範囲内であるといえる。
【０１０４】
また、波状形成部３の傾斜部３ｂにセラミック素体１の端面を接触させて乾燥電極膜を形成した試料４〜６の試験サンプルのうち、傾斜角θが１度を超える試料５および試料６の試験サンプルは、気泡混入率が０％で低く優れた。なお、第１乾燥電極膜の形状不良率は、傾斜角θが５度である試料５については０％であったが、傾斜角θが８度である試料４については５６％で高く劣った。しかしながら、第２乾燥電極膜を形成した試料４の試験サンプルの形状不良率は０％であった。したがって、試料４および試料５の試験サンプルは、いずれも気泡混入率が０％であり、端子電極となるべき乾燥電極膜の形状不良率も０％であることから、本発明の範囲内であるといえる。特に、試料５の試験サンプルは、第一乾燥電極膜を形成した時点で形状不良率がないことから、本発明の特に優れる範囲内となった。
【０１０５】
また、傾斜角θが１度である試料６の試験サンプルは、第１乾燥電極膜の形状不良率は０％であったが、気泡混入率が１％であり、上述した試料４および試料５の試験サンプルと比較して、僅かに劣る結果となった。しかしながら、従来例である試料７の試験サンプルの気泡混入率と比較して明らかに低く優れることから、試料６も本発明の範囲内であるといえる。
【０１０６】
これに対して、重力方向に垂直な平面上に形成された平面形成部にセラミック素体の端面を接触させて第１乾燥電極膜を形成した、従来例である試料７の試験サンプルは、形状不良率は０％であったが、気泡混入率が５３．０％であり、高く劣った。
【０１０７】
【発明の効果】
以上のように本発明のセラミック電子部品の製造方法によれば、導電性ペーストを用いて、表面に凸部または／および凹部を備える波状形成部を形成する第１工程と、凸部の頂点部あるいは凸部または／および凹部により構成される傾斜部と、セラミック素体の端面と、を互いに接触させ、セラミック素体の端面に端子電極となるべき第１電極膜を形成する第２工程と、を備えることを特徴とすることで、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品を提供することができるという効果が得られる。
【０１０８】
また、本発明のセラミック電子部品の製造方法によれば導電性ペーストを用いて、重力方向に垂直な平面に対して傾斜を備える平面形成部を形成する第１工程と、平面形成部と、セラミック素体の端面と、を重力方向あるいは重力とは逆方向に接近させて接触させ、セラミック素体の端面に端子電極となるべき第１電極膜を形成する第２工程と、を備えることを特徴とすることで、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品を提供することができるという効果が得られる。
【０１０９】
また、本発明の波状形成部の製造方法によれば、上述したセラミック電子部品の製造方法で用いる波状形成部を容易に形成することができ、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品を確実に提供することができるという効果が得られる。
【０１１０】
また、本発明のセラミック電子部品の製造方法は、導電性ペーストを用いて平面形成部を形成する第３工程と、平面形成部と、第１電極膜を備えるセラミック素体と、を互いに接触させ、第１電極膜上に第２電極膜を形成する第４工程と、をさらに備えることを特徴とすることで、気泡が内包されていない第１電極膜上に、セラミック素体の端部の所望する位置まで正しく濡れ上がった第２電極膜を備えるセラミック電子部品を提供することができる効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態に関する説明図であり、図１（ａ）は波状形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図１（ｂ）は波状形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図１（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図２】本発明に係る第２の実施形態に関する説明図であり、図２（ａ）は波状形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図２（ｂ）は波状形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図２（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図３】本発明に係る第３の実施形態に関する説明図であり、図３（ａ）は平面形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図３（ｂ）は平面形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図３（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図４】本発明に係る第４の実施形態に関する説明図であり、図４（ａ）は平面形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図４（ｂ）は平面形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図４（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図５】本発明に係る第５の実施形態における、表面に凸部ならびに凹部を備える波状形成部の形成方法を示した斜視図である。
【図６】本発明に係る第５の実施形態における、表面に凸部ならびに凹部を備える波状形成部を形成する際に用いるスキージの形状を示した説明図であり図６（ａ）は角型の櫛歯、 図６（ｂ）は扇型の櫛歯図６（ｃ）は波型の櫛歯、図６（ｄ）は山型の櫛歯、 図６（ｅ）はノズルを各々備えるスキージの平面図である。
【図７】本発明に係る参考例1に関する説明図であり、図７（ａ）は平面形成部の形成方法を示した断面図であり、図７（ｂ）は表面に凸部ならびに凹部を備える波状形成部の形成方法を示した断面図であり、図７（ｃ）はセラミック素体を波状形成部上に配置した状態を示した断面図であり、図７（ｄ）は波状形成部とセラミック素体の端面が接触した状態を示した断面図であり、図７（ｅ）は保持部を定位置に戻して、表面に凸部ならびに凹部を備える波状形成部を再び平面形成部とした状態を示した断面図である。
【図８】本発明に係る参考例２に関する説明図であり、図８（ａ）は平面形成部の形成方法を示した断面図であり図８（ｂ）は表面に凸部ならびに凹部を備える波状形成部の形成方法を示した断面図である。
【図９】本発明に係る参考例３に関する説明図であり、図９（ａ）は平面形成部の形成方法を示した斜視図であり、図９（ｂ）は表面に凸部ならびに凹部を備える波状形成部の形成方法を示した斜視図である。
【図１０】本発明に係る参考例４における、ペースト溜めの形成方法を示した斜視図である。
【図１１】本発明に係る参考例５における、表面に凸部ならびに凹部を備える波状形成部の形成方法を示した断面図である。
【図１２】本発明の参考例６の説明図であり、図１２（ａ）は波状形成部の凸部にセラミック素体の端面を接触させ第１電極膜を形成する方法を示した断面図であり、 図１２（ｂ）は波状形成部の傾斜部にセラミック素体の端面を接触させ第１電極膜を形成する方法を示した端面図である。
【図１３】従来のセラミック電子部品の製造方法に関する説明図であり、図１３（ａ）は平面形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、 図１３（ｂ）は平面形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図１３（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図１４】従来のセラミック電子部品の製造方法に関する説明図であり、図１４（ａ）は平面形成部に浸漬させたセラミック素体を引き上げる際に気泡が塗布電極膜中に混入する過程を説明した断面図であり、図１４（ｂ）は気泡を内包する塗布電極膜を備えるセラミック電子部品の断面図である。
【符号の説明】
１ セラミック素体
３ 波状形成部
３ａ 凸部
３ｂ 傾斜部
１３ 平面形成部
１４ 櫛歯状のスキージ
４２ａ 櫛歯型プレート
４２ｂ 櫛歯型プレート
４２ｃ 櫛歯の間隙
５２ａ プレート
５２ｂ 貫通孔
【発明の属する技術分野】
本発明は、各種電子回路に使用されるセラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品に関するものである。
【０００２】
【従来の技術】
従来、例えば積層セラミックコンデンサ、積層インダクタ及び抵抗器等で代表される電子部品からなるセラミック電子部品を製造する場合、その端子電極を形成する手法としては、例えば以下に説明するような方法により形成されている。
【０００３】
まず、図１３（ａ）に示すように、平滑面を有するフィルム２上に導電性ペーストを与え、これを例えばドクターブレード等によって一定の厚みの平滑な表面を有する平面形成部１３を形成する。その後、セラミック素体１を平面形成部１３上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは平面形成部１３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、セラミック素体１の端部に電極膜を形成し、その後これを硬化もしくは焼付ける、あるいはセラミック素体と同時焼成して、端子電極を備えるセラミック電子部品を得る。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のような方法では、図１３（ｂ）に示すように、セラミック素体１の端面が平面形成部１３に接触する際に、端面外辺部１ｂ，１ｃが端面中央部１ａに先んじて平面形成部１３に接して導電性ペーストが濡れ始めることにより、端面中央部１ａと平面形成部１３のとの間に外気を含む濡れ残り部を形成してしまうことがあった。この濡れ残り部に取り込まれた外気は、図１３（ｃ）に示すように、セラミック素体１の端面をさらにＤ１方向に押し（引き）下げ、あるいは平面形成部１３をさらにＵ１方向に押し（引き）上げ、あるいはこれらを同時に行うことにより、セラミック素体１がフィルム２に接する程度まで浸漬されると、横に押し出されて気泡５となるが、セラミック素体１と平面形成部１３とを引き離す際に、流動して図１４（ａ）に示すようにセラミック素体１の端面近傍に引き戻され、図１４（ｂ）のように電極膜２３中に気泡５として内包されてしまう。このような気泡を含む電極膜２３を焼付ける（セラミック素体と同時焼成を含む）と、焼付け（焼成）によって得られる端子電極に陥没部分が生じ、あるいは内部電極との接合を阻害することで、セラミック電子部品の電気特性の低下、耐湿性の低下といった問題が生じる恐れがあった。
【０００５】
このような問題を解決する手段としては、特開平７−２０１６８７号公報において開示されているように、ホルダーに固定されたセラミック素体を傾いた状態で平面形成部に接触させた後、セラミック素体の端面を平面形成部の表面に平行になるように押し当てる端子電極形成法がある。しかしながら、この方法では、装置が複雑になり、また一回の操作で塗布できるチップ型電子部品の数が限られるという問題があった。
【０００６】
また、特許第２８４７９８０号公報において開示されているように、端子電極中に形成される気泡は平面形成部とセラミック素体とを引き離す際に生じるキャビテーションによるとして、定盤（フィルム）に凹凸加工を施す方法がある。しかしながら、この方法では、上述したような端面外辺部から塗れ上がり端子電極に気泡が内包されるという問題を解決することができない。
【０００７】
また、特開平８−６９９５０号公報において開示されているように、端子電極中に内包された気泡を、電極膜が固化する前にこれを押し上げ、超音波振動を与えることにより気泡を除去する方法があるが、この方法では装置が複雑になるばかりでなく、工程数が増えるという問題を抱えており、量産には適さないという問題があった。
【０００８】
本発明は上記のような問題に鑑み、導電性ペーストを用いて端子電極となるべき電極膜を形成する工程において、装置ならびに工程を簡素化し、なおかつ端子電極内における気泡の内包が減少された端子電極を備える、セラミック電子部品の製造方法ならびにこのようなセラミック電子部品を提供することを目的とするものである。
【０００９】
本発明の目的は、上述の問題点を解消すべくなされたもので、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品の製造方法、端子電極の製造過程で気泡が内包されないような波状形成部の形成方法、ならびにこのようなセラミック電子部品を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明のセラミック電子部品の第１の製造方法は、セラミック素体の少なくとも１つの端面全体を覆うように端子電極を形成したセラミック電子部品の製造方法であって、重力方向に垂直な平面に対して傾斜した平面上に形成された導電性ペーストからなる平面形成部を得る第１工程と、平面形成部と、セラミック素体の端面と、を重力方向あるいは重力とは逆方向に接近させて接触させ、しかる後に端面全体を導電性ペースト中に浸漬して、端子電極となるべき第１電極膜をセラミック素体の端面全体を覆うように形成する第２工程と、を備えることを特徴とする。
【００１２】
また、本発明のセラミック電子部品の第２の製造方法は、上述した第１の製造方法における第２工程の後に、重力方向に垂直な平面に対して傾斜した平面形成部の液面が、重力方向に垂直な平面となるように、平面形成部が形成された平面を作動させる工程をさらに備えることを特徴とする。
【００１５】
また、本発明のセラミック電子部品の第３の製造方法は、セラミック素体の少なくとも１つの端面全体を覆うように端子電極を形成したセラミック電子部品の製造方法であって、導電性ペーストの液面に凸部または／および凹部を備える波状形成部を形成する第１工程と、凸部の頂点部あるいは凸部または／および凹部により構成される傾斜部と、セラミック素体の端面とを接触させ、しかる後に端面全体を導電性ペースト中に浸漬して、端子電極となるべき第１電極膜をセラミック素体の端面全体を覆うように形成する第２工程とを備え、上述した第１工程が、導電性ペーストを与えた後に、導電性ペーストの液面に対して垂直方向に一定間隔で振動するスキージを用いて、導電性ペーストの表面に凸部または／および凹部を備える波状形成部を形成するものであることを特徴とする。
【００２３】
また、本発明のセラミック電子部品の第４の製造方法は、上述した第１〜３の製造方法における第２工程の後に、平面上に導電性ペーストからなる平面形成部を形成する第３工程と、平面形成部の液面と、第１電極膜を備えるセラミック素体と、を互いに接触させ、第１電極膜上に第２電極膜を形成する第４工程と、をさらに備えることを特徴とする。
【００２５】
【発明の実施の形態】
〔実施形態１〕
本発明に係る第１の実施形態について、図１に基づいて詳細に説明する。第１の実施形態は、セラミック素体に電極膜を形成する方法を具体的に示したものである。
【００２６】
まず、図１（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる、表面に凸部３ａを備える波状形成部３を準備する。
【００２７】
次いで、セラミック素体１を波状形成部３の凸部３ａ上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは波状形成部３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、図１（ｂ）に示すように、セラミック素体１と波状形成部３を接触させる。
この段階において、波状形成部３の凸部３ａはセラミック素体１の端面中央部１ａ付近から接触しはじめることから、気泡が波状形成部３内に浸入することはない。
【００２８】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状形成部３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、波状形成部３を構成する導電性ペーストが、セラミック素体１の端面中央部１ａに続いて端面周辺部１ｂ，１ｃへと濡れ進む。この段階においても、気泡が波状形成部３内に浸入することはない。
【００２９】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状形成部３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、図１（ｃ）に示すように、波状形成部３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｄ，１ｄまで達する。
【００３０】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは波状形成部３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼付けることにより、端子電極が形成される。なお、セラミック素体と共に同時焼成して端子電極を形成しても構わない。以下の全ての実施例においても同様である。
【００３１】
〔実施形態２〕
本発明に係る第２の実施形態について、図２に基づいて詳細に説明する。第２の実施形態も、同じくセラミック素体に電極膜を形成する方法を具体的に示したものである。
【００３２】
まず、図２（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる、表面に凸部あるいは凹部を備える波状形成部３を準備する。なお、このような波状形成部３は、凸部と凹部の間に傾斜部３ｂを備える。
【００３３】
次いで、セラミック素体１を波状形成部３の傾斜部３ｂ上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは波状形成部３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、図２（ｂ）に示すように、セラミック素体１と波状形成部３の傾斜部３ｂを接触させる。この段階において、波状形成部３の傾斜部３ｂはセラミック素体１の端面周辺部１ｂ付近から接触しはじめることから、気泡が波状形成部３内に浸入することはない。
【００３４】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状塗布膜３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、波状形成部３を構成する導電性ペーストが、セラミック素体１の端面周辺部１ｂ，端面中央部１ａに続いて端面周辺部１ｃへと濡れ進む。この段階においても、気泡が波状形成部３内に浸入することはない。
【００３５】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは波状塗布膜３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、図２（ｃ）に示すように、波状形成部３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｅ，１ｆまで達する。
【００３６】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは波状形成部３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００３７】
〔実施形態３〕
本発明に係る第３の実施形態について、図３に基づいて詳細に説明する。第３の実施形態も、同じくセラミック素体に電極膜を形成する方法を具体的に示したものである。
【００３８】
まず、図３（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる平面形成部１３を準備する。なお、平面形成部１３は、重力方向に垂直な平面に対して傾斜した平面上に形成されている。また、傾斜した平面上に形成された平面形成部１３を得る方法は、特に限定はしないが、例えば、あらかじめ傾斜した平面を準備し、その上にフィルム２を準備し、フィルム２上に平面形成部１３を形成してもよく、重力方向に垂直な平面状に準備したフィルム２上に平面形成部１３を形成し、その後フィルム２の一方端部をＵ２方向に押し（引き）上げ、あるいはフィルム２の一方端部をＤ２方向に押し（引き）下げても構わない。
【００３９】
次いで、セラミック素体１を平面形成部１３上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは平面形成部１３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるはこれらを同時に行い、図３（ｂ）に示すように、セラミック素体１と平面形成部１３を接触させる。この段階において、平面形成部１３はセラミック素体１の端面周辺部１ｂ付近から接触しはじめることから、気泡が平面形成部１３内に浸入することはない。
【００４０】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、平面形成部１３を構成する導電性ペーストが、セラミック素体１の端面周辺部１ｂ，端面中央部１ａに続いて端面周辺部１ｃへと濡れ進む。この段階においても、気泡が平面形成部１３内に浸入することはない。
【００４１】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、図３（ｃ）に示すように、平面形成部１３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｇ，１ｈまで達する。
【００４２】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは平面形成部１３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００４３】
〔実施形態４〕
本発明に係る第４の実施形態について、図４に基づいて詳細に説明する。第４の実施形態は、上述した第３の実施形態を発展させた、セラミック素体に電極膜を形成する方法を具体的に示したものである。
【００４４】
まず、図４（ａ）に示すように、セラミック素体１と、フィルム２上に導電性ペーストが与えられてなる平面形成部１３を準備する。なお、平面形成部１３は、重力方向に垂直な平面に対して傾斜した平面上に形成されている。平面形成部１３を傾斜させる方法は、上述の第３の実施形態と同様である。
【００４５】
次いで、セラミック素体１を平面形成部１３上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは平面形成部１３を重力とは逆方向であるＵ１方向に押し（引き）上げ、あるはこれらを同時に行い、図４（ｂ）に示すように、セラミック素体１と平面形成部１３を接触させる。この段階において、平面形成部１３はセラミック素体１の端面周辺部１ｂ付近から接触しはじめることから、気泡が平面形成部１３内に浸入することはない。
【００４６】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うことにより、平面形成部１３を構成する導電性ペーストが、セラミック素体１の端面周辺部１ｂ，端面中央部１ａに続いて端面周辺部１ｃへと濡れ進む。この段階においても、気泡が平面形成部１３内に浸入することはない。
【００４７】
次いで、セラミック素体１をさらに押し（引き）下げ、あるいは平面形成部１３をさらに押し（引き）上げ、あるいはこれらを同時に行うとともに、平面形成部１３の傾斜を元の平面、すなわち重力方向に垂直な平面となるように作動させる。こうして、図４（ｃ）に示すように、平面形成部１３を構成する導電性ペーストが、セラミック素体１の側面濡れ上がり位置１ｉ，１ｉまで達する。
【００４８】
次いで、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは平面形成部１３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００４９】
〔実施形態５〕
本発明に係る第５の実施形態について、図５ならびに図６に基づいて詳細に説明する。第５の実施形態は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００５０】
図５に示すように、フィルム２上に導電性ペーストを投与した後、スキージ１４を用いてこれをＭ１方向に移動させることにより、所定の厚みの波状形成部３を形成する。この時、スキージ１４が櫛歯状であることから、波状形成部３の表面は、凸部ならびに凹部が形成される。なお、スキージ１４の櫛歯形状は、特に限定はしないが、例えば図６（ａ）に示すような角型１５ａ、図６（ｂ）に示すような扇型１５ｂ、図６（ｃ）に示すような波型１５ｃ、図６（ｄ）に示すようなＶ字型１５ｄであってもよく、すなわちスキージ１４ａ，１４ｂ，１４ｃ，１４ｄを用いることができる。
【００５１】
なお、角型１５ａ，Ｖ字型１５ｄを備えるスキージ１４ａ，１４ｄを用いて波状形成部３を形成すると、波状形成部３が一定の粘度を備えることから、その形状が経時変化して、一定時間後に例えば扇型１５ｂ，波型１５ｃを備えるスキージ１４ｂ、１４ｃを用いて形成した波状形成部３と略同じ形状となる。
【００５２】
また、上述の第５の実施形態において、ペースト供給管１６を通じて導電性ペーストを一定速度でノズル１５ｅに供給し、ノズル１５ｅから一定速度で導電性ペーストを注出する構造を備えるスキージ１４ｅを用いることにより、扇型１５ｂ，波型１５ｃを備えるスキージ１４ｂ、１４ｃを用いて形成した波状形成部３と略同じ形状の波状形成部３を形成することができる。この時、スキージ１４を引く手前で導電性ペーストを与えていなくても、表面に凸部ならびに凹部を備える波状形成部３を形成することができる。
【００５３】
また、図示していないが、導電性ペーストを与えた後に、スキージを用いて波状形成部を形成する際に、波状形成部に対して垂直方向に一定間隔で振動するスキージを用いることで、表面に凸部または／および凹部を備える波状形成部を形成することができる。
【００５４】
〔参考例１〕本発明の参考例１について、図７に基づいて詳細に説明する。参考例１は、表面に凸部ならびに凹部を備える波状形成部を形成する方法と、セラミック素体に電極膜を形成する方法を具体的に示したものである。
【００５５】
まず、図７（ａ）に示すように、支点２１ａを中心に可動する複数の保持部２１の上面が略平面となるように設置する。次いで、上述の複数の保持部２１上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成する。
【００５６】
次いで、図７（ｂ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、フィルム２と保持部２１の接点を、重力とは逆方向であるＵ１方向に押し（引き）上げることで、表面に凸部３ａならびに凹部を備える波状形成部３を形成する。なお、このような波状形成部３は、凸部３ａと凹部の間に傾斜部３ｂを備える。なお、図７（ｂ）では、フィルム２と保持部２１の接点をＵ１方向に押し（引き）上げているが、Ｕ１とは逆方向に押し（引き）下げても構わない。
【００５７】
次いで、図７（ｃ）に示すように、支持部２５に取り付けられた複数のセラミック素体１を波状形成部３の凸部３ａ上に配置し、セラミック素体１を重力方向であるＤ１方向に押し（引き）下げ、あるいは波状形成部３をＵ１方向に押し（引き）上げ、あるはこれらを同時に行い、図７（ｄ）に示すように、セラミック素体１と波状形成部３を接触させる。
【００５８】
次いで、図７（ｅ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、図７（ｂ）でＵ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と保持部２１の接点を元の位置に戻して、再び平面形成部１３とした後、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは、平面形成部１３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行うことにより、セラミック素体１の端面近傍に電極膜が形成され、これを焼成することにより、端子電極が形成される。
【００５９】
なお、上述の参考例１において、支持部２５に取り付けられた複数のセラミック素体１を波状形成部３の凸部３ａ上に配置し、セラミック素体１をＤ１方向に押し（引き）下げ、あるいは波状形成部３をＵ１方向に押し（引き）上げ、あるいはこれらを同時に行い、セラミック素体の端面近傍に電極膜を形成したが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａと凹部の間の傾斜部３ｂとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００６０】
また、上述の参考例１において図７（ａ）に示すように、複数の保持部２１上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後に、図７（ｂ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、フィルム２２ｂと保持部２１の接点をＵ１方向に押し（引き）上げる（あるいはＵ１とは逆方向に押し（引き）下げる）ことで、表面に凸部３ａならびに凹部を備える波状形成部３を形成したが、例えば、上述の複数の保持部２１上にフィルム２を敷き、予め支点２１ａを中心に複数の保持部２１を作動させ、フィルム２と保持部２１の接点をＵ１方向に押し（引き）上げた状態（あるいはＵ１とは逆方向に押し（引き）下げた状態）で、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後に、支点２１ａを中心に複数の保持部２１を作動させ、Ｕ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と保持部２１の接点を元の位置に戻して、表面に凸部３ａならびに凹部を備える波状形成部３を形成しても構わない。
【００６１】
また、上述の参考例１において、図７（ｄ）に示すように、セラミック素体１と波状形成部３を接触させた後、図７（ｅ）に示すように、支点２１ａを中心に複数の保持部２１を作動させ、図７（ｂ）でＵ１方向に押し（引き）上げ（あるいはＵ１とは逆方向に押し（引き）下げ）たフィルム２と保持部２１の接点を元の位置に戻して、再び平面形成部１３としたが、セラミック素体１をＤ１と逆方向に引き（押し）上げ、あるいは波状形成部３をＵ１と逆方向に引き（押し）下げ、あるいはこれらを同時に行う前に、必ずしもフィルム２と保持部２１の接点を元の位置に戻す必要はない。
【００６２】
〔参考例２〕本発明の参考例２について、図８に基づいて詳細に説明する。参考例２は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００６３】
まず、図８（ａ）に示すように、固定部３１ａと複数の固定部３１ａ間に設置された複数の可動部３１ｂの上面が略平面となるように設置する。次いで、上述の複数の固定部３１ａと可動部３１ｂ上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成する。
【００６４】
次いで、図８（ｂ）に示すように、複数の可動部３１ｂを摺動させ、フィルム２と可動部３１ｂの接点を、重力とは逆方向であるＵ１方向に押し（引き）上げることで、表面に凸部３ａならびに凹部を備える波状形成部３を形成する。また、このような波状形成部３は、凸部３ａと凹部の中間に傾斜部３ｂを備える。なお、図８（ｂ）では、フィルム２と可動部３１ｂの接点をＵ１方向に押し（引き）上げているが、Ｕ１とは逆方向に押し（引き）下げても構わない。
【００６５】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第２の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部３ａと凹部の間の傾斜部３ｂとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００６６】
なお、上述の参考例２において、図８（ａ）に示すように、固定部３１ａと複数の固定部３１ａ間に設置された複数の可動部３１ｂを、その上面が略平面となるように設置し、複数の固定部３１ａと可動部３１ｂ上にフィルム２を敷き、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後、図８（ｂ）に示すように、複数の可動部３１ｂを摺動させ、フィルム２と可動部３１ｂの接点をＵ１方向に押し（引き）上げ（あるいはＵ１とは逆方向に押し（引き）下げ）ることで、表面に凸部３ａならびに凹部を備える波状形成部３を形成したが、例えば、複数の固定部３１ａと可動部３１ｂ上にフィルム２を敷き、予め複数の可動部３１ｂを摺動させ、フィルム２と可動部３１ｂの接点をＵ１方向に押し（引き）上げた状態（あるいはＵ１とは逆方向に押し（引き）下げた状態）で、このフィルム２上に導電性ペーストを与え、スキージ２４を用いて所定の厚みを備える平面形成部１３を形成した後、Ｕ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と可動部３１ｂの接点を元の位置に戻して、表面に凸部３ａならびに凹部を備える波状形成部３を形成しても構わない。
【００６７】
また、図示していないが、波状形成部３とセラミック素体を接触させ、波状形成部３を構成する導電性ペーストが、セラミック素体の側面の所定の濡れ上がり位置まで達する間に、複数の可動部３１ｂを再び摺動させ、図８（ｂ）でＵ１方向に押し（引き）上げた（あるいはＵ１とは逆方向に押し（引き）下げた）フィルム２と可動部３１ｂの接点を元の位置に戻して、再び平面形成部１３としても構わない。
【００６８】
〔参考例３〕本発明の参考例３について、図９に基づいて詳細に説明する。参考例３は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００６９】
まず、図９（ａ）に示すように、シート２上に一対の櫛歯型プレート４２ａ，４２ｂを準備する。この櫛歯型プレート４２ａ，４２ｂは、互いの櫛歯を間挿させることにより、間隙が略なくなる構造を備える。この状態を閉じた状態とする。他方、閉じた状態の一対の櫛歯型プレートを、互いに離間する方向に摺動させることにより、互いの櫛歯間に間隙が生じる。この状態を開いた状態とする。
【００７０】
次いで、一対の閉じた櫛歯プレート４２ａ，４２ｂ上に導電性ペーストを与えた後、従来の平面スキージ２４を用いて平面形成部１３を形成する。
【００７１】
次いで、 図９（ｂ）に示すように、櫛歯型プレート４２ａ，４２ｂを互いに離間するＭ２，Ｍ３方向に摺動させて櫛歯を開き、櫛歯の間隙４２ｃに平面形成部１３を構成する導電性ペーストを流入させ、表面に凸部ならびに凹部を備える波状形成部４３を形成する。なお、本参考例による場合、互いの櫛歯間の間隙に導電性ペーストが流入するため、平面形成部１３に凹部が形成される点に特徴があるが、凹部が形成されていない部位を、便宜上凸部と呼ぶことにする。また、このような波状形成部４３は、凸部と凹部の間に傾斜部を備える。
【００７２】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第２の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部と凹部の間の傾斜部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００７３】
なお、図示していないが、一対の開いた櫛歯プレート上に導電性ペーストを与えた後、従来の平面スキージを用いて平面形成部を形成し、次いで、櫛歯型プレートを互いに間挿する方向に摺動させ櫛歯を閉じ、櫛歯の間隙に流入していた平面形成部を構成する導電性ペーストを押し上げて、表面に凸部ならびに凹部を備える波状形成部を形成し、次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成を形成しても構わない。
【００７４】
〔参考例４〕本発明の参考例４について、図１０に基づいて詳細に説明する。参考例４は、表面に凸部ならびに凹部を備える波状形成部を形成する方法ならびにセラミック素体に電極膜を形成する方法を具体的に示したものである。
【００７５】
まず、図１０に示すように、複数の貫通孔５２ｂを備えるプレート５２ａを準備する。貫通孔５２ｂの形状，個数ならびに配置位置は、特に限定はしないが、例えば、等間隔に配置された複数の円柱形状の貫通孔５２ｂを備えるプレート５２ａが好ましい。
【００７６】
次いで、プレート５２ａを上面とするケース５２の内部に導電性ペースト５３を充填し、押圧支具５４を重力とは反対方向であるＵ１方向に作動させて、複数の貫通孔５２ｂから導電性ペースト５３を押し出して、プレート５２ａ上にペースト溜めを形成する。プレート５２ａ上に押し出されたペースト溜めは、凸型形状をなす。
【００７７】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、ペースト溜めとセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００７８】
なお、図示していないが、プレート５２ａ上に導電性ペーストを与えた後、従来の平面スキージを用いて平面形成部を形成し，次いで、プレート５２ａを上面とするケース５２の内部に導電性ペースト５３を充填し、押圧支具５４をＵ１方向に作動させて、複数の貫通孔５２ｂから導電性ペースト５３を押し出して、表面に凸部ならびに凹部を備える波状形成部形成し、次いで、セラミック素体の端面近傍に電極膜を形成しても構わない。
【００７９】
また、上述の参考例４において、複数の貫通孔５２ｂから導電性ペースト５３を押し出す手段として押圧支具５４を用いたが、例えば、ポンプを準備し、ケース５２の内部に導電性ペースト５３を充填する手段を用いても構わない。
【００８０】
〔参考例５〕本発明の参考例５について、図１１に基づいて詳細に説明する。参考例５は、表面に凸部ならびに凹部を備える波状形成部を形成する方法を具体的に示したものである。
【００８１】
まず、図１１に示すように、回転する小ロール６１ａ、大ロール６１ｂ、複数の突起６２ｂを表面に備える可塑性のあるプレート６２ａ、従来のスキージ２４、導電性ペースト６３を準備し、プレート６２ａの裏面側を大ロール６１ｂを用いてキャタピラ状に支持し、支持されたプレート６２ａの表面の一部箇所を小ロール５１ａに接近させる。次いで、小ロール６１ａの下部を導電性ペースト６３に浸しこれを回転させ、この小ロール６１ａの回転とは逆方向に大ロール６１ｂを回転させることで、小ロール６１ａに付着した導電性ペースト６３が曲面を帯びたプレート６２ａの表面に与えられる。次いで、スキージ２４によってプレート６２ａ上に平面形成部１３が形成される。
【００８２】
次いで、平面形成部１３が形成されたプレート６２ａの裏面側が直線平面となるように支持する。具体的には、例えば、プレート６２ａを大ロール６２ａの支持から離し、プレート６２ａの裏面側が直線平面となるように下部を支持する方法がある。この時、プレート６２ａ上の複数の突起６２ｂ同士の間隙が狭められることにより、平面形成部１３を構成し複数の突起６２ｂ同士の間隙に充填されていた導電性ペースト６３が平面形成部１３の表面に押し出され、表面に凸部３ａまたは／および凹部を備える波状形成部３が形成される。なお、このような波状形成部３は、凸部３ａと凹部の間に傾斜部３ｂを備える。
【００８３】
なお、小ロール６１ａならびに大ロール６１ｂのサイズならびに材質、プレート６２ａならびに突起６２ｂの材質、複数の突起６２ｂ同士の間隔は、特に限定されず、波状形成部３の凸部３ａならびに傾斜部３ｂが所望するサイズならびに形状となるよう適宜調整される。
【００８４】
次いで、セラミック素体を準備し、セラミック素体の端面近傍に電極膜を形成するが、電極膜の形成方法は、上述の第１の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは上述の第２の実施形態における電極膜の形成方法、すなわち、波状形成部３の凸部と凹部の間の傾斜部とセラミック素体１とを接触させることによる電極膜の形成方法、あるいは本発明の範囲内におけるその他の方法による電極膜の形成方法を用いても構わない。
【００８５】
〔実施形態６〕第６の実施形態は、上述した第１〜４の実施形態ならびに参考例４を発展させた、セラミック素体に電極膜を形成する方法を具体的に示したものである。まず、上述した第１〜４の実施形態ならびに参考例４の方法によって、セラミック素体の端面に端子電極となるべき第１電極膜を形成する。この第１電極膜は、本発明の製造方法によるため、端子電極中に気泡が内包されていないが、従来技術のように導電性ペーストの平面形成部に浸漬して形成した従来の端子電極と比較して、セラミック素体の端面の濡れ上がり位置の精度が低下する恐れがある。そこで、新たに導電性ペーストを与えて平面形成部を形成し、この平面形成部と、第１電極膜を備えるセラミック素体と、を互いに接触させ、第１電極膜を覆うように第２電極膜を形成することが好ましい。セラミック素体のように、直線平面で囲まれた物体の平面と平面形成部とを、従来例である図１３（ａ）に示すように面と面が接触するように浸漬すると、端子電極中に気泡が内包する問題が生じるが、セラミック素体の端面に本発明の製造方法によって第１電極膜を形成すると、第１電極膜は塗布により形成された電極膜であるため僅かながらＲを備えた曲面となり、この第１電極膜を新たに形成した平面形成部中に浸漬しても、第２電極膜中に気泡が内包する問題は生じない。また、このような方法で第２電極膜を形成することにより、第２電極膜の濡れ上がり位置の精度は従来技術と同等となり、なおかつ端子電極中に気泡が内包されていないという本発明の効果も得られる。
【００８６】
なお、第１電極膜と第２電極膜を構成する導電性ペーストは、同一材料からなるものであっても、また異なる材料からなるものであっても構わない。
【００８７】
〔参考例６〕まず、これらを図１２（ａ）に示すように、長さＬが３．２ｍｍ、幅Ｗが２．５ｍｍ、厚さＴが１．５ｍｍである複数のセラミック素体１を準備し、シリコンゴムからなる素子ホルダ２５にピッチＰ１が４．０ｍｍとなるようにそれぞれ２０個ずつ固定した。なお、幅Ｗと厚さＴの対角線長さＡは、２．９２ｍｍとなる。
【００８８】
次いで、銅粉末２０体積％と、ガラスフリット５体積％と、アクリル樹脂とターピネオールを混合してなる有機ビヒクル７５体積％とを混合し、粘度が約２０Ｐａ・ｓの導電性ペーストを作製した。
【００８９】
次いで、上述した第５の実施形態における図６（ｃ）に示したスキージ１４ｃを用いて、図１２（ａ）ならびに図１２（ｂ）に示すような試料１〜６の波状形成部３をフィルム２上に形成した。なお、波状形成部３のピッチＰ２（凸部の頂点部間距離）が、ピッチＰ１と同じ４．０ｍｍである試料１〜３については、波状形成部の凸部厚みＨ１、凹部厚みＨ２、波状形成部の畝の高さΔｈ（Ｈ１とＨ２の差）を測定し、波状形成部３のピッチＰ３がピッチＰ１の２倍にあたる８．０ｍｍである試料４〜６については、セラミック素体１が接触する傾斜部の傾斜角θと、セラミック素体１が接触する傾斜部における波状形成部の厚みＨ３を測定し、これらを表１にまとめた。
【００９０】
【表１】
次いで、上述した導電性ペーストを用いて、厚みが０．６ｍｍの従来例である試料７の平面形成部を形成した。
【００９２】
次いで、図１２（ａ）に示すように、試料１〜３の波状形成部３の凸部３ａ上部に上述したセラミック素体１を配置し、素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１の端面がフィルム２に接するまで下降させ、接した状態で３秒間静止させた後、再び素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１を上昇させて、セラミック素体１の端面に試料１〜３の第１電極膜を形成した。
【００９３】
同様に、試料４〜６の波状形成部３の傾斜部３ｂ上部に上述したセラミック素体１を配置し、素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１の端面がフィルム２に接するまで下降させ、接した状態で３秒間静止させた後、再び素子ホルダー２５ごと５．０ｍｍ／ｓの速度でセラミック素体１を上昇させて、セラミック素体１の端面に試料４〜６の第１電極膜を形成した。
【００９４】
また、重力方向に垂直な平面上に形成された試料７の平面形成部の平面上部に上述したセラミック素体を配置し、素子ホルダーごと５．０ｍｍ／ｓの速度でセラミック素体の端面がフィルム２に接するまで重力方向に下降させ、接した状態で３秒間静止させた後、再び素子ホルダーごと５．０ｍｍ／ｓの速度でセラミック素体を上昇させて、セラミック素体の端面に試料７の第１電極膜を形成した。
【００９５】
次いで、試料１〜７の電極膜を、１００℃で２０分間乾燥させた後、大気中で７５０℃１０分ピークの条件で焼付けして、本焼成することで端子電極となるべき第１乾燥電極膜を備える試料１〜７の試験サンプルをそれぞれ１００個ずつ得た。
【００９６】
次いで、試料１と試料４については、乾燥前の第１電極膜を備えるセラミック素体を、さらに重力方向に垂直な平面上に形成された厚みが０．６ｍｍの平面形成部上に配置し、上述した試料７と同様の方法によって第１電極膜上に第２電極膜を形成し、これを乾燥させて、第２乾燥電極膜を備える試験サンプルを１００個ずつ得た。
【００９７】
そこで、試料１〜７の試験サンプルについて、第１乾燥電極膜における気泡混入率ならびに形状不良率を測定し、試料１および試料４については、第２乾燥電極膜を備える試験サンプルの形状不良率を測定し、これに評価を与えて、表２にまとめた。
【００９８】
なお、気泡混入率は、第１乾燥電極膜中に気泡を内包する試験サンプル数を計数し、全数１００個における発生割合とした。
【００９９】
また、形状不良率は、濡れ上がり位置（ｅ寸法）不良ならびに第１乾燥電極膜間のギャップ（ｇ寸法）不良が生じている試験サンプル数を計数し、全数１００個における発生割合とした。
【０１００】
また、評価は、本発明の特に優れる範囲内である試料については◎、次に優れる試料については○、上述の◎○と比較して僅かに劣るが本発明の範囲内である試料については△、本発明の範囲外である従来例については×を付した。なお、試料１および試料４の評価は、第２乾燥電極膜を備える試験サンプルの評価とした。
【０１０１】
【表２】
表１および表２から明らかであるように、波状形成部３の凸部３ａにセラミック素体１の端面を接触させて乾燥電極膜を形成した試料１〜３の試験サンプルのうち、畝の高さΔｈが対角線長さＡの０．０２倍である０．０６ｍｍよりも大きい試料１および試料２の試験サンプルは、気泡混入率が０％で低く優れた。なお、第１乾燥電極膜の形状不良率は、畝の高さΔｈが０．２ｍｍである試料２については０％であったが、畝の高さΔｈが０．４ｍｍである試料１については２５％で高く劣った。しかしながら、第２乾燥電極膜を形成した試料１の試験サンプルの形状不良率は０％であった。これは、第２乾燥電極膜を形成することで、乾燥電極膜の濡れ上がり位置を調整することができたことによるものである。したがって、試料１および試料２の試験サンプルは、いずれも気泡混入率が０％であり、端子電極となるべき乾燥電極膜の形状不良率も０％であることから、本発明の範囲内であるといえる。特に、試料２の試験サンプルは、第一乾燥電極膜を形成した時点で形状不良率がないことから、本発明の特に優れる範囲内となった。
【０１０３】
また、畝の高さΔｈが対角線長さＡの０．０２倍である０．０６ｍｍよりも小さい試料３の試験サンプルは、第１乾燥電極膜の形状不良率は０％であったが、気泡混入率が１％であり、上述した試料１および試料２の試験サンプルと比較して、僅かに劣る結果となった。しかしながら、従来例である試料７の試験サンプルの気泡混入率と比較して明らかに低く優れることから、試料３も本発明の範囲内であるといえる。
【０１０４】
また、波状形成部３の傾斜部３ｂにセラミック素体１の端面を接触させて乾燥電極膜を形成した試料４〜６の試験サンプルのうち、傾斜角θが１度を超える試料５および試料６の試験サンプルは、気泡混入率が０％で低く優れた。なお、第１乾燥電極膜の形状不良率は、傾斜角θが５度である試料５については０％であったが、傾斜角θが８度である試料４については５６％で高く劣った。しかしながら、第２乾燥電極膜を形成した試料４の試験サンプルの形状不良率は０％であった。したがって、試料４および試料５の試験サンプルは、いずれも気泡混入率が０％であり、端子電極となるべき乾燥電極膜の形状不良率も０％であることから、本発明の範囲内であるといえる。特に、試料５の試験サンプルは、第一乾燥電極膜を形成した時点で形状不良率がないことから、本発明の特に優れる範囲内となった。
【０１０５】
また、傾斜角θが１度である試料６の試験サンプルは、第１乾燥電極膜の形状不良率は０％であったが、気泡混入率が１％であり、上述した試料４および試料５の試験サンプルと比較して、僅かに劣る結果となった。しかしながら、従来例である試料７の試験サンプルの気泡混入率と比較して明らかに低く優れることから、試料６も本発明の範囲内であるといえる。
【０１０６】
これに対して、重力方向に垂直な平面上に形成された平面形成部にセラミック素体の端面を接触させて第１乾燥電極膜を形成した、従来例である試料７の試験サンプルは、形状不良率は０％であったが、気泡混入率が５３．０％であり、高く劣った。
【０１０７】
【発明の効果】
以上のように本発明のセラミック電子部品の製造方法によれば、導電性ペーストを用いて、表面に凸部または／および凹部を備える波状形成部を形成する第１工程と、凸部の頂点部あるいは凸部または／および凹部により構成される傾斜部と、セラミック素体の端面と、を互いに接触させ、セラミック素体の端面に端子電極となるべき第１電極膜を形成する第２工程と、を備えることを特徴とすることで、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品を提供することができるという効果が得られる。
【０１０８】
また、本発明のセラミック電子部品の製造方法によれば導電性ペーストを用いて、重力方向に垂直な平面に対して傾斜を備える平面形成部を形成する第１工程と、平面形成部と、セラミック素体の端面と、を重力方向あるいは重力とは逆方向に接近させて接触させ、セラミック素体の端面に端子電極となるべき第１電極膜を形成する第２工程と、を備えることを特徴とすることで、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品を提供することができるという効果が得られる。
【０１０９】
また、本発明の波状形成部の製造方法によれば、上述したセラミック電子部品の製造方法で用いる波状形成部を容易に形成することができ、端子電極内に気泡が内包されないように端子電極が形成されたセラミック電子部品を確実に提供することができるという効果が得られる。
【０１１０】
また、本発明のセラミック電子部品の製造方法は、導電性ペーストを用いて平面形成部を形成する第３工程と、平面形成部と、第１電極膜を備えるセラミック素体と、を互いに接触させ、第１電極膜上に第２電極膜を形成する第４工程と、をさらに備えることを特徴とすることで、気泡が内包されていない第１電極膜上に、セラミック素体の端部の所望する位置まで正しく濡れ上がった第２電極膜を備えるセラミック電子部品を提供することができる効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態に関する説明図であり、図１（ａ）は波状形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図１（ｂ）は波状形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図１（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図２】本発明に係る第２の実施形態に関する説明図であり、図２（ａ）は波状形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図２（ｂ）は波状形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図２（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図３】本発明に係る第３の実施形態に関する説明図であり、図３（ａ）は平面形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図３（ｂ）は平面形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図３（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図４】本発明に係る第４の実施形態に関する説明図であり、図４（ａ）は平面形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、図４（ｂ）は平面形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図４（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図５】本発明に係る第５の実施形態における、表面に凸部ならびに凹部を備える波状形成部の形成方法を示した斜視図である。
【図６】本発明に係る第５の実施形態における、表面に凸部ならびに凹部を備える波状形成部を形成する際に用いるスキージの形状を示した説明図であり図６（ａ）は角型の櫛歯、 図６（ｂ）は扇型の櫛歯図６（ｃ）は波型の櫛歯、図６（ｄ）は山型の櫛歯、 図６（ｅ）はノズルを各々備えるスキージの平面図である。
【図７】本発明に係る参考例1に関する説明図であり、図７（ａ）は平面形成部の形成方法を示した断面図であり、図７（ｂ）は表面に凸部ならびに凹部を備える波状形成部の形成方法を示した断面図であり、図７（ｃ）はセラミック素体を波状形成部上に配置した状態を示した断面図であり、図７（ｄ）は波状形成部とセラミック素体の端面が接触した状態を示した断面図であり、図７（ｅ）は保持部を定位置に戻して、表面に凸部ならびに凹部を備える波状形成部を再び平面形成部とした状態を示した断面図である。
【図８】本発明に係る参考例２に関する説明図であり、図８（ａ）は平面形成部の形成方法を示した断面図であり図８（ｂ）は表面に凸部ならびに凹部を備える波状形成部の形成方法を示した断面図である。
【図９】本発明に係る参考例３に関する説明図であり、図９（ａ）は平面形成部の形成方法を示した斜視図であり、図９（ｂ）は表面に凸部ならびに凹部を備える波状形成部の形成方法を示した斜視図である。
【図１０】本発明に係る参考例４における、ペースト溜めの形成方法を示した斜視図である。
【図１１】本発明に係る参考例５における、表面に凸部ならびに凹部を備える波状形成部の形成方法を示した断面図である。
【図１２】本発明の参考例６の説明図であり、図１２（ａ）は波状形成部の凸部にセラミック素体の端面を接触させ第１電極膜を形成する方法を示した断面図であり、 図１２（ｂ）は波状形成部の傾斜部にセラミック素体の端面を接触させ第１電極膜を形成する方法を示した端面図である。
【図１３】従来のセラミック電子部品の製造方法に関する説明図であり、図１３（ａ）は平面形成部とセラミック素体とを接触させる際の位置関係を示した断面図であり、 図１３（ｂ）は平面形成部とセラミック素体とが接触を開始する位置を示した断面図であり、図１３（ｃ）はセラミック素体の側面の所定位置まで導電性ペーストが濡れ上がった状態を示した断面図である。
【図１４】従来のセラミック電子部品の製造方法に関する説明図であり、図１４（ａ）は平面形成部に浸漬させたセラミック素体を引き上げる際に気泡が塗布電極膜中に混入する過程を説明した断面図であり、図１４（ｂ）は気泡を内包する塗布電極膜を備えるセラミック電子部品の断面図である。
【符号の説明】
１ セラミック素体
３ 波状形成部
３ａ 凸部
３ｂ 傾斜部
１３ 平面形成部
１４ 櫛歯状のスキージ
４２ａ 櫛歯型プレート
４２ｂ 櫛歯型プレート
４２ｃ 櫛歯の間隙
５２ａ プレート
５２ｂ 貫通孔
Claims (4)
- セラミック素体の少なくとも１つの端面全体を覆うように端子電極を形成したセラミック電子部品の製造方法であって、
重力方向に垂直な平面に対して傾斜した平面上に形成された導電性ペーストからなる平面形成部を得る第１工程と、
前記平面形成部と、前記セラミック素体の端面と、を重力方向あるいは重力とは逆方向に接近させて接触させ、しかる後に前記端面全体を前記導電性ペースト中に浸漬して、前記端子電極となるべき第１電極膜を前記セラミック素体の端面全体を覆うように形成する第２工程と、を備えることを特徴とする、セラミック電子部品の製造方法。 - 前記第２工程の後に、重力方向に垂直な平面に対して傾斜した前記平面形成部の液面が、重力方向に垂直な平面となるように、前記平面形成部が形成された平面を作動させる工程をさらに備えることを特徴とする、請求項１に記載のセラミック電子部品の製造方法。
- セラミック素体の少なくとも１つの端面全体を覆うように端子電極を形成したセラミック電子部品の製造方法であって、
導電性ペーストの液面に凸部または／および凹部を備える波状形成部を形成する第１工程と、
前記凸部の頂点部あるいは前記凸部または／および凹部により構成される傾斜部と、前記セラミック素体の端面とを接触させ、しかる後に前記端面全体を前記導電性ペースト中に浸漬して、端子電極となるべき第１電極膜を前記セラミック素体の端面全体を覆うように形成する第２工程と、を備え、
前記第１工程は、前記導電性ペーストを与えた後に、前記導電性ペーストの液面に対して垂直方向に一定間隔で振動するスキージを用いて、前記導電性ペーストの表面に凸部または／および凹部を備える波状形成部を形成するものであることを特徴とする、電子部品の製造方法。 - 平面上に導電性ペーストからなる平面形成部を形成する第３工程と、
前記平面形成部の液面と、前記第１電極膜を備える前記セラミック素体と、を互いに接触させ、前記第１電極膜上に第２電極膜を形成する第４工程と、をさらに備えることを特徴とする、請求項１〜３の何れかに記載のセラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063592A JP4834913B2 (ja) | 2001-03-07 | 2001-03-07 | セラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001063592A JP4834913B2 (ja) | 2001-03-07 | 2001-03-07 | セラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270477A JP2002270477A (ja) | 2002-09-20 |
| JP4834913B2 true JP4834913B2 (ja) | 2011-12-14 |
Family
ID=18922556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001063592A Expired - Fee Related JP4834913B2 (ja) | 2001-03-07 | 2001-03-07 | セラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4834913B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5678905B2 (ja) * | 2011-03-14 | 2015-03-04 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP2021077828A (ja) * | 2019-11-13 | 2021-05-20 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175088A (ja) * | 1991-12-24 | 1993-07-13 | Tdk Corp | 複合チップ素子及びその製造方法 |
| JPH0855766A (ja) * | 1994-08-09 | 1996-02-27 | Taiyo Yuden Co Ltd | チップ電子部品の外部電極形成装置 |
| JP3625080B2 (ja) * | 1994-11-15 | 2005-03-02 | 株式会社村田製作所 | チップ電子部品の外部電極形成方法 |
| JP3457421B2 (ja) * | 1995-05-17 | 2003-10-20 | ローム株式会社 | 電子部品の製造方法、電子部品に対する導電ペーストの塗布方法、およびこれらに用いる装置 |
| JP3240963B2 (ja) * | 1997-07-24 | 2001-12-25 | 株式会社村田製作所 | チップ状電子部品の電極形成方法およびチップ状電子部品用ホルダ |
| JPH11102835A (ja) * | 1997-09-26 | 1999-04-13 | Tdk Corp | 積層型セラミック電子部品およびその製造方法 |
| JP3317225B2 (ja) * | 1997-12-26 | 2002-08-26 | 株式会社村田製作所 | 電子部品の製造方法および製造装置 |
| JP2002158150A (ja) * | 2000-11-20 | 2002-05-31 | Taiyo Yuden Co Ltd | 電子部品の電極形成方法及び電極形成装置 |
-
2001
- 2001-03-07 JP JP2001063592A patent/JP4834913B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270477A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI226071B (en) | Ceramic electronic device, paste coating method, and paste coating apparatus | |
| US20080138581A1 (en) | Masking high-aspect aspect ratio structures | |
| KR101832639B1 (ko) | 관통 전극 및 당해 관통 전극을 사용한 다층 기판의 제조 방법 | |
| JP4834913B2 (ja) | セラミック電子部品の製造方法、波状形成部の形成方法ならびにセラミック電子部品 | |
| JP2005123407A (ja) | チップ型電子部品の外部電極形成方法 | |
| JPH06260377A (ja) | チップ形電子部品の端子電極形成方法 | |
| JPH0621528A (ja) | セラミック・マルチ・アクチュエータのペーストを設ける方法 | |
| JPH0620035B2 (ja) | 複数端子電極付き部品の製造方法 | |
| JP2003043064A (ja) | 接触子製造用金型及びその製造方法並びに接触子の製造方法 | |
| JPS6229143A (ja) | 材料を半導体ウエハに適用する方法 | |
| KR100810459B1 (ko) | 외부 전극 형성방법 | |
| JP3109365B2 (ja) | 電子部品の外部電極形成方法 | |
| US6569367B1 (en) | Method for manufacturing electronic component | |
| JP3601397B2 (ja) | 可変コンデンサのステータの製造方法および可変コンデンサ | |
| JP3991500B2 (ja) | 基板表面にリブ状物を形成する方法及びその成形装置 | |
| JP2949580B1 (ja) | 電子部品の電極形成方法及び導電ペースト塗布装置 | |
| JPH04263409A (ja) | 外部電極用導電性ペ―ストの付着方法 | |
| JP2873345B2 (ja) | セラミック部品の外部電極の製造方法 | |
| JP7429173B2 (ja) | 粘着性保持治具の製造方法 | |
| US6322855B1 (en) | Method and apparatus for coating conductive metal onto an electrode for surface mounting chip components | |
| JPS6112110Y2 (ja) | ||
| JPH0574979A (ja) | セラミツクス配線基板及びその製造方法 | |
| JPH01214008A (ja) | チップ部品外部電極端子付け装置並びに該装置を用いる外部電極端子取り付け方法 | |
| JPH06176988A (ja) | ペースト塗布装置 | |
| JPH09232112A (ja) | チップ型電子部品の電極塗布手段 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4834913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |